JPS6211748B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は、マイクロ・プロセツサの使用率測定
方法に関し、特に使用率を近似によらずに正確に
測定する方法に関するものである。 従来、マイクロ・プロセツサの使用率を測定す
る方法としては、割込機能を具備したマイクロ・
プロセツサのプログラムを、エンドレスに巡回す
る割込管理プログラム（割込可能命令とノツトオ
ペレーシヨン命令と割込禁止命令の組合せ）およ
び機能処理プログラム（ユーザの要求により処理
されるプログラム）に分けて作成し、機能処理プ
ログラムをすべて割込起動で実行させることによ
り、割込管理プログラム中の任意の命令のアドレ
スを検出して、機能プログラム実行回数を測定す
る方法がある。 例えば、割込管理プログラムが次のように記述
されているものとする。

【表】 上記の記述は、マイクロ・プロセツサ（以下
CPUと記す）が最終ステツプを実行直後、先頭
ステツプを実行するように、先頭アドレスを指定
したジヤンプ命令（JMP〓START）を設置し、
循環してプログラムを連続的に実行させるもので
ある。上記の記述中、…………の部分は、割込管
理以外の記述であつて、任意の命令コードを配列
することもできるが、何も記載しなくてもよい。
〓〓〓〓〓
例えば、ここにCPUのタイマをリセツトする命
令を記述しておくと、プログラムが１巡して戻る
時間が判別できる。さらに、この割込管理プログ
ラムの記述中にはCPUを割込可能状態にさせる
割込可能命令（EI命令）、割込処理を実行開始さ
せるためのノツト・オペレーシヨン命令（NOP
命令）およびCPUを割込禁止状態にする割込禁
止命令（DI命令）が連続して１回ずつ記載され
ている。 CPUに対しては、外部より障害通知、入出力
動作、その他の要因による複数個の割込要求が待
合せになつており、CPUがEI命令を実行するこ
とにより、割込要求を受付けるか否かを決定する
フラグを“０”から“１”にして、優先度の高い
１個を受付ける。割込要求が受付けられると、
NOP命令は実行されずに、RST（リスタート）
命令が実行される。そして、DI命令を実行し
て、他の割込要求が受付けられないように、割込
フラグを“１”から“０”にする。これらの命令
は、割込管理プログラム中に一組として記述され
る。 このような条件の下に、従来の方法では、割込
管理プログラムの、例えばEI命令を記述したメ
モリのアドレスを検出し、観測時間Ｔ中における
このアドレス検出機によるCPUの使用率を測定
している。 第１図は、従来の割込管理プログラムによるマ
イクロ・プロセツサの使用率測定方法の説明図で
あつて、割込を管理された機能処理プログラムが
実行されるタイム・チヤートである。 第１図ａ，ｂ，ｃにおいて、１はCPUがEI命
令を実行したときに割込要求がない場合のアドレ
ス検出時刻であり、２は同じく割込要求がある場
合の検出時刻であり、３は機能処理プログラムの
最終命令実行時刻であり、４は機能処理プログラ
ムが起動されてから後の該当プログラムのCPU
占有時間である。ただし、CPU占有時間４のう
ちのクロスハツチ部分は、機能処理プログラム実
行中を示している。 第１図ａは、CPUへの割込みがない場合の該
当アドレス検出タイミングを示すものである。 この場合は、機能処理プログラムの実行時間が
ないので、アドレス検出時刻１は一定周期ごとに
検出される。 CPUが割込要求を受付け、負荷を加えると、
当然のことながら、アドレス検出時刻１は不定期
となる。いま、無負荷時における観測時間Ｔ中の
検出数を測定し、これをF₁とする。 第１図ｂは、CPU使用率が１の場合、つまり
負荷が継続して加わつている場合のタイム・チヤ
ートである。該当アドレス検出数として、２がカ
ウントされ、観測時間Ｔ中の検出数をF₂とすれ
ば、CPU使用率ηは、近似的に次式で表わされ
る。 η≒Ｆ_１−Ｆ_２／Ｆ_１＝１−Ｆ_２／Ｆ_１…………
(2) 上記(2)式中のF₁は大きな値であり、F₂は第１
図ｂからも明らかにように、数個であるから、上
記(2)式のηの値はほゞ１となる。ただし、機能処
理プログラムの処理時間が非常に短い場合には、
F₂≫０となるので、ηの近似度が悪くなる。 第１図ｃは、CPUの使用率ηが０＜η＜１の
場合のタイム・チヤートである。この場合にも、
該当アドレス検出数F₂を測定すれば、上記(1)式
よりηが近似的に求められる。 このように、従来の方法では、CPUの使用率
が近似的に求められるだけであり、正確な値を算
出することができない欠点がある。 本発明の目的は、このような欠点を改善するた
め、マイクロ・プロセツサのCPU使用率を近似
によることなく、厳密かつ正確に測定することが
できるマイクロ・プロセツサの使用率測定方法を
提供することにある。 本発明によるマイクロ・プロセツサの使用率測
定方法は、割込み原因に対応した機能処理プログ
ラムと、割込み発生時に割込み原因に応じて該当
する機能処理プログラムへエントリを渡す割込み
管理プログラムが組込まれ、かつ該割込み管理プ
ログラムが実行中の場合と前記機能処理プログラ
ムへエントリが渡る場合とで、割込み可能状態を
示す信号の出力期間が異なるマイクロ・プロセツ
サにおいて、前記割込み可能状態を示す信号の出
力期間中に前記マイクロ・プロセツサがデータバ
スの情報をフエツチする信号の数を計数して、そ
の数が異なる２つの状態を検出し、前記機能処理
プログラムの実行中期間を計測することに特徴が
ある。 以下、本発明の実施例を、図面により説明す
〓〓〓〓〓
る。 第２図は、本発明の実施例を示すマイクロ・プ
ロセツサ使用率測定器のブロツク図である。 第２図中、破線の内部が本発明による測定器で
あり、５はマイクロ・プロセツサ（CPU、例え
ばインテル社製8080）、６および７はそれぞれク
ロツクφ_１，φ_２、８は割込制御回路、９は割込
入力端子、１２はマイクロ・プロセツサのメモ
リ、１３はCPUのデータ・バス情報フエツチ出
力（DBIN）端子、１４はCPUの割込可能状態出
力（INTE）端子、１５は割込制御回路のリスタ
ート（RST）命令挿入スイツチ、１６はRST命
令、１８は使用率表示部、１９は論理積ゲート、
２０は論理積ゲート１９の出力、２１はカウン
タ、２２、および２３はカウンタ２１の出力、２
４はインバータ、２５はインバータ２４の出力、
２６、およば２７は論理積ゲート、２８はＲ−Ｓ
フリツプ・フロツプ、２９はフリツプ・フロツプ
２８のセツト入力、３０はフリツプ・フロツプ２
８のリセツト入力、３１はフリツプ・フロツプ２
８の出力である。 第２図の測定器を動作させるには、割込管理プ
ログラムが前記(1)に示すように記述されているこ
とを前提とする。この条件の下に、CPU５が割
込管理プログラムを記述された順番に正確に１ス
テツプずつ処理する。 第３図、第４図は、それぞれCPUの割込みが
ない場合と割込みがある場合における動作タイ
ム・チヤートである。 CPU５は、第２図の端子６，７からの第３図
ｂ，ｃ、第４図ｂ，ｃに示すような２種のクロツ
クφ_１，φ_２にしたがつて、ステート（Ｔ_i）と
マシン・サイクル（Ｍ_j）を内部で構成し、プロ
グラムを実行する。割込みがない場合の第３図ａ
では、CPU５が割込管理プログラムのEI命令を
実行したとき、割込制御回路８がCPU５の割込
入力端子９に割込みを入力していないので、マシ
ン・サイクルM₁は先ずEI命令１０を、次にNOP
命令１１を、次にDI命令１７を、それぞれ実行
する。 第３図ｂ，ｃから明らかなように、第２図の端
子７から入力するクロツクφ_２は、端子６から入
力するクロツクφ_１より180゜だけ位相が遅れて
おり、CPU５は割込管理プログラムのEI命令
（第３図ａの１０）を実行するとき、クロツクφ
_２の立上りで実行すべきEI命令を、メモリ１２
からデータ・バスを通してフエツチし、同時に第
３図ｄに示すタイミング信号（データ・バス入力
信号DBIN）１３を出力する。CPU５は、このEI
命令１０をT₃サイクルのクロツクφ_１の立上り
時点でフエツチして、読み込んだEI命令をT₄ス
テートで実行する。 CPU５は、次の命令NOPを実行するマシン・
サイクルM₁のT₁サイクルのクロツクφ_２の立上
り時点に、CPU５が割込可能状態になつたこと
を示す割込エネーブル信号（INTE）１４を出力
する。 CPU５が次の命令DI（第３図ａの１７）を実
行する場合、マシン・サイクルM₁のT₂〜T₃サイ
クルにおいて、CPU５がDI命令をデータ・バス
から読み込むタイミング（DBIN）１３を出力す
るが、CPU５への割込みを発生させなかつた割
込制御回路８は、スイツチ１５を動作してデー
タ・バスに割込用のリスタート命令（RST命令
１６）を挿入しないため、CPU５はメモリに記
述されているDI命令１７をDBIN出力を行つて、
データ・バスよりフエツチする。 CPU５のDI命令の実行は、T₄サイクルのφ_２
クロツクの立上り時に割込み禁止状態になり、割
込エネーブル信号（INTE）１４の出力を立下げ
る。 一方、割込制御回路８がCPU５の割込入力端
子９に割込みをかけた場合には、第４図ａに示す
NOP命令１１のT₄ステートにおいて、CPU５が
これを確認し、次の命令（この場合、RST命
令）のフエツチサイクル（M₁のT₂ステートのφ
_１クロツクで割込みを受け付けたという意味の
INTAをステータス情報として、データ・バスよ
り出力する。割込制御回路のリスタート命令挿入
スイツチ１５は、このデータ・バスより出力され
るステータス情報としてのINTAをデコードする
機能を有し、このINT信号を割込み制御回路８に
通知する。このとき、割込制御回路８がスイツチ
１５を動作して、メモリ１２を切り離してDBIN
１３に合せて、リスタート命令（RST命令１
６）をデータ・バスに挿入するので、CPU５は
DI命令１７をフエツチせず、RST命令１６をフ
エツチし、これを実行する。この場合、RST命
〓〓〓〓〓
令のマシン・サイクルM₁のT₁ステートにおける
φ_２クロツク立下り時で、CPU５は割込みエネ
ーブル信号（INTE）１４を立下ける。 次に、第２図の破線内部を説明する。 破線内部からの最終出力３１は、CPU５が機
能処理プログラムを実行している時間を示すパル
ス（第１図ｂ，ｃの４）であつて、使用率表示部
１８はこの時間パルス出力を積分回路により平滑
し、CPU５が機能処理プログラムを実行する時
間率、つまりマイクロ・プロセツサ使用率をメー
タで表示する。 論理積ゲート１９は、第３図ｆと第４図ｆの割
込エネーブル信号（INTE）１４のパルス中に存
在するデータ・バス入力信号１３（第３図ｄと第
４図ｄのDBIN）を取り出し、その出力２０をカ
ウンタ２１に送出する。カウンタ２１はINTE１
４中に存在するDBINパルス２０を計数するた
め、INTE１４の立上りで初期値“０”にプリセ
ツトされ、DBINパルス２０の入力ごとにカウン
ト・アツプする。カウンタ２１のカウント値出力
２２および２３は、それぞれ重みごとの値を示す
もので、２２は2⁰を、２３は2¹の値を示す。 第３図に示すように、割込みがない場合には、
INTE１４のパルス中にDBIN１３のパルスが２
個存在するので、INTE１４のパルスの立下り時
におけるカウンタ２１のカウント値出力２２，２
３は、2⁰が“０”、2¹が“１”となる。 一方、第４図に示すように、割込みがある場合
には、INTE１４のパルス中にDBIN１３のパル
スが１個だけ存在するので、INTE１４のパルス
の立下り時におけるカウンタ２１のカウント値出
力２２，２３は、2⁰が“１”、2¹が“０”とな
る。 第５図は、第２図における信号タイム・チヤー
トである。 前述のように、割込みがない場合にはカウント
値出力２２が“０”、２３が“１”となり、割込
みがある場合にはカウント値出力２２が“１”、
２３が“０”となるので、結局、割込みありのと
きは出力２２から、また割込みなしのときは出力
２３から、それぞれパルスが得られると考えてよ
い。 第５図に示すように、DBIN１３のパルスに対
してINTE１４のパルスが出力されると、カウン
ト値出力２２はINTE１４の立上りで一旦“０”
となるが、DBIN１３のパルスの立上りで“１”
となりINTE１４のパルス中に次のDBIN１３が
存在すると、その立上りで“０”となる。一方、
カウント値出力２３は、INTE１４のパルス中に
２個目のDBIN１３の立上りで“１”となり、次
のINTE１４のパルス立上りで“０”となる。 インバータ２４は、INTE１４の出力を反転さ
せるもので、その出力２５は第５図の２５に示す
ように、出力１４と逆の波形になる。また、論理
積ゲート２６，２７は、それぞれカウント値出力
２２と逆出力２５、およびカウント値出力２３と
逆出力２５の論理積をとつて出力２９および出力
３０を送出し、Ｒ−Ｓフリツプ・フロツプ２８の
セツト入力２９およびリセツト入力３０は、第５
図に示すように、割込みがある場合のINTE１４
の立下り時点から次のINTE１４の立上り時点ま
での期間、および割込みがない場合のINTE１４
の立下り時点から次のINTE１４の立上り時点ま
での期間だけそれぞれ“１”となる。 結局、Ｒ−Ｓフリツプ・フロツプ２８のセツト
出力３１は、第５図に示すように、割込みがある
場合のINTE１４の立下り時点から次の割込みが
ない場合のINTE１４の立下り時点までの期間だ
け“１”となる。 次に、第１図と比較して、第２図の動作を説明
する。 第１図ａは、第２図の割込制御回路８がCPU
５の割込入力端子９にパルスを出力しない場合に
相当し、CPU５の割込管理プログラム処理実行
ループにしたがつて、規則正しい周期で論理積ゲ
ート２７の出力３０が送出されるので、Ｒ−Ｓフ
リツプ・フロツプ２８の出力３１は立下りのまま
である。この出力３０が、第１図ａに示すアドレ
ス検出時刻１に相当する。 次に、第１図ｂに示すように、CPUが休むこ
となく機能処理プログラムを実行する場合、機能
処理プログラムの最終ステツプのリターン命令３
（RET命令）実行後、割込管理プログラムを１周
処理し、続いて論理積ゲート２６の出力パルス２
９が送出されたとき、次の機能処理プログラムを
実行する。この場合、Ｒ−Ｓフリツプ・フロツプ
２８の出力３１は立上りのままとなる。 この出力パルス２９が第１図ｂに示すアドレス
〓〓〓〓〓
検出時刻２に相当する。 次に、第１図ｃに示すように、CPU使用率η
が０＜η＜１の場合において、CPUが割込みを
受付けて機能処理プログラムを実行開始すると
き、論理積ゲート２６の出力２９が送出されフリ
ツプ・フロツプ２８の出力３１は立上りとなる。
ハツチで示した機能処理プログラム時間が経過し
てRET命令実行後、割込管理プログラムを１周
期実行して、CPU５の割込入力端子９に割込み
がない場合、論理積ゲート２７の出力３０が出力
され、フリツプ・フロツプ２８の出力３１は立上
りとなる（第１図ｃの１に相当）。 第１図ｃにおいて、CPU使用率ηは、測定時
間Ｔに対する機能処理プログラムの実行が開始さ
れて、割込管理プログラムにリターン（RET）
し、割込管理プログラムを１周処理してEI命令
に出合うまでの時間ｔ_iの総和Σｔ_iの比、すなわ
ち次式で与えることができる。 η＝Σｔ_ｉ／Ｔ …………(3) なお、マイクロ・プロセツサの機種が異なる場
合でも、本実施例と同じような考え方により、
CPUが割込可能状態になるタイミングにおい
て、機能処理プログラムが実行されるか否かを区
別することが可能であるため、これらの出力を利
用してCPU使用率を測定することができる。 以上説明したように、本発明によれば、CPU
が出力する割込エネーブル信号（INTE）とデー
タ・バス入力信号（DBIN）の各信号を利用して
CPUが機能プログラムを実行している時間を検
知できるので、その時間率を読みとることによ
り、マイクロ・プロセツサの使用率を近似によら
ず、正確に測定することができる。

【図面の簡単な説明】

第１図は従来のマイクロ・プロセツサ使用率測
定方法の説明図、第２図は本発明の実施例を示す
マイクロ・プロセツサ使用率測定器のブロツク
図、第３図、第４図はそれぞれ第２図において
CPUの割込みがない場合とある場合の動作タイ
ム・チヤート、第５図は第２図における信号タイ
ム・チヤートである。 １，２：アドレス検出タイミング、３：機能処
理プログラムの最終命令実行タイミング、４：機
能処理プログラムのCPU占有時間、５：CPU、
６，７：クロツク入力端子、８：割込制御回路、
９：割込入力端子、１０：EI命令、１１：NOP
命令、１２：メモリ、１３：データ・バス入力
（DBIN）信号、１４：割込エネーブル（INTE）
信号、１５：リスタート（RST）命令スイツ
チ、１６：リスタート（RST）命令、１７：DI
命令、１８：CPU使用率表示部、１９，２６，
２７：論理積ゲート、２１：カウンタ、２２，２
３：カウンタ値出力、２４：インバータ、２８：
Ｒ−Ｓフリツプ・フロツプ、３１：フリツプ・フ
ロツプ２８の出力。 〓〓〓〓〓

Claims (1)

【特許請求の範囲】
1. １ 割込み原因に対応した機能処理プログラム
   と、割込み発生時に割込み原因に応じて該当する
   機能処理プログラムへエントリを渡す割込み管理
   プログラムが組込まれ、かつ該割込み管理プログ
   ラムが実行中の場合と前記機能処理プログラムへ
   エントリが渡る場合とで、割込み可能状態を示す
   信号の出力期間が異なるマイクロ・プロセツサに
   おいて、前記割込み可能状態を示す信号の出力期
   間中に前記マイクロ・プロセツサがデータバスの
   情報をフエツチする信号の数を計数して、その数
   が異なる２つの状態を検出し、前記機能処理プロ
   グラムの実行中期間を計測することを特徴とする
   マイクロ・プロセツサの使用率測定方法。