JPS62117347A - 半導体装置の樹脂封止方法 - Google Patents
半導体装置の樹脂封止方法Info
- Publication number
- JPS62117347A JPS62117347A JP25813185A JP25813185A JPS62117347A JP S62117347 A JPS62117347 A JP S62117347A JP 25813185 A JP25813185 A JP 25813185A JP 25813185 A JP25813185 A JP 25813185A JP S62117347 A JPS62117347 A JP S62117347A
- Authority
- JP
- Japan
- Prior art keywords
- perforated plate
- resin
- semiconductor device
- mold
- molding die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011347 resin Substances 0.000 title claims abstract description 24
- 229920005989 resin Polymers 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims abstract description 10
- 238000000465 moulding Methods 0.000 claims abstract description 7
- 238000007789 sealing Methods 0.000 claims abstract description 6
- 239000004020 conductor Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、半導体素体をそれに接続されるリードの端部
のみを露出させて注型樹脂で被覆する半導体装置の樹脂
封IIユ方法に関する。
のみを露出させて注型樹脂で被覆する半導体装置の樹脂
封IIユ方法に関する。
半導体装置をエポキシ、シリコーン、フェノール等の樹
脂のモールドにJ、り封止する方法は量産に適し、低い
費用での封止方法として広(採用されている。一般に樹
脂封止された半導体装置は、外形のみで識別しにくい場
合が多く、装置の種類に応じた形名、定格などを各単体
ごとに表示することが必要である。このために、従来は
樹脂モールド後樹脂体表面に捺印をして表示をしていた
。 しかしこの場合は、捺印のための工数を必要とすること
、捺印が摩擦などにより消えることがあることなどの欠
点があった。そこでモールド型に加工して樹脂体表面に
文字、数字などを示すための凹凸を形成して表示する方
法も採用される。しかしこの方法は半導体装置の形名あ
るいは定格の変わるたびに型を準備しなければならず、
金型費が多くかかるという欠点がある。
脂のモールドにJ、り封止する方法は量産に適し、低い
費用での封止方法として広(採用されている。一般に樹
脂封止された半導体装置は、外形のみで識別しにくい場
合が多く、装置の種類に応じた形名、定格などを各単体
ごとに表示することが必要である。このために、従来は
樹脂モールド後樹脂体表面に捺印をして表示をしていた
。 しかしこの場合は、捺印のための工数を必要とすること
、捺印が摩擦などにより消えることがあることなどの欠
点があった。そこでモールド型に加工して樹脂体表面に
文字、数字などを示すための凹凸を形成して表示する方
法も採用される。しかしこの方法は半導体装置の形名あ
るいは定格の変わるたびに型を準備しなければならず、
金型費が多くかかるという欠点がある。
本発明は、樹脂体表面に表示すべき文字あるいは数字に
対応する穴が明けられた板をモールド型の型面に密着さ
せて樹脂モールドを行うことにより、樹脂体面に文字あ
るいは数字が凹凸により表示され、半導体装置のlI!
I頻に応じて穴明き板を準備するだけで型加工を行う必
要がないので−1−記の目的を達成することができる。
対応する穴が明けられた板をモールド型の型面に密着さ
せて樹脂モールドを行うことにより、樹脂体面に文字あ
るいは数字が凹凸により表示され、半導体装置のlI!
I頻に応じて穴明き板を準備するだけで型加工を行う必
要がないので−1−記の目的を達成することができる。
第1図は本発明の−・実施例を示し、モールド型の上型
1と下型2の間には半導体チップ3を固着し、導線4の
ボンディングを行ったリードフレーム5と共に、本発明
に、1、る刻印板6を挟む、刻印板6は図には誇張され
°Cいるが、0.1−顧程度の厚さで、上型1の型面に
密着−已しめられ、−1−型の下型2の対向する型面に
密着した部分に穴7が明けられている。この穴はこの半
導体装置の形名あるいは定格を表示する文字あるいは数
字の形をしている。従ってモールド型の;1−ヤビティ
8に樹脂を注入、硬化後ノックピン9を用いて取り出し
た!1へ導体装置の樹脂体面には、穴7に対応して文字
あるいは数字が浮き上がる。これにより捺印工程を必要
とせず、形名あるいは定格が樹脂体上に凹凸で表面され
た半導体装置ができ−1−がる。
1と下型2の間には半導体チップ3を固着し、導線4の
ボンディングを行ったリードフレーム5と共に、本発明
に、1、る刻印板6を挟む、刻印板6は図には誇張され
°Cいるが、0.1−顧程度の厚さで、上型1の型面に
密着−已しめられ、−1−型の下型2の対向する型面に
密着した部分に穴7が明けられている。この穴はこの半
導体装置の形名あるいは定格を表示する文字あるいは数
字の形をしている。従ってモールド型の;1−ヤビティ
8に樹脂を注入、硬化後ノックピン9を用いて取り出し
た!1へ導体装置の樹脂体面には、穴7に対応して文字
あるいは数字が浮き上がる。これにより捺印工程を必要
とせず、形名あるいは定格が樹脂体上に凹凸で表面され
た半導体装置ができ−1−がる。
本発明によれば、樹脂封止の際のモールド型の型面に穴
の明いた板を密着させて樹脂体の表面に穴の形状に対応
したし文字または数字を突出さセて゛ト導体装置の形名
あるいは定格を表示するもので、同じモールド型を用い
、穴明は板を取り換えるだけで表示の異なる半導体装置
を封止することができ、特に同一外形で機能の多様に異
なる集積回路の樹脂封止に極めて有効に適用できる。
の明いた板を密着させて樹脂体の表面に穴の形状に対応
したし文字または数字を突出さセて゛ト導体装置の形名
あるいは定格を表示するもので、同じモールド型を用い
、穴明は板を取り換えるだけで表示の異なる半導体装置
を封止することができ、特に同一外形で機能の多様に異
なる集積回路の樹脂封止に極めて有効に適用できる。
第1図は本発明の一実施例の断面図である。
l:」二型、2:下型、3:半導体チップ、5:リード
フレーム、6:刻印板、7:穴。
フレーム、6:刻印板、7:穴。
Claims (1)
- 1)樹脂体表面に表示すべき文字あるいは数字に対応す
る穴の明けられた板をモールド型の型面に密着させて樹
脂モールドを行うことを特徴とする半導体装置の樹脂封
止方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25813185A JPS62117347A (ja) | 1985-11-18 | 1985-11-18 | 半導体装置の樹脂封止方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25813185A JPS62117347A (ja) | 1985-11-18 | 1985-11-18 | 半導体装置の樹脂封止方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62117347A true JPS62117347A (ja) | 1987-05-28 |
Family
ID=17315941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25813185A Pending JPS62117347A (ja) | 1985-11-18 | 1985-11-18 | 半導体装置の樹脂封止方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62117347A (ja) |
-
1985
- 1985-11-18 JP JP25813185A patent/JPS62117347A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4688152A (en) | Molded pin grid array package GPT | |
CA2274577C (en) | Injection molding encapsulation for an electronic device directly onto a substrate | |
US4778641A (en) | Method of molding a pin grid array package | |
JPS62117347A (ja) | 半導体装置の樹脂封止方法 | |
JPH05198707A (ja) | 半導体装置の製造方法 | |
JP3499269B2 (ja) | カバーフレームと樹脂封止方法 | |
JPS638130Y2 (ja) | ||
JP3499266B2 (ja) | キャリアフレームと樹脂封止方法 | |
JPS5947462B2 (ja) | 半導体装置用リ−ド構成 | |
JP2514818B2 (ja) | 集積回路基板の樹脂封止方法 | |
JPH03244519A (ja) | 薄型電子機器の製造方法 | |
JPH06151647A (ja) | 半導体装置の製造方法 | |
JPS63162206A (ja) | 樹脂成形装置 | |
JPS61284932A (ja) | 半導体製造用樹脂封入金型 | |
JPH01184192A (ja) | Icカード用モジュールの製造方法 | |
JPS63228631A (ja) | 半導体素子を樹脂封止する金型装置 | |
JPH0445563A (ja) | 半導体装置の製造方法 | |
JPS5844841U (ja) | 樹脂封止形半導体装置のモ−ルド金型 | |
JPH03157943A (ja) | 樹脂封止型半導体集積回路の製造方法 | |
JPS62190823A (ja) | 電子部品の製造方法 | |
JPH029692A (ja) | Icカード用モジュールの製造方法 | |
JPH01105564A (ja) | リードフレーム | |
JPS63216350A (ja) | 電子部品の樹脂封止法 | |
JPS63152159A (ja) | 半導体パツケ−ジの製法 | |
JPS5837692B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ |