JPS62114054A - デ−タ転送装置 - Google Patents

デ−タ転送装置

Info

Publication number
JPS62114054A
JPS62114054A JP60254228A JP25422885A JPS62114054A JP S62114054 A JPS62114054 A JP S62114054A JP 60254228 A JP60254228 A JP 60254228A JP 25422885 A JP25422885 A JP 25422885A JP S62114054 A JPS62114054 A JP S62114054A
Authority
JP
Japan
Prior art keywords
bus
data
error
signal
data transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60254228A
Other languages
English (en)
Inventor
So Akai
赤井 創
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP60254228A priority Critical patent/JPS62114054A/ja
Publication of JPS62114054A publication Critical patent/JPS62114054A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)
  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、2以上の装置間でデータの転送を行かうデー
タ転送装量に関し、更に詳しくは、2以上の装置間をパ
ラレルバスで結んだ装置であって。
エラーチェック機能及び冗長化の機能を有したデータ転
送装置に関するものである。
(従来の技術) 複数の装置間で、パラレルバスを介してデータ転送を行
なう場合、データのエラーチェ、りは、パリティビット
を付加したり、リード・バックを行なう等の手法がとら
れている。パラレルバスを介して結合する被数の装置の
うちの1台が故障し、バス信号に異常が発生した場合(
例えばアクティブレベルにクランプした場合)、この異
常が酌述のエラーチェ、り機能によって検出され、所定
の方法で通知が行なわれる。異常状態では、故障した装
NK対するデータ送受が不可能となるうえK。
他の装置間のデータ転送も不可能となり得る。この状態
では、+mtった情報が転送されることはないが、故障
した装置の切離し、あるいは保守が行なわれるまで、装
置が回復しないという問題がある。
これに対する解決策としては、バスの冗長化がある。例
えばバスを二重化した場合、一方のバスでのエラーを検
出すると、それを通知し保守を要請する一方、他方のバ
スに切替えてデータ転送を行なうものである。
(発明が解決しようとする問題点) しかしながら、バスの冗長化け、各装置においてバスド
ライバ、レシーバの倍増、信号線の倍増コネクタピン数
の増加等をもたらし、コスト、消費電流、スペース面で
問題となる。
本発明は、これらの問題点に鑑みてなされたもので、そ
の目的は、エラーチェ、り機能及び冗長化機能を有し、
信頼性が高く、構成の簡単なデータ転送装置を実現する
ことにある。
(問題点を解決するための手段) 前記した問題点を解決する本発明は、複数の装置間でパ
ラレルバスを介してデータ転送を行なう装置において、
1!It記バスのアクセス権を有したマスター装置は、
バス信号の中の少なくとも1つがアクティブクランプし
ているか否かを検出しバスエラー信号とエラービアトロ
ケージ、ン信号を出力するパスクランプ検出回路と、前
記バスエラー信号が正常を示すときは前記バスの全デー
タ線nビットを使用してデータ転送を行ない、前記バス
エラー信号がエラー状態を示すときは前記エラービット
ロケーション信号を参照し予じめnビットを2分割した
グループのうちのエラーの発生していがい側のグループ
のデータ線n/2ビットを使用してデータ転送を行なう
とともに、2分割したグループのうちのどのグループを
選択しているかを示すグループセレクト信号を出力する
データ転送制御回路とを備え、前記マスター装置からデ
ータが転送されるスレーブ装置は、前記バスエラー信号
と前記グループセレクト信号とを監視し、バスエラー信
号が正常を示すときけ全データ線nビットを使用してス
レーブ動作を行ない、バスエラー信号がエラー状態を示
すときけ前記グループセレクト信号を参照して前記マス
ター装置が使用するグループのデータ線n72ビツトを
使用してスレーブ動作を行なうスレーブ動作制御回路を
備えていることを特徴とする。
(実施例) 第1図は1本発明に係る装置の一例を示す構成プロ、り
図である。図において、I、lはパラレルバスPBを介
して結合する複数の装置(ここでは2台についてのみ示
す)で、バスのアクセス権を待った装置(例えば装置■
)をマスター装置と呼び、それ以外の装置(例えば装置
Iりをスレーブ装置と呼ぶ。本発明の装置においては、
パラレルバスPBは、データ転送のためのnビットデー
タ線11%データ授受のためのコントロール信号線t2
、後述するバスエラー線t3及びグループセレクト線t
4で構成されている。
マスター装置Iにおいて、lはnビットデータ線t1の
中の少なくとも1本がアクティブクランプしているか否
かを検出するバスクランプ検出回路で、ここからは、検
出結果に基づいてバスエラー信号81と、エラーピット
ロケージ、ン信号S2とを出カスる。2はパスクランプ
検出回路1からのパx エフ −信号B 1ト、エラー
ビットロケーション信号82とを入力し、データ転送を
行なうとともK。
パスクランプ検出回路lを制御するデータ転送制御回路
である。このデータ転送制御回路2は、データ転送のた
めのnビットデータ線t1をn/2ビツトづつ2組のグ
ループに分けたデータ線Ll、L2と、そのコントロー
ル信号線t2とが接続されるとともに5グループ分けさ
れた2つのn72ビツト線Ll。
L2のうちのどちらを使用するかを示すグループセレク
ト信号83を出力する。
3けバスクランプ検出回路lからのバスエラー信号81
をバスエラー線t3に出力する出力回路であり、4けデ
ータ転送制御回路2からのグループセレクト信号S3を
グループセレクト線t4に出力する出力回路である。
スレーブ装置■において、5はn/2ビットづつ2組の
グループに分けたデータ線Ll、L2に接続されるとと
もに、コントロール信号線りに接続され。
また、バスエラー信号Sl及びグループセレクト信号S
3を入力し、これらの信号を監視し、後述する動作モー
ドを決定するスレーブ動作制御回路である。
このように構成した装置の動作を次に、通常動作時と、
バスクランプ発生時(異常時)とに分けて説明する。
(正常動作時) 正常動作時(バスエラー信号S1がインアクティブ)で
は、マスター装置璽とスレーブ装置用間は、nビットの
データ線を使用して、コントロール信号の制御の下でデ
ータ転送が行なわれる。
すなわち、バスのアクセス権を持ったマスター装置lに
おいて、バスクランプ検出回路lは、データ転送に先だ
ち、バス信号の中の少なくとも1本がアクティブクラン
プしているか否かを検出し。
1本もアクティブクランプしていない時、バスエラー信
号81をインアクティブとする。データ転送制御回路2
は、バスエラー信号81がインアクティブ(正常動作)
を示す時、バスで用意されている全データ線(アドレス
情報線を含む)nビットを使用して(nけ偶数)、デー
タ転送を実行する(これを以下モードlと呼ぶ)。
スレーブ装置璽は、マスター装置lの出力するバスエラ
ー信号81と、グループセレクト信号S3を監視し、バ
スエラー信号81が正常動作を示しているので、この場
合、全データ線nビットを使用してスレーブ動作を行な
う。このような動作は、スレーブ動作制御回路5によっ
て行なわれる。
(パスクランプ発生時) バスクランプ検出回路lは、データ転送に先だち、バス
信号の中の少なくとも1本がアクチブクランプとなって
いるのを検出し、バスエラー信号S1をアクティブとす
る。また、同時にエラーが発見された信号線の位置を示
すエラーロケーション信号82を出力する。データ転送
制御回路2け、これらの信号81.82を入力し、これ
らの信号を判定し、予じめ定めである2組のn/2ビツ
トづつに分けたグループLl、L2のどちらのグループ
でエラーが発生しているか判断する。この判断結果によ
って、グループセレクト信号(例えばグループLlを選
択する時はl01lグループL2を選択する時は1’)
83を、出力回路4を介してグループセレクト線t4に
出力する。そして、モード1(nビ。
ト転送)から、n/2ビット転送モード(以下これをモ
ード2と呼ぶ)に切替え、アクティブクランプの発生し
ていない側のグループLl又けL2のn/2ビットの信
号線を使用して、データ転送を実行する。
スレーブ装置■において、スレーブ動作制御回路5ti
、/(スエラー信号81がアクティブ罠なってイル(エ
ラー状態を示している)ので、グループセレクト信号S
3を参照し、マスター装置lの使用するグループLl又
はL2のn72ビット信号線を使用してスレーブ動作を
行なう。
第2図は、モードl(正常動作時)におけるデータ転送
のタイミングチャート、第3図は、モード2(パスクラ
ンプ発生時)におけるデータ転送のタイミングチャート
である。いずれも、(イ)はリード時、(→はライト時
である。
データ転送の方式は、同期、非同期あるいけ。
アドレス情報とデータ情報のマルチプレクスか否かを問
わないが、ここでは、非同期、アドレスとデータを独立
して転送する場合を例示している。
(発明の効果) 以上説明したように、本発明は、nビットのデータ線を
2分割して2重化構造KL、バスクランプ事故に対して
本、システムの機能を維持できるようKするとともに、
エラーのない状態では、全データ線nビットを使用する
ようにして、パフォーマンスを落さずデータ転送を行な
えるようKしたものである。従って、本発明によれば、
エラーチェック機能及び冗長化機能を有し、信頼性が高
く構成の簡単なデータ転送装置が実現できる。
【図面の簡単な説明】
第1図は、本発明に係る装置の一例を示す構成プロ、り
図、第2図及び第3図はデータ転送の動作を示すタイミ
ングチャートである。 I・・・マスタ装置、璽・・・スレーブ装置、PB・・
・パラレルバスS l・・・バスクランプ検出回路、2
・・・データ転送制御回路、5・・・スレーブ動作制御
回路。 箪 第1図 21ヅ 1−   V4

Claims (1)

  1. 【特許請求の範囲】 複数の装置間でパラレルバスを介してデータ転送を行な
    う装置において、 前記バスのアクセス権を有したマスター装置は、バス信
    号の中の少なくとも1つがアクティブクランプしている
    か否かを検出しバスエラー信号とエラービットロケーシ
    ョン信号を出力するバスクランプ検出回路と、前記バス
    エラー信号が正常を示すときは前記バスの全データ線n
    ビットを使用してデータ転送を行ない、前記バスエラー
    信号がエラー状態を示すときは前記エラービットロケー
    ション信号を参照し予じめnビットを2分割したグルー
    プのうちのエラーの発生していない側のグループのデー
    タ線n/2ビットを使用してデータ転送を行なうととも
    に、2分割したグループのうちのどのグループを選択し
    ているかを示すグループセレクト信号を出力するデータ
    転送制御回路とを備え、 前記マスター装置からデータが転送されるスレーブ装置
    は、前記バスエラー信号と前記グループセレクト信号と
    を監視し、バスエラー信号が正常を示すときは全データ
    線nビットを使用してスレーブ動作を行ない、バスエラ
    ー信号がエラー状態を示すときは前記グループセレクト
    信号を参照して前記マスター装置が使用するグループの
    データ線n/2ビットを使用してスレーブ動作を行なう
    スレーブ動作制御回路を備えていることを特徴とするデ
    ータ転送装置。
JP60254228A 1985-11-13 1985-11-13 デ−タ転送装置 Pending JPS62114054A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60254228A JPS62114054A (ja) 1985-11-13 1985-11-13 デ−タ転送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60254228A JPS62114054A (ja) 1985-11-13 1985-11-13 デ−タ転送装置

Publications (1)

Publication Number Publication Date
JPS62114054A true JPS62114054A (ja) 1987-05-25

Family

ID=17262038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60254228A Pending JPS62114054A (ja) 1985-11-13 1985-11-13 デ−タ転送装置

Country Status (1)

Country Link
JP (1) JPS62114054A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5487029A (en) * 1977-12-22 1979-07-11 Fujitsu Ltd Information transfer system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5487029A (en) * 1977-12-22 1979-07-11 Fujitsu Ltd Information transfer system

Similar Documents

Publication Publication Date Title
JPH0529171B2 (ja)
JPH0442691B2 (ja)
JPH0362213A (ja) 情報転送システム
JPS62114054A (ja) デ−タ転送装置
EP0691611B1 (en) Electrical device with input and output ports for changing the multiplex number of transmittal buses and system using the electrical device
JPS62150948A (ja) バス故障箇所検出方式
JP2003242048A (ja) バスシステム
JP2000222294A (ja) 計算機システム及びバス障害回復方法
JPH04305748A (ja) 高信頼性バス
US20230273867A1 (en) Storage apparatus without single failure point
JP2946541B2 (ja) 二重化制御システム
JPH02171845A (ja) バス方式
KR0176085B1 (ko) 병렬처리 컴퓨터 시스템에서의 프로세서 노드 및 노드연결망의 에러 검출방법
JPS63168757A (ja) バスエラ−検出方式
JPH0198034A (ja) 多重冗長系回路
JPS63182761A (ja) バス診断方式
JPS62140155A (ja) 装置のデ−タバス自動切替回路
JPH05289896A (ja) フォールトトレラントコンピュータ
JPH01241949A (ja) 信号処理回路
JPH10275090A (ja) 基本処理装置の二重化方式
JPH04287256A (ja) 出力バッファ障害検出方式
JPH05336131A (ja) データ伝送システム
JPH01277951A (ja) データ転送装置
JPH0367348A (ja) 受信データメモリの面切換え制御方式
JPH07221722A (ja) 監視情報転送方法及び監視・転送回路