JPS6211308A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS6211308A JPS6211308A JP15189185A JP15189185A JPS6211308A JP S6211308 A JPS6211308 A JP S6211308A JP 15189185 A JP15189185 A JP 15189185A JP 15189185 A JP15189185 A JP 15189185A JP S6211308 A JPS6211308 A JP S6211308A
- Authority
- JP
- Japan
- Prior art keywords
- channel mos
- mos transistor
- oscillation
- drain
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は発振回路、特に、シングルチップマイクロコ
ンピュータに用いられる基本タロツク信号を発生するた
めの発振回路の低消費電力化に関する。
ンピュータに用いられる基本タロツク信号を発生するた
めの発振回路の低消費電力化に関する。
［従来の技術］
第４図は従来のシングルチップマイクロコンピュータに
用いられる発振回路の構成を示す図である。第４図にお
いて、発振回路は、チップ内に設置される内部発振回路
ｒとチップ外に設置される外部共振回路■とから構成さ
れる。
用いられる発振回路の構成を示す図である。第４図にお
いて、発振回路は、チップ内に設置される内部発振回路
ｒとチップ外に設置される外部共振回路■とから構成さ
れる。
外部共振回路１は、水晶振動子Ｘと、始動用バイアス抵
ＦｃＲと、発振周波数の調整および温度変化補償をする
ための容量Ｃ１，Ｃｚとから構成される。水晶振動子Ｘ
とバイアス抵抗Ｒは入力端子Ｘ’ｓと出力端子Ｘ０ＵＴ
との間に互いに並列に接続される。容量ＣＩはその一方
電極が水晶振動子Ｘの一方端子に接続され、その他方電
極は低レベル電位（通常接地電位レベル）■５．に接続
される。容量Ｃ２はその一方端子が水晶撮動子Ｘの他方
端子に接続され、その他方電極は低レベル電位Ｖｓｔに
接続される。
ＦｃＲと、発振周波数の調整および温度変化補償をする
ための容量Ｃ１，Ｃｚとから構成される。水晶振動子Ｘ
とバイアス抵抗Ｒは入力端子Ｘ’ｓと出力端子Ｘ０ＵＴ
との間に互いに並列に接続される。容量ＣＩはその一方
電極が水晶振動子Ｘの一方端子に接続され、その他方電
極は低レベル電位（通常接地電位レベル）■５．に接続
される。容量Ｃ２はその一方端子が水晶撮動子Ｘの他方
端子に接続され、その他方電極は低レベル電位Ｖｓｔに
接続される。
内部共振回路Ｉは、反転および増幅作用を有するインバ
ータ１から構成され、外部共振回路■を駆動して高速に
発振を開始させて安定させるために大きな駆動能力を有
している。通常インバータ１はＣＭＯＳトランジスタで
構成される。
ータ１から構成され、外部共振回路■を駆動して高速に
発振を開始させて安定させるために大きな駆動能力を有
している。通常インバータ１はＣＭＯＳトランジスタで
構成される。
外部共振回路■と内部発振回路■とはいわゆるコルピッ
ツ型無調整発振回路を構成する。次に動作について説明
する。
ツ型無調整発振回路を構成する。次に動作について説明
する。
インバータ１に電力が与えられると、バイアス抵抗Ｒに
より中間レベル（Ｈ”と“Ｌ”とのｒＩＲ）にあった入
力端子Ｘ＋Ｈのレベルが“Ｈ″または“Ｌ ＩＩのレベ
ルになり、インバータ１がらの信号により水晶撮動子Ｘ
が振動し始めて発振を開始する。外部共振回路■は、一
種の低域フィルタを構成しており、出力端子Ｘｏｕｔか
らの方形波に近い出力波形を正弦波に近い入力波形にし
て入力端子ＸＩＮへ帰還させる。以上の動作により、発
振動作が安定すると出力端子Ｘ０ＵＴがらは回路定数で
決められる発振周波数を有するクロック信号が発生され
る。
より中間レベル（Ｈ”と“Ｌ”とのｒＩＲ）にあった入
力端子Ｘ＋Ｈのレベルが“Ｈ″または“Ｌ ＩＩのレベ
ルになり、インバータ１がらの信号により水晶撮動子Ｘ
が振動し始めて発振を開始する。外部共振回路■は、一
種の低域フィルタを構成しており、出力端子Ｘｏｕｔか
らの方形波に近い出力波形を正弦波に近い入力波形にし
て入力端子ＸＩＮへ帰還させる。以上の動作により、発
振動作が安定すると出力端子Ｘ０ＵＴがらは回路定数で
決められる発振周波数を有するクロック信号が発生され
る。
［発明が解決しようとする問題点］
従来の水晶撮動子を含む外部共振回路を駆動するための
インバータには、ＲＡＭの開始から発振が安定するまで
の期間を短くするために、大きな駆動能力（電流供給能
力等）を有するインバータが使用されており、そのため
インバータの消費電力が大きいなどの問題点があった。
インバータには、ＲＡＭの開始から発振が安定するまで
の期間を短くするために、大きな駆動能力（電流供給能
力等）を有するインバータが使用されており、そのため
インバータの消費電力が大きいなどの問題点があった。
それゆえ、この発明の目的は上述のような欠点を除去し
、発振開始から安定するまでの期間を短くし、かつ消費
電力を低減することのできる発振回路を提供することで
ある。
、発振開始から安定するまでの期間を短くし、かつ消費
電力を低減することのできる発振回路を提供することで
ある。
［問題点を解決するための手段］
この発明における発振回路は、消費電力は大きいが大き
な駆動能力を有する第２のＮｌ駆動回路、駆動能力は小
さいが低消費電力な第１の駆動回路とを組合わせ、発振
開始時には第２の駆動回路を用いて外部の共振回路を駆
動し、発振安定時には第１の駆動回路を用いて外部共振
回路を駆動するようにしたものである。
な駆動能力を有する第２のＮｌ駆動回路、駆動能力は小
さいが低消費電力な第１の駆動回路とを組合わせ、発振
開始時には第２の駆動回路を用いて外部の共振回路を駆
動し、発振安定時には第１の駆動回路を用いて外部共振
回路を駆動するようにしたものである。
［作用］
この発明における発振回路は、発振開始時には大きな駆
動能力を持つ第２の駆動回路を用いて外部共振回路を駆
動しているので発振の開始から安定までに短時間で達成
され、発振安定時には駆動能力の小さな低消費電力の第
１の駆動回路を用いて駆動するようにしているので消費
電力が発振開始時に比べ減少し、低消費電力化を実現す
ることができる。
動能力を持つ第２の駆動回路を用いて外部共振回路を駆
動しているので発振の開始から安定までに短時間で達成
され、発振安定時には駆動能力の小さな低消費電力の第
１の駆動回路を用いて駆動するようにしているので消費
電力が発振開始時に比べ減少し、低消費電力化を実現す
ることができる。
［発明の実施例〕
以下、この発明の実施例を図を参照して説明する。
第１図はこの発明の一実施例である発振回路をＣＭＯＳ
形式のトランジスタレベルで示した図であり、第４図に
示される内部発振回路１に対応するものである。第１図
において、インバータ１は、ｐチャネルＭＯＳトランジ
スタＴｒ１１とｎチャネルＭＯＳトランジスタＴｒ１２
とから構成される。トランジスタＴｒ１１のゲートとト
ランジスタＴｒ１２のゲーｉ〜は互いに接続されかつ入
力端子ＸＩＮに接続される。またトランジスタＴｒ１１
のドレインとｎチャネルへ４ＯＳトランジスタ丁ｒ１２
のドレインは互いに接続されかつ出力端子Ｘｏｕ丁に接
続される。
形式のトランジスタレベルで示した図であり、第４図に
示される内部発振回路１に対応するものである。第１図
において、インバータ１は、ｐチャネルＭＯＳトランジ
スタＴｒ１１とｎチャネルＭＯＳトランジスタＴｒ１２
とから構成される。トランジスタＴｒ１１のゲートとト
ランジスタＴｒ１２のゲーｉ〜は互いに接続されかつ入
力端子ＸＩＮに接続される。またトランジスタＴｒ１１
のドレインとｎチャネルへ４ＯＳトランジスタ丁ｒ１２
のドレインは互いに接続されかつ出力端子Ｘｏｕ丁に接
続される。
小さい駆動能力を持つ第１の駆動回路は、そのソースが
高電位（電源電位Ｖ。、）に接続され、そのドレインが
インバータ１のトランジスタＴｒ１１のソースに接続さ
れ、かつそのゲートがスイッチ５Ｗ２１を介して低電位
（接地電位レベル）ＶＢ５に接続されるｐチャネルＭＯ
ＳトランジスタＴｒ２１と、そのドレインがインバータ
１のトランジスタＴｒ１２のソースに接続され、そのソ
ースが低電位Ｖｇｇに接続され、かつそのゲートがスイ
ッチ５Ｗ２２を介して電源電位ＶＣＣに接続されるｎチ
ャネルＭＯＳトランジスタ丁ｒ２２とから構成される。
高電位（電源電位Ｖ。、）に接続され、そのドレインが
インバータ１のトランジスタＴｒ１１のソースに接続さ
れ、かつそのゲートがスイッチ５Ｗ２１を介して低電位
（接地電位レベル）ＶＢ５に接続されるｐチャネルＭＯ
ＳトランジスタＴｒ２１と、そのドレインがインバータ
１のトランジスタＴｒ１２のソースに接続され、そのソ
ースが低電位Ｖｇｇに接続され、かつそのゲートがスイ
ッチ５Ｗ２２を介して電源電位ＶＣＣに接続されるｎチ
ャネルＭＯＳトランジスタ丁ｒ２２とから構成される。
大きい駆動能力を有する第２の駆動回路は、そのソース
が！ｉｌ電位ｖ、ｃに接続され、かつそのゲートがスイ
ッチＳＷ３１を介して低電位Ｖ（５に接続され、かつそ
のドレインがトランジスタＴｒ１１のソースとトランジ
スタＴｒ２１のドレインとの接続点に接続されるｐチャ
ネルＭＯＳｔ−ランジスタＴｒ３１と、そのドレインが
トランジスタＴｒ１２のソースとトランジスタＴｒ２２
のドレインとの接続点に接続され、そのソースが低電位
Ｖｓｓに接続され、かつそのゲートがスイッチ５Ｗ３２
を介して′２！源電位Ｖ、・に接続されるｎチャネルＭ
ＯＳトランジスタＴｒ３２とから構成される。
が！ｉｌ電位ｖ、ｃに接続され、かつそのゲートがスイ
ッチＳＷ３１を介して低電位Ｖ（５に接続され、かつそ
のドレインがトランジスタＴｒ１１のソースとトランジ
スタＴｒ２１のドレインとの接続点に接続されるｐチャ
ネルＭＯＳｔ−ランジスタＴｒ３１と、そのドレインが
トランジスタＴｒ１２のソースとトランジスタＴｒ２２
のドレインとの接続点に接続され、そのソースが低電位
Ｖｓｓに接続され、かつそのゲートがスイッチ５Ｗ３２
を介して′２！源電位Ｖ、・に接続されるｎチャネルＭ
ＯＳトランジスタＴｒ３２とから構成される。
スイッチ５Ｗ２１とスイッチ５Ｗ２２は同時にオン・オ
フする。また、スイッチＳＷ３１とスイッチ５Ｗ３２と
は同時にオン・オフ動作する。スイッチ５Ｗ２１，５Ｗ
２２．５Ｗ３１．５Ｗ３２は発振開始時にはすべてオン
状態となり、発成安定時には、スイッチ５Ｗ３１．５Ｗ
３２がオフ状態となる。ただし、スイッチの動作の制ｍ
系は図示していない。
フする。また、スイッチＳＷ３１とスイッチ５Ｗ３２と
は同時にオン・オフ動作する。スイッチ５Ｗ２１，５Ｗ
２２．５Ｗ３１．５Ｗ３２は発振開始時にはすべてオン
状態となり、発成安定時には、スイッチ５Ｗ３１．５Ｗ
３２がオフ状態となる。ただし、スイッチの動作の制ｍ
系は図示していない。
ここで、第１の駆動回路を構成するトランジスタＴｒ
２１．Ｔｒ ２２はオン状態時に流れる飽和電流が小さ
くなるようにそのトランジスタサイズが設計される。但
しその飽和電流はインバータ１の有する外部共振回路の
駆動能力が発振を安定的に続けるのに十分なレベルを保
つようにされている。
２１．Ｔｒ ２２はオン状態時に流れる飽和電流が小さ
くなるようにそのトランジスタサイズが設計される。但
しその飽和電流はインバータ１の有する外部共振回路の
駆動能力が発振を安定的に続けるのに十分なレベルを保
つようにされている。
一方、トランジスタＴｒ３１．Ｔｒ３２はオン状態時に
は飽和電流が大きくなるようにそのトランジスタサイズ
が設計されている。すなわち、発振開始時にはトランジ
スタＴｒ ２１．Ｔｒ ２２゜Ｔｒ ３１．Ｔｒ ３２
がすべてオン状態となりそのときに流れる電流が、イン
バータ１の外部共振回路を駆動する能力が発振を速やか
に開始しかつ安定にさせるのに十分であるように設計さ
れる。このことを少し具体的な数字を挙げて説明してみ
る。
は飽和電流が大きくなるようにそのトランジスタサイズ
が設計されている。すなわち、発振開始時にはトランジ
スタＴｒ ２１．Ｔｒ ２２゜Ｔｒ ３１．Ｔｒ ３２
がすべてオン状態となりそのときに流れる電流が、イン
バータ１の外部共振回路を駆動する能力が発振を速やか
に開始しかつ安定にさせるのに十分であるように設計さ
れる。このことを少し具体的な数字を挙げて説明してみ
る。
発成開始から安定に達するまでの時間は個々のトランジ
スタのサイズ（ゲート幅等）により決定され、応じてイ
ンバータ１を流れるｌｌ流電流値も決定される。今、従
来のインバータ１のフンダクタンスβが１８７μＡ 、
、、’ Ｖ ’と設定されている場合を一例として説明
してみる。このときインバータ１のしきいｆ！１ｍ圧＼
／ｌｈを０．６５■と仮定し、Ｎ源電圧Ｖ０．：を５Ｖ
、入力電圧（入力ｍ子×ＩＮへ与えられる電圧）ＶＩＮ
を２．５ｖとすると、インパーク１に流れる瞬間？を流
；は ＋ ＝８ （Ｖ・ｒ＋ −Ｖｔｉ） ２′２−１８７
（２，５−０，，６５）２．、’２−３２０μＡ となる。この条件を満足するトランジスタサイズにおい
ては、発振開始から安定時までの時間は十分短くなって
いる。したがって１発振開始時に第１図に示されるトラ
ンジスタＴｒ ３１．Ｔｒ ３２がともにオン状態とな
ると、トランジスタＴｒ２１、Ｔｒ２２もオン状態とな
っているので、インバータ１．トランジスタＴｒ ２１
．Ｔｒ ２２．Ｔｒ ３１． Ｔｒ ３２による合成フ
ンダクタンスβが従来と同等であるように個々のトラン
ジスタサイズを決定すれば、従来と同様発振開始は十分
早くかつ短時間で安定状態に達する発成回路を得ること
ができる。
スタのサイズ（ゲート幅等）により決定され、応じてイ
ンバータ１を流れるｌｌ流電流値も決定される。今、従
来のインバータ１のフンダクタンスβが１８７μＡ 、
、、’ Ｖ ’と設定されている場合を一例として説明
してみる。このときインバータ１のしきいｆ！１ｍ圧＼
／ｌｈを０．６５■と仮定し、Ｎ源電圧Ｖ０．：を５Ｖ
、入力電圧（入力ｍ子×ＩＮへ与えられる電圧）ＶＩＮ
を２．５ｖとすると、インパーク１に流れる瞬間？を流
；は ＋ ＝８ （Ｖ・ｒ＋ −Ｖｔｉ） ２′２−１８７
（２，５−０，，６５）２．、’２−３２０μＡ となる。この条件を満足するトランジスタサイズにおい
ては、発振開始から安定時までの時間は十分短くなって
いる。したがって１発振開始時に第１図に示されるトラ
ンジスタＴｒ ３１．Ｔｒ ３２がともにオン状態とな
ると、トランジスタＴｒ２１、Ｔｒ２２もオン状態とな
っているので、インバータ１．トランジスタＴｒ ２１
．Ｔｒ ２２．Ｔｒ ３１． Ｔｒ ３２による合成フ
ンダクタンスβが従来と同等であるように個々のトラン
ジスタサイズを決定すれば、従来と同様発振開始は十分
早くかつ短時間で安定状態に達する発成回路を得ること
ができる。
発成安定時には、トランジスタＴｒ３１．Ｔｒ３２はと
もにオフ状態となり、トランジスタＴｒ２１、Ｔｒ ２
２はオン状態となるので、トランジスタＴｒ ２１．７
ｒ ２２を流れる飽和電流が、トランジスタＴｒ ３１
．Ｔｒ ３２がオン状態時の飽和電流よりも小さくなる
ように個々のトランジスタのサイズを設計する。これに
より、インパータ１はトランジスタＴｒ ２１．Ｔｒ
２２により電流制限を受ける。たとえば実験により従来
のｖｉ置におけるインバータ（第４図のインバータ）の
コンダクタンスβが１２μＡ／Ｖ２のときでも安定した
発振が得られることが確められているので、第１図に示
される回路において、トランジスタＴｒ２１、Ｔｒ ２
２とインバータ１との合成コンダクタンスβが１２μＡ
／Ｖ’となるように各トランジスタのサイズが設計され
る。このときには、インバータ１を流れる＠開電流は上
述の式より入力電圧■１Ｎが２．５Ｖのとき、インバー
タ１のしきい値電圧を０．６５Ｖと仮定すると、２０μ
Ａとなる。したがって、発振安定時には発振開始時と比
べて小さな電流を流すだけでよいので低消費電力化が実
現できる。
もにオフ状態となり、トランジスタＴｒ２１、Ｔｒ ２
２はオン状態となるので、トランジスタＴｒ ２１．７
ｒ ２２を流れる飽和電流が、トランジスタＴｒ ３１
．Ｔｒ ３２がオン状態時の飽和電流よりも小さくなる
ように個々のトランジスタのサイズを設計する。これに
より、インパータ１はトランジスタＴｒ ２１．Ｔｒ
２２により電流制限を受ける。たとえば実験により従来
のｖｉ置におけるインバータ（第４図のインバータ）の
コンダクタンスβが１２μＡ／Ｖ２のときでも安定した
発振が得られることが確められているので、第１図に示
される回路において、トランジスタＴｒ２１、Ｔｒ ２
２とインバータ１との合成コンダクタンスβが１２μＡ
／Ｖ’となるように各トランジスタのサイズが設計され
る。このときには、インバータ１を流れる＠開電流は上
述の式より入力電圧■１Ｎが２．５Ｖのとき、インバー
タ１のしきい値電圧を０．６５Ｖと仮定すると、２０μ
Ａとなる。したがって、発振安定時には発振開始時と比
べて小さな電流を流すだけでよいので低消費電力化が実
現できる。
なお、実際の入力電圧はトランジスタの動作領域にある
限りインバータ１には電流は流れ続けているので平均電
流は上述の値より高くなる。たとえばコンダクタンスβ
が大きい場合には２１２゜５μＡとなり、コンダクタン
スβが小さい場合には３７．５μＡとなる。
限りインバータ１には電流は流れ続けているので平均電
流は上述の値より高くなる。たとえばコンダクタンスβ
が大きい場合には２１２゜５μＡとなり、コンダクタン
スβが小さい場合には３７．５μＡとなる。
１！２図は第１図に示される回路の動作を示すフロー図
である。以下、第１図および第２図を参照してこの回路
の動作について説明する。
である。以下、第１図および第２図を参照してこの回路
の動作について説明する。
まず電源スィッチ等を入れることにより発振開始指令が
与えられる。この発振開始指令によりスイッチ５Ｗ２１
，５Ｗ２２．５Ｗ３１．５Ｗ３２はすべて導通（オン）
状態となる。応じてトランジスタＴＲ２１，ＴＲ２２，
Ｔｒ ３１．Ｔｒ ３２はすべてオン状態となる。この
とき、この回路のコンダクタンスは十分大きく、インバ
ータ１が大きい駆動能力を有するようにされている。し
たがってインバータ１には十分な電流が流れ、大きな駆
動能力で外部の共振回路を駆動し、発振動作が高速で開
始されかつ短時間で安定状態に達する（Ｓｌ）。次に出
力端子Ｘ０ＵＴからの信号を受けて発振動作が安定した
かどうかが判定される。
与えられる。この発振開始指令によりスイッチ５Ｗ２１
，５Ｗ２２．５Ｗ３１．５Ｗ３２はすべて導通（オン）
状態となる。応じてトランジスタＴＲ２１，ＴＲ２２，
Ｔｒ ３１．Ｔｒ ３２はすべてオン状態となる。この
とき、この回路のコンダクタンスは十分大きく、インバ
ータ１が大きい駆動能力を有するようにされている。し
たがってインバータ１には十分な電流が流れ、大きな駆
動能力で外部の共振回路を駆動し、発振動作が高速で開
始されかつ短時間で安定状態に達する（Ｓｌ）。次に出
力端子Ｘ０ＵＴからの信号を受けて発振動作が安定した
かどうかが判定される。
この発振の安定状態の判定は、たとえば論理回路で構成
される判断手段により行なわれる（Ｓ２）。
される判断手段により行なわれる（Ｓ２）。
発振状態が安定すると、判断手段からの信号に応答して
発振回路の低電力化が行なわれる。すなわち、スイッチ
ＳＷ３１．８Ｗ３２がともに非導通（オフ）状態となり
、応じてトランジスタＴｒ３１、Ｔｒ３２が同時にオフ
状態となる。このときトランジスタ７ｒ ２１．Ｔｒ
２２はまだオン状態のままである。この結果、トランジ
スタＴｒ２ｉ。
発振回路の低電力化が行なわれる。すなわち、スイッチ
ＳＷ３１．８Ｗ３２がともに非導通（オフ）状態となり
、応じてトランジスタＴｒ３１、Ｔｒ３２が同時にオフ
状態となる。このときトランジスタ７ｒ ２１．Ｔｒ
２２はまだオン状態のままである。この結果、トランジ
スタＴｒ２ｉ。
Ｔｒ２２の導通時の飽和電流は小さくなるように設計さ
れているのでインバータ１への電流は制限され、その駆
動能力も小さくなる。これにより発振回路は低消費電力
で安定な発振を持続する（Ｓ３）６次に１発振を一時停
止するか否か（クロック動作が必要であるかどうか）が
判断される。この判断はたとえば発振動作の安定時には
ＣＰＵは動作が可能であるのでＣＰＵにおいて行なわれ
る（Ｓ４）。発振の一時停止が必要でないならば、ステ
ップ３の状態が持続される。もし発振の一時停止が必要
であると判断されたならば、たとえばＣＰＩＪからの指
令によりスイッチ５Ｗ２１，５Ｗ２２がオフ状態となっ
てトランジスタＴｒ２１゜Ｔｒ２２は非導通状態となる
。これによりインバータ１には電流は供給されないので
発振動作が停止する（Ｓ５）。次に発振停止を解除する
かどうかが判断され、発振停止を解除する必要がある場
合にはステップ１へ戻り再び発振が開始される。
れているのでインバータ１への電流は制限され、その駆
動能力も小さくなる。これにより発振回路は低消費電力
で安定な発振を持続する（Ｓ３）６次に１発振を一時停
止するか否か（クロック動作が必要であるかどうか）が
判断される。この判断はたとえば発振動作の安定時には
ＣＰＵは動作が可能であるのでＣＰＵにおいて行なわれ
る（Ｓ４）。発振の一時停止が必要でないならば、ステ
ップ３の状態が持続される。もし発振の一時停止が必要
であると判断されたならば、たとえばＣＰＩＪからの指
令によりスイッチ５Ｗ２１，５Ｗ２２がオフ状態となっ
てトランジスタＴｒ２１゜Ｔｒ２２は非導通状態となる
。これによりインバータ１には電流は供給されないので
発振動作が停止する（Ｓ５）。次に発振停止を解除する
かどうかが判断され、発振停止を解除する必要がある場
合にはステップ１へ戻り再び発振が開始される。
発振停止を持続するならばステップ５へ戻りその状態が
持続される。ここで発振停止解除の指令はこのときＣＰ
Ｕは動作しないので、外部からの制御信号により指令を
与えることになる（＄６）。
持続される。ここで発振停止解除の指令はこのときＣＰ
Ｕは動作しないので、外部からの制御信号により指令を
与えることになる（＄６）。
以上のようにしてインバータ１は、発振開始時には大き
な駆動能力を有して発振を高速で開始させかつ短時間で
発振状態を安定にする。また発振動作が安定するとイン
バータ１は小さな駆動能力〈安定な発振動作を持続する
のに十分な駆動能力）をもって発振動作を持続させるの
でこの状態ではインバータ１における消費電力は減少す
る。
な駆動能力を有して発振を高速で開始させかつ短時間で
発振状態を安定にする。また発振動作が安定するとイン
バータ１は小さな駆動能力〈安定な発振動作を持続する
のに十分な駆動能力）をもって発振動作を持続させるの
でこの状態ではインバータ１における消費電力は減少す
る。
第３図はこの発明の他の実施例である発振回路の構成を
示す図である。第３図においては、トランジスタＴｒ１
１．Ｔｒ１２がインバータ１を構成する。トランジスタ
Ｔｒ ２１．Ｔｒ ２２は、発振を安定的に持続させる
のに十分な電流をインバ−タ１に供給するための回路を
構成する。トランジスタＴｒ ３１．７ｒ ３２はイン
バータ１が発振を高速で開始させかつ短時間で安定させ
るための十分な電流をインバータ１に供給するための回
路を構成する。回路の動作および特性は第１図に示され
るものと同様である。
示す図である。第３図においては、トランジスタＴｒ１
１．Ｔｒ１２がインバータ１を構成する。トランジスタ
Ｔｒ ２１．Ｔｒ ２２は、発振を安定的に持続させる
のに十分な電流をインバ−タ１に供給するための回路を
構成する。トランジスタＴｒ ３１．７ｒ ３２はイン
バータ１が発振を高速で開始させかつ短時間で安定させ
るための十分な電流をインバータ１に供給するための回
路を構成する。回路の動作および特性は第１図に示され
るものと同様である。
ここで、スイッチ５Ｗ２１，５Ｗ２２．８Ｗ３１．８Ｗ
３２は図においては機械的なスイッチとして示されてい
るが、電気的なスイッチたとえばアナログスイッチで構
成されてもよいことは言うまでもない。
３２は図においては機械的なスイッチとして示されてい
るが、電気的なスイッチたとえばアナログスイッチで構
成されてもよいことは言うまでもない。
〔発明の効果１
以上のように、この発明によれば、発振回路の駆動能力
に大小持たせ、発振開始時には大きな駆動能力で共盪回
路を駆動し、発振安定時には小さな駆動能力で共振回路
を駆動するように構成したので、発振動作は高速で開始
されかつ短時間で安定状態へ達し、かつ安定状８時に低
滌費電力が実現できるＲＦｘ回路を得ることができる。
に大小持たせ、発振開始時には大きな駆動能力で共盪回
路を駆動し、発振安定時には小さな駆動能力で共振回路
を駆動するように構成したので、発振動作は高速で開始
されかつ短時間で安定状態へ達し、かつ安定状８時に低
滌費電力が実現できるＲＦｘ回路を得ることができる。
第１図はこの発明の一実施例である発振回路の構成を示
す図である。第２図は第１図に示される回路の動作を示
すフロー図である。第３図はこの発明の他の実施例であ
る発振回路の構成を示す図である。第４図は従来の発振
回路の構成を示す図である。 図において、１はインバータ、Ｔｒ２１はインバータ１
への電流を制限するためのｐチャネルＭＯＳトランジス
タ、Ｔｒ２２はインバータ１への電流を制限するための
ｎチャネルＭＯＳトランジスタ、・Ｔ「３１は大きな電
流をインバータ１へ与えるためのｐチャネルＭＯＳトラ
ンジスタ、Ｔｒ３２は大きな電流をインバータ１へ与え
るためのｎチャネルＭＯＳトランジスタ、Ｔｒｌｌはイ
ンバータ１を構成するｐチャネルＭＯＳトランジスタ、
Ｔｒ１２はインバータ１を構成するｎチャネルＭＯＳト
ランジスタ。 なお、図中、同符号は同一または相当部分を示す。 代 理 人 大 岩 増 雄−兜１
図 も２図 第４図 手続補正書（自発） ６０Ｌ）６ 昭和 年 月 日 持許庁長宮殿 １、事件の表示 特願昭６０−１５１８９１号２、
発明の名称 発振回路 ３、補正をする者 ５、浦正の対象 明！Ｊに１の発明の詳細な説明の欄 ６、補正の内容 明細！Ｉｊ１ｉＩ８頁第１０行の「低域フィルタ」をＵ
狭帯域フィルタ」に訂正する。 以１
す図である。第２図は第１図に示される回路の動作を示
すフロー図である。第３図はこの発明の他の実施例であ
る発振回路の構成を示す図である。第４図は従来の発振
回路の構成を示す図である。 図において、１はインバータ、Ｔｒ２１はインバータ１
への電流を制限するためのｐチャネルＭＯＳトランジス
タ、Ｔｒ２２はインバータ１への電流を制限するための
ｎチャネルＭＯＳトランジスタ、・Ｔ「３１は大きな電
流をインバータ１へ与えるためのｐチャネルＭＯＳトラ
ンジスタ、Ｔｒ３２は大きな電流をインバータ１へ与え
るためのｎチャネルＭＯＳトランジスタ、Ｔｒｌｌはイ
ンバータ１を構成するｐチャネルＭＯＳトランジスタ、
Ｔｒ１２はインバータ１を構成するｎチャネルＭＯＳト
ランジスタ。 なお、図中、同符号は同一または相当部分を示す。 代 理 人 大 岩 増 雄−兜１
図 も２図 第４図 手続補正書（自発） ６０Ｌ）６ 昭和 年 月 日 持許庁長宮殿 １、事件の表示 特願昭６０−１５１８９１号２、
発明の名称 発振回路 ３、補正をする者 ５、浦正の対象 明！Ｊに１の発明の詳細な説明の欄 ６、補正の内容 明細！Ｉｊ１ｉＩ８頁第１０行の「低域フィルタ」をＵ
狭帯域フィルタ」に訂正する。 以１
Claims (4)
- （１）水晶振動子を含む共振回路を駆動して発振させる
ためのＣＭＯＳインバータを含む発振回路であって、 前記発振回路の発振動作の開始を指令する信号を発生す
る指令手段と、 前記指令手段からの信号に応答して活性状態となり、前
記ＣＭＯＳインバータに第１の貫流電流を与える第１の
電流供給手段と、 前記指令手段からの信号に応答して活性状態となって前
記ＣＭＯＳインバータに前記第１の貫流電流よりも大き
い第２の貫流電流を供給する第２の電流供給手段と、 前記発振回路の出力端子からの信号を受けて発振動作が
安定化したか否かを判断し、その判断結果に応じた信号
を出力する判定手段と、 前記判定手段からの信号に応答して前記第２の電流供給
手段を非活性状態にする制御手段とを含む発振回路。 - （２）前記ＣＭＯＳインバータは、それらのドレインが
互いに接続されかつ出力端子に結合され、それらのゲー
トが互いに接続されかつ入力端子に結合される第１のｐ
チャネルＭＯＳトランジスタと第１のｎチャネルＭＯＳ
トランジスタとから構成されており、 前記第１の電流供給手段は、 前記第１のｐチャネルＭＯＳトランジスタのソースにそ
のドレインが接続され、そのソースが高電位に接続され
かつそのゲートが第１のスイッチ手段を介して低電位に
接続される第２のｐチャネルＭＯＳトランジスタと、 そのドレインが前記第１のｎチャネルＭＯＳトランジス
タのソースに接続され、そのソースが低電位に接続され
、かつそのゲートが第２のスイッチ手段を介して前記高
電位に接続される第２のｎチャネルＭＯＳトランジスタ
とから構成され、前記第２の電流供給手段は、 そのソースが前記高電位に接続され、そのドレインが前
記第２のｐチャネルＭＯＳトランジスタと前記第１のＰ
チャネルＭＯＳトランジスタとの接続点に接続され、か
つそのゲートが第３のスイッチ手段を介して前記低電位
に接続される第３のｐチャネルＭＯＳトランジスタと、 そのドレインが前記第１のｎチャネルＭＯＳトランジス
タと前記第２のチャネルＭＯＳトランジスタとの接続点
に接続され、そのソースが前記低電位に接続され、かつ
そのゲートが第４のスイッチ手段を介して前記高電位に
接続される第３のｎチャネルＭＯＳトランジスタとから
構成され、前記第１の電流供給手段を構成する前記第２
のｐチャネルＭＯＳトランジスタと前記第２のｎチャネ
ルＭＯＳトランジスタの導通時の飽和電流は、前記第２
の電流供給手段を構成する第３のｐチャネルＭＯＳトラ
ンジスタと前記第３のｎチャネルＭＯＳトランジスタの
導通時の飽和電流よりも小さくなるようにそのトランジ
スタサイズが設計されている、特許請求の範囲第１項記
載の発振回路。 - （３）前記第１および第２のスイッチ手段は前記指令手
段からの信号に応答してオン状態となり、前記第３およ
び第４のスイッチ手段は前記指令手段からの信号に応答
してオン状態となり、かつ前記制御手段から信号に応答
してオフ状態となる、特許請求の範囲第２項記載の発振
回路。 - （４）前記ＣＭＯＳインバータは、そのソースが高電位
に接続され、そのゲートが前記発振回路の入力端子に接
続される第４のｐチャネルＭＯＳトランジスタと、その
ソースが低電位に接続され、そのゲートが前記第４のｐ
チャネルＭＯＳトランジスタのゲートに接続され、かつ
前記入力端子に接続される第４のｎチャネルＭＯＳトラ
ンジスタとから構成されており、 前記第１の電流供給手段は、 そのソースが前記第４のｐチャネルＭＯＳトランジスタ
のドレインに接続され、そのゲートが第５のスイッチ手
段を介して前記低電位に接続され、そのドレインが前記
出力端子に接続される第５のｐチャネルＭＯＳトランジ
スタと、 そのドレインが前記第５のｐチャネルＭＯＳトランジス
タのドレインに接続されかつ前記出力端子に接続され、
そのゲートが第６のスイッチ手段を介して前記高電位に
接続され、かつさらにそのソースが前記第４のｎチャネ
ルＭＯＳトランジスタのドレインに接続される第５のｎ
チャネルＭＯＳトランジスタとから構成され、 前記第２の電流供給手段は、 そのソースが前記第４のｐチャネルＭＯＳトランジスタ
のドレインに接続され、そのゲートが第７のスイッチ手
段を介して前記低電位に接続され、かつそのドレインが
前記出力端子に接続される第６のｐチャネルＭＯＳトラ
ンジスタと、 そのドレインが前記第６のｐチャネルＭＯＳトランジス
タのドレインに接続されかつ前記出力端子に結合され、
そのソースが前記第４のｎチャネルＭＯＳトランジスタ
のドレインに接続され、かつさらにそのゲートが第８の
スイッチ手段を介して前記高電位に接続される第６のｎ
チャネルＭＯＳトランジスタとから構成され、 前記第５のｐチャネルＭＯＳトランジスタと前記第５の
ｎチャネルＭＯＳトランジスタがオン状態時の飽和電流
は、前記第６のｐチャネルＭＯＳトランジスタと前記第
６のｎチャネルＭＯＳトランジスタがオン状態時の飽和
電流の値よりも小さくなるようにそのトランジスタサイ
ズが設計されており、 前記第５および第６のスイッチ手段は前記指令手段から
の信号に応答して導通状態となり、前記第７および第８
のスイッチ手段は前記指令手段からの信号に応答してオ
ン状態となり、かつ前記制御手段からの信号に応答して
オフ状態となる、特許請求の範囲第１項記載の発振回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15189185A JPS6211308A (ja) | 1985-07-09 | 1985-07-09 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15189185A JPS6211308A (ja) | 1985-07-09 | 1985-07-09 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6211308A true JPS6211308A (ja) | 1987-01-20 |
Family
ID=15528458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15189185A Pending JPS6211308A (ja) | 1985-07-09 | 1985-07-09 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6211308A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5229144A (en) * | 1975-09-01 | 1977-03-04 | Mitsubishi Electric Corp | Oscillation circuit |
| JPS55105407A (en) * | 1979-01-11 | 1980-08-13 | Nec Corp | Oscillation circuit |
-
1985
- 1985-07-09 JP JP15189185A patent/JPS6211308A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5229144A (en) * | 1975-09-01 | 1977-03-04 | Mitsubishi Electric Corp | Oscillation circuit |
| JPS55105407A (en) * | 1979-01-11 | 1980-08-13 | Nec Corp | Oscillation circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060071729A1 (en) | Clock circuit and method | |
| US6774735B2 (en) | Low power self-biasing oscillator circuit | |
| JPS6232846B2 (ja) | ||
| JPS6367822A (ja) | 発振器 | |
| EP0785626B1 (en) | Auto-clear circuit and integrated circuit including auto-clear circuit | |
| JP2002344242A (ja) | 電圧制御発振器 | |
| JP3270880B2 (ja) | 水晶発振回路 | |
| US3959744A (en) | CMOS oscillator having bias circuit outside oscillator feedback loop | |
| JPH01161906A (ja) | 発振回路 | |
| JPH05120457A (ja) | 発振回路を備えるｉｃ回路 | |
| JP3308393B2 (ja) | 電圧制御発振器 | |
| JPH0254698B2 (ja) | ||
| JPS6211308A (ja) | 発振回路 | |
| GB2084421A (en) | Oscillator Circuit With Low Current Consumption | |
| JPH06105850B2 (ja) | Ｃｍｏｓ水晶発振回路 | |
| US6150805A (en) | Self-canceling start-up pulse generator | |
| JPH0983344A (ja) | インバータ回路 | |
| JP4150095B2 (ja) | 発振回路 | |
| US4783620A (en) | Constant voltage circuit having an operation-stop function | |
| JP2684513B2 (ja) | 発振用集積回路および発振回路 | |
| JPS607285B2 (ja) | マイクロコンピユ−タシステム | |
| JPS61225904A (ja) | 発振停止機能付き発振回路 | |
| JPH02122705A (ja) | 低消費電流型ｃｍｏｓ水晶発振回路 | |
| JP3131988B2 (ja) | 集積回路 | |
| JP3358379B2 (ja) | Ｃｍｏｓ圧電発振回路 |