JPS62105049A - 時間誤差補正方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 げ〕　産業上の利用分野 本発明は、個々の出力が誤差を有する周期信号、例えば
モータからのＦＧ倍信号時間誤差補正方法に関する。

（口〕従来の技術 ビデオテープレコーダ（ＶＴＲ）においては、回転シリ
ンダや、キャプスタン全駆動する定めのモータ全正確に
回転さぜる次めに速度！Ｉ制御、位相制御全行なってい
る。この之め、シリンダモータやキャプスタンモータに
は、ＦＧ（回転速度検出ン信号９ＰＧ（回転位相検出）
（１号の発生手段が設Ｃすられでいる。

ところがこれらの発生手段は、検出方法（光学的又は磁
気的等の方法）に依らず、機械的な誤差Ｆ’Ｍシていて
、ＦＧ倍信号割り出し精度には限界がある。

そして、ＦＧ倍信号割り出し精度が悪く、速度サーボ系
のゲインが高いと、精度の悪さに基づく速度ムラが発生
し、ＶＴＲの場合ジッタの原因となる。

その友め、負荷変動等外乱に対しても正確な回転適度を
維持するために、速度サーボ系のゲイン大とするには、
高精度のＦ’Ｇ信号発生（検出）手段が必要である。し
かし、実際には高精度のＦＧ信号発生手段を得ることは
容易ではなく、実現できたとしても形状が大きくなり、
ポータプルＶ′ｒ′Ｒなどには採用できない。又、ＦＧ
信号発生手段の個々のバラツキもあるので、速度サーボ
系のゲインはある程度小さくぜざるｔ得なかりた〇−万
、上記の問題に対して特公昭４９−４９５１８号公報で
は、ＦＧ倍信号複数の出力に対して。

夫々固胃の遅延量ｔモノマルチにより与えて、１０ｇ１
号の割り出し積度を高めているＯｅ→　発明が解決しよ
うとする問題点 上記従来技術では、ＦＧ倍信号個々の出力に対応してモ
ノマルチの遅延時間上設定しているがこの方法では温度
変化等の影響を受は易い。又、各出力に対する遅ｆｆ１
ｋが大きいのでサーボ系のゲインが大きくならないとい
う問題点も生じる〇に）問題点１！−解決するための手
段 本発明では、循環的に得られ、夫々が誤差を有する複数
の出力よりなるＦＧ倍信号周期信号）に対して基準信号
ｔ、少なくと％ＦＧ信号の１つの出力と一致する様に、
更に、他の出力が基準信号よりも進んで発生する様に設
定し、この時ＦＧ傷信号各出力と基準信号との時間差に
対応するデジタル値をＦＧ倍信号谷出力に対応づけて誤
差データとして記憶し、ＰＧ倍信号各出力をこの誤差デ
ータに基づいて遅延することによりＦ’Ｇ信号の補正上
行なう。

（ホ）作　用 誤差データがデジタル値で記憶されるのでモノ→ルチを
用いる方法の様に温度変化の影＃を受（すない。更に、
補正されたＦ’Ｇ信号の各出力での遅延量は小さいので
ゲインを大きくすることができる。

（へ）実　施　例 以下図面に従い本発明の詳細な説明する。

第１図は本発明を適用したシリンダモータテーボ回路の
ブロック図、１！２図は補正動作ｔ−ａｔ明するための
波形図Ｓ第３図〜第８図はＦ’Ｇ信号補正回路の動作を
示すフローチャートである。

第１図におりて、（１］は回転ヘッド金躯動するダイレ
クトドライブのシリンダモータ（ＤＣブラシレそモータ
）であり、ＦＧ倍信号２）とＰＧ（３）の検出手段ｔ−
有する。（４）はＰＧ倍信号基づきヘッド切換信号（Ｒ
ＦＳＷ）＠作成する回路、（５）はＦ’Ｇ信号を補正す
る回路、（６）は補正ＦＣ信号（７）及びヘッド切換信
号を入力として位相誤差信号（８）及び速度誤差１８号
（９）を作成するサーボ回路、叫は両誤差信号（８）（
９）を加算してシリンダモータ（１）に印加する加算回
路である。

ＦＧ信号補正回路（５Ｊはマイクロコンビエータで１　
　　　　　　構成され、ＣＰＵ（１３３％入出カポ−）
（１本ＲＡＭａり、□ ：ＲＯＭ（１４、タイマカウンタ四等を備える。タイマ
カウンタａりは基準クロック（倒えはｔＭＨｚ）２アツ
プカウントするバイナリカウンタである。

１　　　　　　　　シリンダモータ（ＩＪが正しく回転
した場合には。

□　　　　　　　ヘッド切換信号（４）の周波数が２９
．９７Ｈｚ（ＮＴ□ 、　　　　　５Ｃ７ｉｉ’Ｅ）〜６□Ｆ０００ゝ“９１
４′様に、ヘッド切換信号（Ａ）の６倍の周波数となり
ｉ　　　　　　　ており、１７９．８２　Ｈ・となる。

１　　　　’ｙ　！Ｊ　ｙｆ％　−／（１）。−。ニー
、７　）”ＩＪ＊Ｍ％。、。

１゜ ｉ　　　　　　　の−周期に相当する。そしてＦＧ倍信
号しては６個の出力（立上りエツジ）が循環的に生じる
。この６個の出力は前述の様に大々個有の誤差を可する
。

次にフローチャートに従りてＦ”Ｇ信号補正回路（５）
の動作を説明する。ＦＧ信号補正回路（５）の動作とし
ては、補正データの検出動作（第３図〜第５図）と、こ
の補正データに基づく補正動作（第３図〜第５図］に分
（すられる。そして、検出動作はＶＴＲ組み立て調整時
にのみ行なわれ、ＶＴＲが実際に使用されると１！ｋ（
記録、再生状態）には補正動作のみが行なわれる。

検出動作におｉで、シリンダモータ（１）はそのＦＧ信
号全利用せずに、所定回転速度にて回転せしめられる（
オープンループ制御で回転連層はＰＧ倍信号よりチェッ
クされる）。そこで、ＦＧ倍信号Ｂ）の各出力（ｒａｔ
）（ｒＧｇ）（ｒＧｓ）（ＰＧ４　）（Ｆ’Ｇａ　）（
Ｆ”Ｇ６　）の割り出しむら（誤差）が！接現われるこ
とになる。

ＦＧ信号補正回路（５）では、タイマカウンタαＳが１
７９、８２　Ｈｚの周期でオーバーフローする様に設定
されており、これが補正データ検出のための基準信号（
ｂ）となる。そして、ＦＧ信号補正回路（５）ではヘッ
ド切換信号（ＪＬ）が立上るたびにレジスタ「Ｆ’Ｇカ
＋７ｙり」全リセットする（第３図］。コルジスタｌ’
−ＦＧカウンタ」の内容はＦ’ＧＩ号の複数の出力のヘ
ッド切換信号に対する位ｉ（頭書）？示す。

ＦＧ傷信号ｅ）の立上りが、ＦＧ信号補正回路（５）に
入力されると第４図のＦ’Ｇ割り込み創作が行なわれる
。この割り込み動作では、ＦＧ僅号が立上りたタイミン
グでのタイマカウンタ（１シのデータ？、夫々の対応す
るメモ！ｊ、ＲＡＭ１〜Ｅ？、ＡＭ６に記憶させる。そ
して、％Ｌレジスタ［ＦＧカウンタＪ　）（［カ６　！
り大となっていれは、誤創作全防止するためにレジスタ
「ＦＧカウンタ」全リセットし、このＦＧｉｌり込み動
作を終了する。

−万、タイマカウンタ時がオーバーフローすると、その
度ｖｃ第５図のタイマカウンタ割り込みが実行される。

このタイマカウンタ割り込み創作では、何番目のＦＣ信
号出力の後の割り込み力ふに応じて、タイマデータ（オ
ーバーフロー後であるから「０」　）と対応するメモリ
ー（ＲＡＭ１〜ＲＡＭ６のうちの１つ）の差を演算し、
メモリー、ＲＡＭ７〜ＲＡＭ１２へ夫々記憶させる。

そして、ＲＡＭ７〜ＲＡＭ１２の値が「０」かどうか、
つま督ハ少なくと％、ＦＧ信号の１つの出力が基準信号
と一致しているかどうかが調べられ、一致していなけれ
ば１割り込み動作全終了する。

ＲＡＭ７〜ＲＡＭ１２のうち１つでも「０」であると、
ＲＡＭ７〜ＲＡＭ１２のデータの全てが小さいかどうか
を調べる。ＦＧ同周期１／２よりも大きいデータがある
と、ここで割り込み動作を終了する。

全てのデータが小さいときには、このシリンダモータの
回転開始から所定時間（例えは、３秒〕経過しているか
どうか（定常回転となっているかどう刀））を調べる。

経過していなければ、ＲＡＭ７〜１２のデータが誤って
いる（シリンダモータが定常回転していないので）おそ
れがある刀）ら、割り込み動作を終了する〇 所定時間経過していれば、ＲＡＭ７〜ＲＡＭ１２のデー
タを、夫々のＦＧ出力に対する補正データとしてＥ（Ｏ
Ｍ１〜ＲＯＭ、ｓに記憶させる。

この様な動作が行なわれるのは、ＦＧ傷信号周波数と基
準信号の周波数が厳密に一致していないからである。そ
のため、ある時点で基準信号（ｂ）とＦＧ傷信号Ｃ）の
関係にあり、ＲＡＭ７〜ＲＡＭ１２に（ａ）〜（ｆ）の
データが記憶されていても、ある程度ＶｆｒｄＵが経過
すると、（Ｃ）と（ｄ）の様な関係になる。このときの
変化は、非常にゆっくりと生じる。２つの周波数が非常
に近いからである。

し刀１し、基準信号とＦＧ傷信号少なくと％１１つの出
力とが一致するという条件だＣすでは、（Ｃ］と（ｆ）
の様な関係もあり得る。そこで２０８期の１／２よりも
各データが小さいという条件でもって（Ｃ）と（ｄＪの
関係だけを残すようにしている。

つｌす、上記の２つの条件によって、ＦＧ傷信号各出力
に対する遅延量が最も小さくなる補正データが検出され
ることになる。

ＶＴＲが実際に使用されるとき、つまり、シリンダモー
タ（１）の回転速度２Ｆ’Ｇ信号に基づき、制御する再
生、記録の状態では、この補正データに基づく補正動作
が行なわれる。ＦＧ信号補正回路（５）ではヘッド！；
７Ｊ換信号が立上り友かどうかｔチェックして、立上る
とレジスタ「ＦＧカウンＩＪｔリセットする（纂６図〕
０ ソシて、シリンダモータ（１）からのＦ’Ｇ信号が、Ｆ
Ｇ信号補正回路（５ンに入力されるたびに、レジスタ「
ＦＧカウンタ」の内容によりて何番目のＦＧ信号出力で
あるか全判別し、８０Ｍ１〜ＲＯＭ６のうちの対応する
ものの補正データｔ「０」から引き、この結果ｒタイマ
カウンタｌｉ３にセットする。

そして割り込み全終了する（第７図）。

このセットされた値からはじまりて、クロックがアップ
カウントされ、オーバーフローする筐での時間が、各Ｅ
（ＯＭＫ記憶された補正データに対応する遅延量となる
。つ１す、ＦＧ傷信号各出力（立上り）が入力されてか
ら、所定の遅延時間の後にタイマカウンタｕ５１がオー
バーフローすることになる。

そしてタイマカウンタｕ９がオーバーフローすると、タ
イマカウンタ割り込み動作（第８図）が行なわれ、補正
後のＦＧ傷信号出力される。補正後のＦＧ傷信号、シリ
ンダモータの所定回転速度にお−で割り出しムラが補正
されている。しかも、実際のＦＣ信号の出力からの遅延
時間が最も少なくなりているので、サーボ系のゲインを
大きくすることができる。

補正データが検出されるときの基準信号（ｄ）とＦＧ傷
信号複数の出力（Ｃ）との関係を別のｔ葉で言えば１次
の様になる。つまり％ＦＧＱ号の循環的に発生する複数
の出力のうち、正しい位相からの遅延量がｉ＆も少ない
出力、言い換えれば、最も位相の進んだ出力と基準信号
が一致した状態である。

又、ピクチャー！−チ時等の特殊再生状態では。

シリンダモータの回転数を変更して水平同期信号周期を
補正しなＣすればならなｈｏこれらの場合においてもＦ
Ｇ傷信号補正を行なうときは、メモリを増加して、変更
した速度において補正データを検出し、これに基づいて
補正を行なえばＬい◎シリンダモータの回転速度の変化
はわずかなので、メモリ節約のため、特殊再生時のＦＧ
信号補正は省略してもよい。

以上の実施例では、補正データの検出と補正動作は同じ
ハードウェアを用すて行なりているが。

別のものｔ用いてもよい。ただし、当然であるが、補正
データに対応する遅延時間が同じとなる様に。

クロック、タイマカウンタｔ＃ｌ成しな（すればならな
１／＆。

モータにおＣするＦＧ傷信号検出方法が磁気的である場
合、小型化することにエリ、ＭｌｇのＦ’Ｇ信号が得ら
れなくなりていた。つｌリモータのマグネットの影響が
ＦＧ検出に生じるためである。

本発明によれば、この様な場合でも、ＦＧ傷信号補正が
行なえるので、モータの小型化に、従い、ＶＴＲの小型
化にも効果がある。

（ト）発明の効果 以上述べた様に本発明ではＦＧ傷信号誤差上最小の遅延
蓋で補正でき、サーボ系のゲインを低下さぜることがな
い。

【図面の簡単な説明】

第１図は、本発明を通用した回路のブロック図。 ｊｇ２図、第９図は、動作説明の九めの波形図、第３図
、第４図、！！５図、第６図、第７図、ａｇａ図はフロ
ーチャートである。

Claims (1)

【特許請求の範囲】
1. （１）複数の出力が循環的に得られ更に前記複数の出力
   が時間誤差を有する周期信号の時間誤差補正方法におい
   て、基準信号と前記周期信号の少なくとも１つの出力と
   が一致し、更に前記複数の出力うちの他の出力が前記基
   準信号に対して進んで発生する様に両者の関係を設定し
   、この時の前記複数の出力と基準信号との夫々の時間差
   に対応する補正データを前記複数の出力に対応づけて記
   憶し、この補正データに基づいて前記複数の出力を遅延
   することを特徴とする時間誤差補正方法。