JPS62102546A - 混成集積回路装置の製造方法 - Google Patents

混成集積回路装置の製造方法

Info

Publication number
JPS62102546A
JPS62102546A JP60241873A JP24187385A JPS62102546A JP S62102546 A JPS62102546 A JP S62102546A JP 60241873 A JP60241873 A JP 60241873A JP 24187385 A JP24187385 A JP 24187385A JP S62102546 A JPS62102546 A JP S62102546A
Authority
JP
Japan
Prior art keywords
solder
integrated circuit
circuit device
hybrid integrated
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60241873A
Other languages
English (en)
Other versions
JPH0337305B2 (ja
Inventor
Yoshitaka Fukuoka
義孝 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60241873A priority Critical patent/JPS62102546A/ja
Publication of JPS62102546A publication Critical patent/JPS62102546A/ja
Publication of JPH0337305B2 publication Critical patent/JPH0337305B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、混成集積回路装置の製造方法に関する。
［発明の技術的背景とその問題点］ 従来より、混成集積回路装置を製造する方法として、第
４図の工程図に示すような方法が知られている。
すなわちこの方法では、まずアルミナ等のセラミックス
多層配線基板を形成する第１の工程と、この多層配線基
板上のシールリングパターンく気密封止用の金ａａキャ
ップを装着するための導体パターン）上にフラックスを
用いて予備半田し洗浄する第２の工程と、チップ部品を
多層配線基板の所定位置に接着剤によりマウントし、ボ
ンディングする第３の工程と、電気的機能検査を行う第
４の工程と、第２の工程で形成された予備半田上に金属
製キャップを装着しリフローする第５の工程と、前記金
属製キャップに設けられたガス穴を不活性雰囲気中で半
田で塞ぎ、気密封止する第６の工程とを順次経て混成集
積回路が製造されていた。
ところでこの方法では、チップ部品をマウントする際に
使用する接着剤を硬化するため多層配線基板を加熱する
必要がある。例えばエポキシ系接着剤では１５０〜１６
０℃で１〜３時間の加熱が必要である。またチップ部品
と多層配線基板との電気的接続を形成するためのワイヤ
ーボンディングするときにも基板を１２０〜１５０℃に
加熱する必要がある。ざらに電気的機能検査の工程でも
混成集積回路装置の消費電力が大きいものの場合には発
熱が生じる。このように加熱や発熱によって基板の温度
がかなり上昇し、そのため、予備半田層が酸化されて気
密封止不良をまねき、歩留りの低下をきたしていた。ま
たシールリングパターンと半田とが高温で拡散反応をお
こすため接合部分の強度が不十分となって混成集積回路
装置の信頼性が低下するという問題があった。
このため前述の多層配線基板上への予備半田の工程をチ
ップ部品のマウント、ボンディング工程Ｊ３よび電気的
機能検査の工程等の加熱発熱工程の終了後に行なうこと
も検討されている。
しかしながらこの方法においては、多層配線基板上のシ
ールリングに半田をつける際、半田ボールが飛翔してチ
ップ部品上に付着し、チップ部品の不良をひきおこすお
それがあった。また予備半田の工程がチップ部品のマウ
ント後では重板表面のチップ部品の凹凸により半田のフ
ラックスが洗浄しきれず、残漬が残るので、混成集積回
路装置の信頼性が著しく低下するという問題もあった。
［発明の目的］ 本発明はこのような問題を解消するためなされたもので
、半田ボールの飛翔がなく、またフラックス残漬のない
混成集積回路装置の製造方法を提供することを目的とす
る。
［発明の概要］ 本発明方法は多層配線基板上にチップ部品をマウント、
ボンディングし、電気的機能検査後にチップ部品全体を
気密封止して混成集積回路装置を製造するにあたり、前
記チップ部品のマウン１〜、ボンディング工程および電
気的機能検査の工程終了後に、多層配線基板上にフラッ
クスを含まない半田シートと金属製キャップとを順に設
置し還元雰囲気中で半田リフローし金属製キャップを基
板上に固定して気密封止することを特徴としている。
［発明の実施例］ 次に本発明の実施例について図面を用いて説明する。
第１図は本発明方法の一実施例を示す″工程図、第２図
は製造の一過程を示す斜視図、第３図は本発明方法によ
り製造された混成集積回路装置の断面図を示す。
口の実施例では、まず多層配線基板１を形成しく第１の
工程）、この多層配線基板１上のダイポンディングパッ
ド２にエポキシ系接着剤３を介してチップ部品４をマウ
ントするとともにチップ部品４と多層配線基板１上のワ
イψポンディングパッド５とをＡｕあるいはＡｆｆｌか
らなるワイヤ６によりボンディングする（第２の］：程
）。
次いで電気的機能検査を行い（第３の工程）、その後に
多層配線基板１にメタライズ形成されたシールリング７
（金属製キャップ取付は用の導体パターン）の上に７ラ
ツクスの混入していない半田シート８と金属製キャップ
９とを順に重ね、還元雰囲気加熱チャンバ１４内に入れ
て半田をリフローし、金属製キャップ９を基板上に固定
する（第４の工程）。次いで金属製キャップ９に設けら
れたガス穴１０を不活性雰囲気中でフラックスレス半田
１１で塞ぎ気密封止する（第５の工程）。
なお図中符号１２、コンデンサーあるいはレジスター等
の受動チップ部品で、１３は混成集積回路装置の入出力
端子である。
このようにして製造した混成集積回路装置には、半田ボ
ールの飛翔がなく、またフラックス残漬もないので混成
集積回路装置の信頼性が向上する。
［発明の効果］ 以上説明したように金属製キャップを半田にて基板に固
定する工程を、加熱工程後に、しかも還元雰囲気中で行
なうので半田の酸化が生じることがなく、半田ボールの
飛翔も起こりにくいので歩留りが向上する。またフラッ
クスを使用しないので、面倒な洗浄工程が省略でき、工
数の削減ができるとともに７ラツクス残清による信頼性
低下を防ぐことができる。
【図面の簡単な説明】
第１図は本発明方法を示す工程図、第２図は製造におけ
る一過程を示す斜視図、第３図は本発明により製造され
た混成集積回路装置の断面図、第４図は従来方法を示す
工程図である。 １・・・・・・・・・多層配線基板 ３・・・・・・・・・接着剤 ４・・・・・・・・・チップ部品 ７・・・・・・・・・シールリング ８・・・・・・・・・フラックスレス半田シート９・・
・・・・・・・金属製キャップ １０・・・・・・・・・ガス穴 １４・・・・・・・・・還元雰囲気加熱チャンバ出願人
　　　　　株式会社　東芝 代理人弁理士　　須　山　佐　− 薪２図

Claims (1)

    【特許請求の範囲】
  1. 多層配線基板上にチップ部品をマウント、ボンディング
    し、電気的機能検査後にチップ部品全体を気密封止して
    混成集積回路装置を製造するにあたり、前記チップ部品
    のマウント、ボンディング工程および電気的機能検査の
    工程終了後に、多層配線基板上にフラックスを含まない
    半田シートと金属製キャップとを順に設置し還元雰囲気
    中で半田リフローし金属製キャップを基板上に固定して
    気密封止することを特徴とする混成集積回路装置の製造
    方法。
JP60241873A 1985-10-29 1985-10-29 混成集積回路装置の製造方法 Granted JPS62102546A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60241873A JPS62102546A (ja) 1985-10-29 1985-10-29 混成集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60241873A JPS62102546A (ja) 1985-10-29 1985-10-29 混成集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JPS62102546A true JPS62102546A (ja) 1987-05-13
JPH0337305B2 JPH0337305B2 (ja) 1991-06-05

Family

ID=17080796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60241873A Granted JPS62102546A (ja) 1985-10-29 1985-10-29 混成集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62102546A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344407B1 (en) 1999-12-20 2002-02-05 Fujitsu Limited Method of manufacturing solder bumps and solder joints using formic acid

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344407B1 (en) 1999-12-20 2002-02-05 Fujitsu Limited Method of manufacturing solder bumps and solder joints using formic acid
US6666369B2 (en) 1999-12-20 2003-12-23 Fujitsu Limited Semiconductor device manufacturing method, electronic parts mounting method and heating/melting process equipment

Also Published As

Publication number Publication date
JPH0337305B2 (ja) 1991-06-05

Similar Documents

Publication Publication Date Title
US5818699A (en) Multi-chip module and production method thereof
US5949654A (en) Multi-chip module, an electronic device, and production method thereof
JP2768650B2 (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
JPS62202548A (ja) 半導体装置
US4652977A (en) Microelectronics module
JPH01303730A (ja) 半導体素子の実装構造とその製造方法
JP3462479B2 (ja) 表面弾性波フィルターのセラミックパッケージのシーリング方法及び装置
JP3268615B2 (ja) パッケージ部品の製造方法
JPS62102546A (ja) 混成集積回路装置の製造方法
JP2936819B2 (ja) Ｉｃチップの実装構造
JPH02234447A (ja) 半導体集積回路素子の接続方法
JPH02122556A (ja) 半導体装置の実装方法
JPS62101052A (ja) 混成集積回路装置の製造方法
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
JPH0120559B2 (ja)
JPH0430439A (ja) ベアチップの実装構造
JPH05226575A (ja) 半導体装置
JPH0574829A (ja) 半導体集積回路装置の製造方法
JPS61225827A (ja) 半導体素子の実装構造
JP3033541B2 (ja) Ｔａｂテープ、半導体装置及び半導体装置の製造方法
JPH0567727A (ja) 半導体装置用回路基板
JPS62208642A (ja) 半導体装置の実装方法
JP2718299B2 (ja) 大規模集積回路
JPH05315481A (ja) フィルムキャリア半導体装置及びその製造方法
JPS59144146A (ja) 混成集積回路装置の製造方法