JPS62101089A - 青色発光素子 - Google Patents
青色発光素子Info
- Publication number
- JPS62101089A JPS62101089A JP60240916A JP24091685A JPS62101089A JP S62101089 A JPS62101089 A JP S62101089A JP 60240916 A JP60240916 A JP 60240916A JP 24091685 A JP24091685 A JP 24091685A JP S62101089 A JPS62101089 A JP S62101089A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- znse
- substrate
- light emitting
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＺｎＳｅを活性層に用いた青色発光素子に関す
る。
る。
本発明はＺｎＳｅを用いた青色発光素子に於いてｓ Ｚ
ｎ Ｓ ｅの成長基板としてＳｉを用いることにより
、安価で特性の優れた青色発光素子を得ることを可能に
したものである。更に基板であるＳｉと発光領域である
ＺｎＳｅとの格子のミスフィツトを緩和する為、両者の
間に格子定数をゆるやかに変化させたＺｎＳｘＳｅ１−
ｘ を設置し。
ｎ Ｓ ｅの成長基板としてＳｉを用いることにより
、安価で特性の優れた青色発光素子を得ることを可能に
したものである。更に基板であるＳｉと発光領域である
ＺｎＳｅとの格子のミスフィツトを緩和する為、両者の
間に格子定数をゆるやかに変化させたＺｎＳｘＳｅ１−
ｘ を設置し。
かつＺｎＳｘＳｅ１−ｘのＳｉ基板と隣接する部分をＳ
ｉの格子定数に近い値に、ＺｎＳｅ層と隣接する部分を
ＺｎＳｅの格子定数に近い値に々るようＺｎＳｘＳｅ１
−ｘの組成を設定することを特徴とし、格子のミスマツ
チによるはがれや結晶性の低下を防止したものである。
ｉの格子定数に近い値に、ＺｎＳｅ層と隣接する部分を
ＺｎＳｅの格子定数に近い値に々るようＺｎＳｘＳｅ１
−ｘの組成を設定することを特徴とし、格子のミスマツ
チによるはがれや結晶性の低下を防止したものである。
従来の青色発光素子の活性層のＺｎＳｅの成長基板とし
ては、西澤他 爾６１回応用物理学関係連合講演会予稿
集（１９８４）ｐ５８６のように、ＧａＡｓ、ＧａＰが
用いられるのが通常であった。
ては、西澤他 爾６１回応用物理学関係連合講演会予稿
集（１９８４）ｐ５８６のように、ＧａＡｓ、ＧａＰが
用いられるのが通常であった。
〔発明が解決しようとする問題点及び目的〕しかし、前
述の従来技術では、高価で品質のあま゛り良くないＧａ
Ａｓ、ＧａＰを基板として用いるので素子化は非常に困
難であるという問題点を有する。すなわち、ＧａＡｓ
、ＧａＰ は化合物半導体であシ、化学量論組成が不安
定になり易く、転位、空格子等の欠陥を多量に含み、そ
のためその上にエピタキシャル成長させた膜もあまり結
晶性−配向性は良くない。またＱａ、Ａｓのような毒性
の強−い元素を含む為、エピタキシャル成長用の基板と
して用いるには問題がある。Ｓｉ等を基板として用いる
なら、・、欠陥・毒性等の問題はない。しかし、Ｓｉは
ＺｎＳｅｆｒその上にエピタキシャル成長させる場合、
ＧａＡａ、ＧａＰ を基板に用いた時はど良質なエピ
タキシャル膜は得られない。
述の従来技術では、高価で品質のあま゛り良くないＧａ
Ａｓ、ＧａＰを基板として用いるので素子化は非常に困
難であるという問題点を有する。すなわち、ＧａＡｓ
、ＧａＰ は化合物半導体であシ、化学量論組成が不安
定になり易く、転位、空格子等の欠陥を多量に含み、そ
のためその上にエピタキシャル成長させた膜もあまり結
晶性−配向性は良くない。またＱａ、Ａｓのような毒性
の強−い元素を含む為、エピタキシャル成長用の基板と
して用いるには問題がある。Ｓｉ等を基板として用いる
なら、・、欠陥・毒性等の問題はない。しかし、Ｓｉは
ＺｎＳｅｆｒその上にエピタキシャル成長させる場合、
ＧａＡａ、ＧａＰ を基板に用いた時はど良質なエピ
タキシャル膜は得られない。
それは、ＺｎＳｅの格子定数はＧａＡｓ、ＧａＰには近
いがＳｉではかなシの差がある為である。
いがＳｉではかなシの差がある為である。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは、電気的特性のバラツキの少い安
定した発光特性を持つ青色発光素子を安価に提供すると
ころにある。
の目的とするところは、電気的特性のバラツキの少い安
定した発光特性を持つ青色発光素子を安価に提供すると
ころにある。
本発明の青色発光素子は、発光層であるＺｎＳｅをエピ
タキシャル成長させる基板としてＳｉを用い、かつその
間にＺｎＳｘＳｅ１−ｘ層を組成にグレーディングをつ
けて設置することを特徴とする。
タキシャル成長させる基板としてＳｉを用い、かつその
間にＺｎＳｘＳｅ１−ｘ層を組成にグレーディングをつ
けて設置することを特徴とする。
更に詳細な構造としては、発光層であるＺｎＳｅをＰ−
ｎ接合を含む構造、若しくはＭＩＳ型構造を含む構造に
関することを特徴とする。
ｎ接合を含む構造、若しくはＭＩＳ型構造を含む構造に
関することを特徴とする。
本発明の上記の構成によれば、欠陥の含有がほとんどな
いＳｉをエピタキシャル成長の基板として用いる為、更
にグレーディングをつけたＺｎＳｘＳｅ１−ｘ層を基板
である８１１発光層であるＺｎＳｅの格子定数に一致す
るよう設置する為、グレーディングをつけたｚｎＳｘ３
ｅ１−ｚ上に成長させる発光層ＺｎＳｅは極めて良質な
ものであり、電気的特性・発光特性の優れた、また品質
的に安定した青色発光素子を得ることが可能になる。
いＳｉをエピタキシャル成長の基板として用いる為、更
にグレーディングをつけたＺｎＳｘＳｅ１−ｘ層を基板
である８１１発光層であるＺｎＳｅの格子定数に一致す
るよう設置する為、グレーディングをつけたｚｎＳｘ３
ｅ１−ｚ上に成長させる発光層ＺｎＳｅは極めて良質な
ものであり、電気的特性・発光特性の優れた、また品質
的に安定した青色発光素子を得ることが可能になる。
第１図は本発明の実施例に於けるｐ−ｎ型接合を含む構
造の青色発光素子の断面構造図である。
造の青色発光素子の断面構造図である。
Ｓｉ基基板上上ＺｎＳｘＳｅ１−ｘのグレーディング層
■及びｎ−２ｎＳｅ■をエピタキシャル成長させ、その
ｎ−２ｎＳｅ■の一部をイオン注入法によりＰ型の電導
型に変え、ｐ−ｚｎｓｅ■を形成する。ｎ−ＺｎＳｅ■
上の一部にＩｎを、Ｐ−２ｎＳｅ■上の一部にＡｎを蒸
着し、不活性若しくは還元性雰囲気中でアニールし、そ
れぞれｎ型オーミック電極■、Ｐ型オーミック電極■を
得る。
■及びｎ−２ｎＳｅ■をエピタキシャル成長させ、その
ｎ−２ｎＳｅ■の一部をイオン注入法によりＰ型の電導
型に変え、ｐ−ｚｎｓｅ■を形成する。ｎ−ＺｎＳｅ■
上の一部にＩｎを、Ｐ−２ｎＳｅ■上の一部にＡｎを蒸
着し、不活性若しくは還元性雰囲気中でアニールし、そ
れぞれｎ型オーミック電極■、Ｐ型オーミック電極■を
得る。
しかる後、放物面鏡構造のを持ち表面に絶縁膜■を有す
る〒側電極■上に接着用樹脂［Ｆ］にて接着する。更に
ｎ型オーミック電極■と一側電極■間を金リード■で、
Ｐ型オーミック電極■と＋側電極０間を金リード■で接
続し、全体を透明若しくは青色の樹脂でレンズ面を形成
するような形状にパッケージングする。
る〒側電極■上に接着用樹脂［Ｆ］にて接着する。更に
ｎ型オーミック電極■と一側電極■間を金リード■で、
Ｐ型オーミック電極■と＋側電極０間を金リード■で接
続し、全体を透明若しくは青色の樹脂でレンズ面を形成
するような形状にパッケージングする。
第２図は本発明の実施例に於けるＭ Ｉ Ｓ型構造の青
色発光素子の断面構造図である。第２図は第１図の素子
本体に相当する部分のみを示した。
色発光素子の断面構造図である。第２図は第１図の素子
本体に相当する部分のみを示した。
Ｓｉ基板０上に、グレーディングをつけたｚｎＳｘＳｅ
ｌ−ｘ層■及びｎ−ｚｎｓｅｅをエピタキシャル成長さ
せ、そのｎ−２ｎＳｅ ［相］上に絶縁層ｏを形成する
。ｎ−２ｎ３ｅ［相］と絶縁層Ｏの一部を、絶縁層Ｏの
全部とｎ−ＺｎＳｅ［相］の一部を含むようエツチング
で除き表面に出たｎ−ＺｎＳｅ［株］の部分にＩｎｅ蒸
着、アニールし％ ｎ！オーミック電極［株］を形成す
る。そして絶縁層＠上に金電極■を発光が取り出せる程
度の厚さの部分と電極の取り出しが可能な程度の厚さの
部分とがテキルヨう形成する。また、この金電極０は、
くシ状に厚く金を蒸着し７ても光の取シ出し部と電極部
を分けることが可能である。以上の様にして形成した電
極より、金リード線の、［相］で電極の取り出しを行う
。なお、本実施例では、絶縁層０にはｎｏｎ−ｄｏｐｅ
ＺｎＳｅｅ用い、グレーディングをっけたＺｎＳｘ
Ｓｅ１−ｘ層■及びｎ−Ｚｎ５（ｔ）と同一バッチで連
続的に形成させた。
ｌ−ｘ層■及びｎ−ｚｎｓｅｅをエピタキシャル成長さ
せ、そのｎ−２ｎＳｅ ［相］上に絶縁層ｏを形成する
。ｎ−２ｎ３ｅ［相］と絶縁層Ｏの一部を、絶縁層Ｏの
全部とｎ−ＺｎＳｅ［相］の一部を含むようエツチング
で除き表面に出たｎ−ＺｎＳｅ［株］の部分にＩｎｅ蒸
着、アニールし％ ｎ！オーミック電極［株］を形成す
る。そして絶縁層＠上に金電極■を発光が取り出せる程
度の厚さの部分と電極の取り出しが可能な程度の厚さの
部分とがテキルヨう形成する。また、この金電極０は、
くシ状に厚く金を蒸着し７ても光の取シ出し部と電極部
を分けることが可能である。以上の様にして形成した電
極より、金リード線の、［相］で電極の取り出しを行う
。なお、本実施例では、絶縁層０にはｎｏｎ−ｄｏｐｅ
ＺｎＳｅｅ用い、グレーディングをっけたＺｎＳｘ
Ｓｅ１−ｘ層■及びｎ−Ｚｎ５（ｔ）と同一バッチで連
続的に形成させた。
第６図は本発明の実施例に於けるＭＩＳ型構造の青色発
光素子の製造工程図である。Ｓｉ基板０をトリクロルエ
チレン、アセトン、メタノールによる超音波洗浄を施し
た後、ＨＦ ： Ｈ２０＝ １ ： １（体積比）で２
分間、室温にてエツチングし、純水を用いてエツチング
を停止し、純水、メタノールにて洗浄した後、グイフロ
ンにて乾燥させた。
光素子の製造工程図である。Ｓｉ基板０をトリクロルエ
チレン、アセトン、メタノールによる超音波洗浄を施し
た後、ＨＦ ： Ｈ２０＝ １ ： １（体積比）で２
分間、室温にてエツチングし、純水を用いてエツチング
を停止し、純水、メタノールにて洗浄した後、グイフロ
ンにて乾燥させた。
エツチング工程の終了した基板をＭＯ−ＣＶＤ炉（Ｍｅ
ｔａｌ−Ｏｒｇａｎｉｃ （：：ｈｅｍｉｃａｌ Ｖａ
ｐｏｒＤｅｐｏｓｉｔｉｏｎ ）にて水素気流中、９
００℃で１０分間加熱し、熱エッチング工程ｏ１施した
。
ｔａｌ−Ｏｒｇａｎｉｃ （：：ｈｅｍｉｃａｌ Ｖａ
ｐｏｒＤｅｐｏｓｉｔｉｏｎ ）にて水素気流中、９
００℃で１０分間加熱し、熱エッチング工程ｏ１施した
。
その後、ＭＯ−ＣＶＤ工程［相］によりグレーディング
をつけたＺ ｎ Ｓｘ Ｓｅ １− Ｘ ｆ＠ ３）及
びｎ−Ｚ ｎ Ｓ ｅ［株］をエピタキシャル成長させ
た。ＺｎＳｘＳｅ１−Ｘ層のは、基板Ｓｉに接する部分
でｘ＝０．９１７に、ｎ−ＺｎＳｅ に接する部分で
Ｘ＝Ｏとなるようにグレーディングをつけた。原料には
ｓ （ＣＨｓ ） ２Ｚｎ−ＣＣＨｓ”）ｚｓｅ ｐ
（ＣＢ（ｓ）ｚ Ｚｎ （ＣＨ３）２ Ｓ ＋ Ｈ
２ＳＨｚＳｅ ＃ （Ｃ２Ｈ５） ｚＡｌ ｆ用い
た。
をつけたＺ ｎ Ｓｘ Ｓｅ １− Ｘ ｆ＠ ３）及
びｎ−Ｚ ｎ Ｓ ｅ［株］をエピタキシャル成長させ
た。ＺｎＳｘＳｅ１−Ｘ層のは、基板Ｓｉに接する部分
でｘ＝０．９１７に、ｎ−ＺｎＳｅ に接する部分で
Ｘ＝Ｏとなるようにグレーディングをつけた。原料には
ｓ （ＣＨｓ ） ２Ｚｎ−ＣＣＨｓ”）ｚｓｅ ｐ
（ＣＢ（ｓ）ｚ Ｚｎ （ＣＨ３）２ Ｓ ＋ Ｈ
２ＳＨｚＳｅ ＃ （Ｃ２Ｈ５） ｚＡｌ ｆ用い
た。
、５次・（上記の（Ｃ２Ｈ３） ２Ａ １ を供給し
ない条件で成長させるＭＯ−ＣＶＤ工程０により、ｎｏ
ｎ−ｄｏｐｅ ＺｎＳｅ ［相］を形成させた。その
後、エツチング工程Ｏによりｎ−２ｎｓｅ＠とｎｏｎ−
ｄｏｐｅＺｎＳｅ＠を第５図の一番下に示した図の形状
になるようにエツチングした。
ない条件で成長させるＭＯ−ＣＶＤ工程０により、ｎｏ
ｎ−ｄｏｐｅ ＺｎＳｅ ［相］を形成させた。その
後、エツチング工程Ｏによりｎ−２ｎｓｅ＠とｎｏｎ−
ｄｏｐｅＺｎＳｅ＠を第５図の一番下に示した図の形状
になるようにエツチングした。
第４図はＺｎ５ｘ３．ｅｌ−ｚの格子定数のＸ依存性を
示すグラフである。ＺｎＳｅ の格子定数は５、６６８
６、ＺｎＳの格子定数は５．４０９３、Ｓｉの格子定数
は’５．４５０７である。よって第４図より、Ｘ＝α９
１７の時、Ｚｎ５ｘ８ｅ１−ｘと３ｉの格子定数は一致
する事がわかる。このことを応用して、Ｓｉ基板の上に
更に良質なＺｎＳｅのエピタキシャル薄膜を形成させる
ことがテキル。
示すグラフである。ＺｎＳｅ の格子定数は５、６６８
６、ＺｎＳの格子定数は５．４０９３、Ｓｉの格子定数
は’５．４５０７である。よって第４図より、Ｘ＝α９
１７の時、Ｚｎ５ｘ８ｅ１−ｘと３ｉの格子定数は一致
する事がわかる。このことを応用して、Ｓｉ基板の上に
更に良質なＺｎＳｅのエピタキシャル薄膜を形成させる
ことがテキル。
第５図はＺｎ５Ｘｓｅ１−ｘブレ１フ４フフ層の成長方
向の組成図である。Ｓｉ基板上に第１バツフア〜層とし
てＺｎ５０．９１７Ｓｅ０．０８３を形成後１ＺｎＳｘ
Ｓｅ１−Ｘ（７）Ｘをａ９１７からＯＫゆっ（シ変化さ
せて第２バッファ一層を形成し、その後ＺｎＳｅ層を形
成させる。第１バッファ一層、第２バッファ一層の膜厚
はそれぞれＣ１１８ｍ、α５μｍとして成長させた。
向の組成図である。Ｓｉ基板上に第１バツフア〜層とし
てＺｎ５０．９１７Ｓｅ０．０８３を形成後１ＺｎＳｘ
Ｓｅ１−Ｘ（７）Ｘをａ９１７からＯＫゆっ（シ変化さ
せて第２バッファ一層を形成し、その後ＺｎＳｅ層を形
成させる。第１バッファ一層、第２バッファ一層の膜厚
はそれぞれＣ１１８ｍ、α５μｍとして成長させた。
以上述べたように欠陥が少なく安価なＳｉ基板上にＺｎ
Ｓｅ薄膜を、ＺｎＳｘＳｅ１−Ｘバッファ一層を介して
エピタキシャル成長させてＺｎＳｅ青色発光素子を作製
することにより、電気的特性、発光特性の安定した青色
発光素子を安価に作製することが可能になった。
Ｓｅ薄膜を、ＺｎＳｘＳｅ１−Ｘバッファ一層を介して
エピタキシャル成長させてＺｎＳｅ青色発光素子を作製
することにより、電気的特性、発光特性の安定した青色
発光素子を安価に作製することが可能になった。
第１図は本発明の実施例に於けるＰ−ｎ型接合を含む構
造の青色発光素子の断面構造図である。 １．３ｉ基板 ２、 ｚｎＳｘＳｅｌ−ｘのグレーディング層Ｉ
ｎ−ＺｎＳｅ ４． Ｐ−ＺｎＳｅ５、ｎ凰オ
ーミック電極 五 Ｐ型オーミック電極 Ｚ 対物面鏡構造 ＆ 絶縁膜 ９−側電極 １ｃＬ 接着用樹脂 １１．１２． 金リード線 １五 ＋側電極 第２図は本発明の実施例に於けるＭＩＳ型構造の青色発
光素子の断面構造図である。 ｆ４．Ｓｔ基板 １５− Ｚｎ５ｘｓｅｔ−ｚ層
１＆ ｎ−２ｎＳｅ １７． 絶縁層Ｉａ
ｎ型オーミック電極 １９、 金電極 ２ＣＬ２１． 金リード線第５
図ｆａ１〜（ｅＩは本発明の実施例に於けるＭＩＳ型構
造の青色発光素子の製造工程図である。 ２、 Ｓｉ基板 五 熱エッチング工程４．Ｍ
Ｏ−ＣＶＤ工程 ５、ｚｎＳＸＳｅｌ−Ｘ層 ２６． ｎ−ＺｎＳｅ７
、 ＭＯ−ＣＶＤ工程 ａ ｎｏｎ−ｄｏｐｅ ＺｎＳｅ ９ エツチング工程 第４図はＺｎＳｘＳｅ１−ｘの格子定数のＸ依存性を示
すグラフである。 第５図はＺｎＳｘＳｅ１−ｚグレーティング層の成長方
向の組成図である。 以上
造の青色発光素子の断面構造図である。 １．３ｉ基板 ２、 ｚｎＳｘＳｅｌ−ｘのグレーディング層Ｉ
ｎ−ＺｎＳｅ ４． Ｐ−ＺｎＳｅ５、ｎ凰オ
ーミック電極 五 Ｐ型オーミック電極 Ｚ 対物面鏡構造 ＆ 絶縁膜 ９−側電極 １ｃＬ 接着用樹脂 １１．１２． 金リード線 １五 ＋側電極 第２図は本発明の実施例に於けるＭＩＳ型構造の青色発
光素子の断面構造図である。 ｆ４．Ｓｔ基板 １５− Ｚｎ５ｘｓｅｔ−ｚ層
１＆ ｎ−２ｎＳｅ １７． 絶縁層Ｉａ
ｎ型オーミック電極 １９、 金電極 ２ＣＬ２１． 金リード線第５
図ｆａ１〜（ｅＩは本発明の実施例に於けるＭＩＳ型構
造の青色発光素子の製造工程図である。 ２、 Ｓｉ基板 五 熱エッチング工程４．Ｍ
Ｏ−ＣＶＤ工程 ５、ｚｎＳＸＳｅｌ−Ｘ層 ２６． ｎ−ＺｎＳｅ７
、 ＭＯ−ＣＶＤ工程 ａ ｎｏｎ−ｄｏｐｅ ＺｎＳｅ ９ エツチング工程 第４図はＺｎＳｘＳｅ１−ｘの格子定数のＸ依存性を示
すグラフである。 第５図はＺｎＳｘＳｅ１−ｚグレーティング層の成長方
向の組成図である。 以上
Claims (5)
- （１）Ｓｉ上にＺｎＳｅを設置した発光素子に於いて、
Ｓｉ基板上に組成比を変化させたＺｎＳ＿ｘＳｅ＿１＿
−＿ｘ（０≦ｘ≦１）層を設置し、更にＺｎＳｅ層を設
置することを特徴とする青色発光素子。 - （２）ＺｎＳ＿ｘＳｅ＿１＿−＿ｘのｘが、Ｓｉ基板に
隣接する部分で０．５〜１．０望ましくは０．８〜１．
０、ＺｎＳｅに隣接する部分で０〜０．５、更に望まし
くは０〜０．２の範囲であることを特徴とする特許請求
の範囲第１項記載の青色発光素子。 - （３）ＺｎＳ＿ｘＳｅ＿１＿−＿ｘが深さ方向でなだら
かに変化している事を特徴とする特許請求の範囲第２項
記載の青色発光素子。 - （４）ＺｎＳｅ層にＰ型及びｎ型の導電型のものを用い
ることによりＰ−ｎ接合を含む構造を設置することを特
徴とする特許請求の範囲第１項または第２項または第３
項記載の青色発光素子。 - （５）ＺｎＳｅ層の上側若しくは下側に絶縁層を設置す
ることによりＭＩＳ型構造（Ｍｅｔａｌ−Ｉｎｓｕｌａ
ｔｏｒ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）にすることを特
徴とする特許請求の範囲第１項または第２項または第３
項記載の青色発光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60240916A JPS62101089A (ja) | 1985-10-28 | 1985-10-28 | 青色発光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60240916A JPS62101089A (ja) | 1985-10-28 | 1985-10-28 | 青色発光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62101089A true JPS62101089A (ja) | 1987-05-11 |
Family
ID=17066567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60240916A Pending JPS62101089A (ja) | 1985-10-28 | 1985-10-28 | 青色発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62101089A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0380106A2 (en) * | 1989-01-26 | 1990-08-01 | Hitachi, Ltd. | Semiconductor emitting device and process for preparing the same |
| JPH02291183A (ja) * | 1989-05-01 | 1990-11-30 | Nippon Telegr & Teleph Corp <Ntt> | 半導体発光素子 |
| JPH07106633A (ja) * | 1993-10-08 | 1995-04-21 | Nichia Chem Ind Ltd | 窒化ガリウム系化合物半導体発光素子 |
-
1985
- 1985-10-28 JP JP60240916A patent/JPS62101089A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0380106A2 (en) * | 1989-01-26 | 1990-08-01 | Hitachi, Ltd. | Semiconductor emitting device and process for preparing the same |
| US5278856A (en) * | 1989-01-26 | 1994-01-11 | Hitachi, Ltd. | Semiconductor emitting device |
| JPH02291183A (ja) * | 1989-05-01 | 1990-11-30 | Nippon Telegr & Teleph Corp <Ntt> | 半導体発光素子 |
| JPH07106633A (ja) * | 1993-10-08 | 1995-04-21 | Nichia Chem Ind Ltd | 窒化ガリウム系化合物半導体発光素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4928154A (en) | Epitaxial gallium arsenide semiconductor on silicon substrate with gallium phosphide and superlattice intermediate layers | |
| US5916375A (en) | Method of producing photoelectric conversion device | |
| US4473938A (en) | Method for making a GaN electroluminescent semiconductor device utilizing epitaxial deposition | |
| JPH05343741A (ja) | 窒化ガリウム系半導体素子及びその製造方法 | |
| US4591654A (en) | Solar cells based on indium phosphide | |
| JPH03503946A (ja) | 高効率の太陽電池 | |
| JPS62122183A (ja) | 半導体装置 | |
| US6617183B2 (en) | Method for forming p-type semiconductor film and light emitting device using the same | |
| JPS62173775A (ja) | ＭＩＳ型ＺｎＳ青色発光素子 | |
| JP3207918B2 (ja) | Ｉｉｉ−ｖ族化合物の多結晶半導体材料を用いた発光素子およびその製造方法 | |
| JPH06244457A (ja) | 発光ダイオードの製造方法 | |
| JPS62101089A (ja) | 青色発光素子 | |
| KR101948072B1 (ko) | 전자소자 제조방법 | |
| JP3797417B2 (ja) | ｐ型半導体膜の製造方法およびそれを用いた発光素子 | |
| JPH03268360A (ja) | 半導体装置 | |
| JP3181074B2 (ja) | Ｃｕ系カルコパイライト膜の製造方法 | |
| JPH0456172A (ja) | ＣｕＩｎＳｅ↓２薄膜の形成方法 | |
| JPS62101090A (ja) | 青色発光素子 | |
| KR100586959B1 (ko) | 질화물 단결정 제조방법, 질화물 반도체 발광소자 및제조방법 | |
| JPS628957B2 (ja) | ||
| JPH01187885A (ja) | 半導体発光素子 | |
| JP2585252B2 (ja) | 半導体発光素子 | |
| JPS59172278A (ja) | ＺｎＳｅ多色発光素子 | |
| JPS60143680A (ja) | Ｍｉｓ型発光ダイオ−ド | |
| JPS61268079A (ja) | 青色発光素子 |