JPS6210030B2 - - Google Patents
Info
- Publication number
- JPS6210030B2 JPS6210030B2 JP53026563A JP2656378A JPS6210030B2 JP S6210030 B2 JPS6210030 B2 JP S6210030B2 JP 53026563 A JP53026563 A JP 53026563A JP 2656378 A JP2656378 A JP 2656378A JP S6210030 B2 JPS6210030 B2 JP S6210030B2
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- lead
- solder
- lead frame
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910000679 solder Inorganic materials 0.000 claims description 31
- 239000008188 pellet Substances 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 14
- 238000003466 welding Methods 0.000 claims description 7
- 238000002844 melting Methods 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 238000007747 plating Methods 0.000 description 17
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000010931 gold Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 5
- 238000013508 migration Methods 0.000 description 5
- 230000005012 migration Effects 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000004850 liquid epoxy resins (LERs) Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関する。
通常、半導体装置の製造においては第１図に示
すような構造のリードフレーム１が使用される。
このリードフレームは、同図に示すように中央部
にペレツト取付部となるタブ２が連設されるタブ
リード３と、このタブ及びタブリードを中心とし
て左右対称に配設された複数のリード４ａ，４ｂ
と、この複数のリードに交叉する方向に設けられ
たリードを支持するダム５と、このダム５及びタ
ブリード３を支持する上下に配設された支持枠
６，７とからなる単位ブロツク部が横方向に連続
的に複数個配置されてなる。なお、各単位ブロツ
クにおいては複数のリードはタブ２の周囲近傍に
延びるように配設されており、単位ブロツク間に
は両ブロツクから延びるリードを結合するタイバ
ー８が設けられている。
すような構造のリードフレーム１が使用される。
このリードフレームは、同図に示すように中央部
にペレツト取付部となるタブ２が連設されるタブ
リード３と、このタブ及びタブリードを中心とし
て左右対称に配設された複数のリード４ａ，４ｂ
と、この複数のリードに交叉する方向に設けられ
たリードを支持するダム５と、このダム５及びタ
ブリード３を支持する上下に配設された支持枠
６，７とからなる単位ブロツク部が横方向に連続
的に複数個配置されてなる。なお、各単位ブロツ
クにおいては複数のリードはタブ２の周囲近傍に
延びるように配設されており、単位ブロツク間に
は両ブロツクから延びるリードを結合するタイバ
ー８が設けられている。
ところで、従来は前記構造のリードフレーム１
の全面に金（Au）又は銀（Ag）メツキを施した
ものを使用して半導体装置の製造及び組立を行つ
ていた。これは特に、リードフレームにおけるタ
ブ部に半導体ペレツトを取付ける、いわゆるペレ
ツトボンデイングにおいては高温（例えば400℃
以上）処理となるため、かかる高温でも溶融する
ことがなく、又接続用細線（例えば金線）との圧
着性の良い金メツキ又は銀メツキがどうしても必
要だつたからである。このうち、金は価格高とな
るため最近は殆んど使用されず、もつぱら銀のみ
が多用されている状態である。
の全面に金（Au）又は銀（Ag）メツキを施した
ものを使用して半導体装置の製造及び組立を行つ
ていた。これは特に、リードフレームにおけるタ
ブ部に半導体ペレツトを取付ける、いわゆるペレ
ツトボンデイングにおいては高温（例えば400℃
以上）処理となるため、かかる高温でも溶融する
ことがなく、又接続用細線（例えば金線）との圧
着性の良い金メツキ又は銀メツキがどうしても必
要だつたからである。このうち、金は価格高とな
るため最近は殆んど使用されず、もつぱら銀のみ
が多用されている状態である。
しかしながら、銀メツキを施したリードフレー
ムにあつては次のような欠点を有している。
ムにあつては次のような欠点を有している。
(1) Agマイグレーシヨン防止手段を必要とす
る。
る。
すなわち、例えば完成品たる半導体装置にお
ける隣り合つた銀メツキされた２本のリードに
使用中の電圧が加わると周囲の湿気のために両
者から金属イオンが出て結合する現象（マイグ
レーシヨン現象）が生ずることにより、リード
間の短絡を起す。このため、通常は完成品状態
でリード全面に半田を付着し、このマイグレー
シヨン現象の発生を防止している。このように
完成品状態での処理が必要となるため、工数が
増え、製造単価が高くなるという欠点があつ
た。
ける隣り合つた銀メツキされた２本のリードに
使用中の電圧が加わると周囲の湿気のために両
者から金属イオンが出て結合する現象（マイグ
レーシヨン現象）が生ずることにより、リード
間の短絡を起す。このため、通常は完成品状態
でリード全面に半田を付着し、このマイグレー
シヨン現象の発生を防止している。このように
完成品状態での処理が必要となるため、工数が
増え、製造単価が高くなるという欠点があつ
た。
(2) 前述のように、製造途中で高温処理を行うた
め、この高温により素子に熱歪が生じ、特性が
劣化する等の品質の低下を招いていた。
め、この高温により素子に熱歪が生じ、特性が
劣化する等の品質の低下を招いていた。
本願発明者等は前記問題点を解決するため
に、最初から半田メツキを施したリードフレー
ムを用いて半導体装置を製造する方法を考え
た。しかし種々検討した結果、最初から半田メ
ツキされたリードフレームを使用して半導体装
置を製造する場合には、次のような種々の問題
点があることを発見した。
に、最初から半田メツキを施したリードフレー
ムを用いて半導体装置を製造する方法を考え
た。しかし種々検討した結果、最初から半田メ
ツキされたリードフレームを使用して半導体装
置を製造する場合には、次のような種々の問題
点があることを発見した。
(1)ペレツトボンデイングの際に従来と同じよう
な高温処理（例えば400℃以上）を行うと、ペレ
ツト付部以外の半田メツキ層が溶けてしまい好ま
しくない。(2)半導体ペレツトの電極部とリードと
を金線（ワイヤ）で接続するワイヤボンデイング
に際しても高温加熱を行うとペレツト付部及びリ
ード面の半田層が溶けてしまい好ましいものでは
ない。(3)前記ワイヤボンデイングにおいて、リー
ド部の半田層と金線との接着を通常のワイヤボン
デイング方法で行うと両者の接着強度が悪くなる
という問題が考えられる。(4)樹脂（例えばレジ
ン）等で封止（モールド）する際に樹脂を加熱溶
融する必要上半田メツキ層が溶けることも考えら
れ、半田メツキ層と樹脂との接着性が問題とな
る。(5)プリント基板等への半田付の際の加熱によ
りモールド部内の半田メツキ層が溶けて外部に流
れ出すおそれ、および、耐湿性の劣化の問題が生
ずる。
な高温処理（例えば400℃以上）を行うと、ペレ
ツト付部以外の半田メツキ層が溶けてしまい好ま
しくない。(2)半導体ペレツトの電極部とリードと
を金線（ワイヤ）で接続するワイヤボンデイング
に際しても高温加熱を行うとペレツト付部及びリ
ード面の半田層が溶けてしまい好ましいものでは
ない。(3)前記ワイヤボンデイングにおいて、リー
ド部の半田層と金線との接着を通常のワイヤボン
デイング方法で行うと両者の接着強度が悪くなる
という問題が考えられる。(4)樹脂（例えばレジ
ン）等で封止（モールド）する際に樹脂を加熱溶
融する必要上半田メツキ層が溶けることも考えら
れ、半田メツキ層と樹脂との接着性が問題とな
る。(5)プリント基板等への半田付の際の加熱によ
りモールド部内の半田メツキ層が溶けて外部に流
れ出すおそれ、および、耐湿性の劣化の問題が生
ずる。
前記(1)〜(5)の問題点を解決するためには従来よ
りも低温で処理する方法を考えなければならな
い。
りも低温で処理する方法を考えなければならな
い。
したがつて本発明の主たる目的は製造工数の減
少化及び製品の品質の向上が図れる半導体装置の
製法を提供することにあり、他の目的は低温処理
が行える半導体装置の製法を提供することにあ
る。
少化及び製品の品質の向上が図れる半導体装置の
製法を提供することにあり、他の目的は低温処理
が行える半導体装置の製法を提供することにあ
る。
本発明はその目的を達成するために先ず、リー
ドフレームへの半田メツキ材料として高融点の半
田組成（例えば鉛とスズの比を95：５）を選択す
る。このような半田であれば、融点300℃以上の
ものが得られる。特に半田メツキ後気中にさらし
ておけばメツキ層表面が酸化し、そこに薄い酸化
被膜ができるため熱に強くなりたとえ半田が溶融
しても酸化被膜で保護され、流れ出すことはな
い。
ドフレームへの半田メツキ材料として高融点の半
田組成（例えば鉛とスズの比を95：５）を選択す
る。このような半田であれば、融点300℃以上の
ものが得られる。特に半田メツキ後気中にさらし
ておけばメツキ層表面が酸化し、そこに薄い酸化
被膜ができるため熱に強くなりたとえ半田が溶融
しても酸化被膜で保護され、流れ出すことはな
い。
かかる高融点半田層が形成されたリードフレー
ムを用いて、第２図ａ〜ｃに示すような順序で製
造を行う。以下順次説明する。
ムを用いて、第２図ａ〜ｃに示すような順序で製
造を行う。以下順次説明する。
(a) リードフレーム１における１つのブロツクの
中央部に設けられたタブ２の上に半導体ペレツ
ト１０を載置する。この半導体ペレツト１０に
は素子領域が形成されているとともに、アルミ
ニウム製電極部１１が形成されている。その後
前記タブ２の上下にヒータを配設してタブ２と
ペレツト１の接触部を部分的に加熱（例えば
300〜330℃で0.6秒程度）し、しかる後、半導
体ペレツト１０を電気的又は機械的手段により
横方向に振動させながら加圧する。その後固化
すれば、半田メツキ層９を介してタブ２と、半
導体ペレツト１０とが取付けられることとな
る。この際、加熱部であるタブ２の半田メツキ
層９は、前記のような加熱温度（300〜330℃）
では表面に酸化膜が形成されているため、溶け
出ることはないのであるが、前述のように半導
体ペレツト１０を加圧振動させるため、そこに
接している部分の表面酸化膜が破られ、この結
果半田層を溶かすことになり、接着が行える。
なお、加熱部から離れているリード４ａ，４ｂ
の周面に形成された半田メツキ層９は溶けるこ
とはない。ここで、前記加熱温度を更に高めた
場合（例えば350℃）を想定すると、かかる加
熱は前記のように部分的であるからリード４
ａ，４ｂの半田層９が溶けることはないが、加
熱部であるタブ２におけるペレツト付部以外の
半田層が溶けることになる。しかし、この半田
の溶けた部分は最終的にはレジン等の樹脂で封
止（モールド）されることになるため問題には
ならない。このように、加熱温度を高めれば加
熱時間を更に短縮することができる。以上のこ
とから明らかなようにペレツト付けが300℃前
後の加熱処理で行えるため、素子に熱歪等を生
じさせるおそれはなく良好な品質が保たれるこ
ととなる。
中央部に設けられたタブ２の上に半導体ペレツ
ト１０を載置する。この半導体ペレツト１０に
は素子領域が形成されているとともに、アルミ
ニウム製電極部１１が形成されている。その後
前記タブ２の上下にヒータを配設してタブ２と
ペレツト１の接触部を部分的に加熱（例えば
300〜330℃で0.6秒程度）し、しかる後、半導
体ペレツト１０を電気的又は機械的手段により
横方向に振動させながら加圧する。その後固化
すれば、半田メツキ層９を介してタブ２と、半
導体ペレツト１０とが取付けられることとな
る。この際、加熱部であるタブ２の半田メツキ
層９は、前記のような加熱温度（300〜330℃）
では表面に酸化膜が形成されているため、溶け
出ることはないのであるが、前述のように半導
体ペレツト１０を加圧振動させるため、そこに
接している部分の表面酸化膜が破られ、この結
果半田層を溶かすことになり、接着が行える。
なお、加熱部から離れているリード４ａ，４ｂ
の周面に形成された半田メツキ層９は溶けるこ
とはない。ここで、前記加熱温度を更に高めた
場合（例えば350℃）を想定すると、かかる加
熱は前記のように部分的であるからリード４
ａ，４ｂの半田層９が溶けることはないが、加
熱部であるタブ２におけるペレツト付部以外の
半田層が溶けることになる。しかし、この半田
の溶けた部分は最終的にはレジン等の樹脂で封
止（モールド）されることになるため問題には
ならない。このように、加熱温度を高めれば加
熱時間を更に短縮することができる。以上のこ
とから明らかなようにペレツト付けが300℃前
後の加熱処理で行えるため、素子に熱歪等を生
じさせるおそれはなく良好な品質が保たれるこ
ととなる。
(b) 次に半導体ペレツト１０の電極部１１とリー
ド４ａ，４ｂとを金線（ワイヤ）１２で接続す
る（ワイヤボンデイング）。このとき、ペレツ
ト１０の電極部１１とワイヤとの接続には超音
波ボンデイング方式を使用し、リードとワイヤ
との接続は抵抗溶接方式（例えばパラレルギヤ
ツプソルダリング）を使用する。超音波ボンデ
イング方式はボンデイングツール先端をワイヤ
に押し付け、ボンデイングツールを超音波によ
つて横方向に振動させるとともに加熱すること
により電極部材料（例えばアルミニウム）とワ
イヤ材料（金）との合金化を行うものである
が、この方式だと低温加熱（例えば100℃前
後）で十分な接着効果を発揮するため、半田メ
ツキ層を溶かすようなことにはならない。一
方、パラレルギヤツプソルダリング方式はワイ
ヤをリード表面の半田層上に接触させた後、ワ
イヤの上部から前記接触部を挾むようにして２
つの電極を押し付け、電流を流すことによつて
前記接触部で発生するジユール熱により半田を
溶かして溶接を行うものであるが、この方式だ
と低い温度（ジユール熱）で処理できるため、
周囲の半田メツキ層を溶かすようなことはな
い。また、他の抵抗溶接法（例えばリフロール
ソルダリング方法等）を使用しても、溶接時に
発生する熱はそれ程高いものではなく、かつ加
熱時間が短いから、周囲の半田メツキ層を溶か
すことはない。なお、前記超音波ボンデイング
装置と、抵抗溶接装置とは１つの装置内に一体
として組み込むようにし、両者を時分割的に動
作させるものとすれば、前記作業は円滑に行わ
れることとなるが、両者を個別化して並設して
おき、リードフレームを移送機構によつて順次
搬送するようにしてもよい。このように、この
実施例では従来のように熱圧着法によるワイヤ
ボンデイングを採用せず、低温処理のワイヤボ
ンデイングを行うものであることよりリードフ
レーム周囲に形成した半田メツキ層を溶かすこ
とはなく、また、低温処理であるから素子に熱
歪を生じさせず品質の向上に寄与するものとな
る。さらに、前記超音波ボンデイングも、抵抗
溶接も半田層に対する接着度は極めて高いもの
であるから、ワイヤがハガレるようなことはな
い。
ド４ａ，４ｂとを金線（ワイヤ）１２で接続す
る（ワイヤボンデイング）。このとき、ペレツ
ト１０の電極部１１とワイヤとの接続には超音
波ボンデイング方式を使用し、リードとワイヤ
との接続は抵抗溶接方式（例えばパラレルギヤ
ツプソルダリング）を使用する。超音波ボンデ
イング方式はボンデイングツール先端をワイヤ
に押し付け、ボンデイングツールを超音波によ
つて横方向に振動させるとともに加熱すること
により電極部材料（例えばアルミニウム）とワ
イヤ材料（金）との合金化を行うものである
が、この方式だと低温加熱（例えば100℃前
後）で十分な接着効果を発揮するため、半田メ
ツキ層を溶かすようなことにはならない。一
方、パラレルギヤツプソルダリング方式はワイ
ヤをリード表面の半田層上に接触させた後、ワ
イヤの上部から前記接触部を挾むようにして２
つの電極を押し付け、電流を流すことによつて
前記接触部で発生するジユール熱により半田を
溶かして溶接を行うものであるが、この方式だ
と低い温度（ジユール熱）で処理できるため、
周囲の半田メツキ層を溶かすようなことはな
い。また、他の抵抗溶接法（例えばリフロール
ソルダリング方法等）を使用しても、溶接時に
発生する熱はそれ程高いものではなく、かつ加
熱時間が短いから、周囲の半田メツキ層を溶か
すことはない。なお、前記超音波ボンデイング
装置と、抵抗溶接装置とは１つの装置内に一体
として組み込むようにし、両者を時分割的に動
作させるものとすれば、前記作業は円滑に行わ
れることとなるが、両者を個別化して並設して
おき、リードフレームを移送機構によつて順次
搬送するようにしてもよい。このように、この
実施例では従来のように熱圧着法によるワイヤ
ボンデイングを採用せず、低温処理のワイヤボ
ンデイングを行うものであることよりリードフ
レーム周囲に形成した半田メツキ層を溶かすこ
とはなく、また、低温処理であるから素子に熱
歪を生じさせず品質の向上に寄与するものとな
る。さらに、前記超音波ボンデイングも、抵抗
溶接も半田層に対する接着度は極めて高いもの
であるから、ワイヤがハガレるようなことはな
い。
(c) その後、金型内にリードフレームを挿入し、
この金型内にエポキシレジン等の粉末を封入
し、加熱することにより、当該金型内のエポキ
シレジンを溶かし、その後固化することによ
り、半導体ペレツト部を封止するモールド部１
３を形成する。このとき前記エポキシレジンの
溶融温度は低い（例えば150〜180℃）ものであ
るから、半田メツキ層が溶けて外部に流れ出る
ようなことはなく、また熱歪により素子の品質
が低下することもない。なお、箱状の枠内にリ
ードフレームを挿入した後枠内に液状のエポキ
シレジンを注入し、固化することによつてモー
ルド部１３を形成してもよい。
この金型内にエポキシレジン等の粉末を封入
し、加熱することにより、当該金型内のエポキ
シレジンを溶かし、その後固化することによ
り、半導体ペレツト部を封止するモールド部１
３を形成する。このとき前記エポキシレジンの
溶融温度は低い（例えば150〜180℃）ものであ
るから、半田メツキ層が溶けて外部に流れ出る
ようなことはなく、また熱歪により素子の品質
が低下することもない。なお、箱状の枠内にリ
ードフレームを挿入した後枠内に液状のエポキ
シレジンを注入し、固化することによつてモー
ルド部１３を形成してもよい。
しかる後、各ブロツク毎にリードフレームを切
断し、モールド部から突出するリードを折曲して
製品を得る。このようにして出来た製品のリード
には半田メツキが施されているから前記のような
マイグレーシヨン現象を生じさせることはない。
断し、モールド部から突出するリードを折曲して
製品を得る。このようにして出来た製品のリード
には半田メツキが施されているから前記のような
マイグレーシヨン現象を生じさせることはない。
このような製造方法であれば、前述した半田メ
ツキを施したリードフレームを用いた場合に予想
された問題点は悉く解決されていることが理解さ
れたであろう。
ツキを施したリードフレームを用いた場合に予想
された問題点は悉く解決されていることが理解さ
れたであろう。
したがつて、本発明によれば、銀メツキの代り
に最初から半田メツキを施したリードフレームを
使用することにより完成品段階でマイグレーシヨ
ン現象防止用の半田メツキを行う必要がなくな
り、製造工数の短縮化が図れる。また、従来のよ
うにペレツト付作業時及びワイヤボンデイング作
業時に高温処理を行うものではない（低温処理）
から素子に熱歪が生ずることはなく特性が劣化す
ることはないから品質の向上が図れる。さらに、
このように品質の向上が図れるため製品の歩留が
向上することとなる。
に最初から半田メツキを施したリードフレームを
使用することにより完成品段階でマイグレーシヨ
ン現象防止用の半田メツキを行う必要がなくな
り、製造工数の短縮化が図れる。また、従来のよ
うにペレツト付作業時及びワイヤボンデイング作
業時に高温処理を行うものではない（低温処理）
から素子に熱歪が生ずることはなく特性が劣化す
ることはないから品質の向上が図れる。さらに、
このように品質の向上が図れるため製品の歩留が
向上することとなる。
本発明は低温処理が行える半導体装置の製法と
して広く利用できる。
して広く利用できる。
第１図は半導体装置の製法に用いられるリード
フレームの一例を示す平面図、第２図ａ〜ｃは本
発明に係る半導体装置の製法の一例を工程順に示
す断面図である。 １……リードフレーム、２……タブ、３……タ
ブリード、４ａ，４ｂ……リード、５……ダム、
６，７……外枠、８……タイバー、９……半田メ
ツキ層、１０……ペレツト、１１……電極部、１
２……ワイヤ、１３……モールド部。
フレームの一例を示す平面図、第２図ａ〜ｃは本
発明に係る半導体装置の製法の一例を工程順に示
す断面図である。 １……リードフレーム、２……タブ、３……タ
ブリード、４ａ，４ｂ……リード、５……ダム、
６，７……外枠、８……タイバー、９……半田メ
ツキ層、１０……ペレツト、１１……電極部、１
２……ワイヤ、１３……モールド部。
Claims (1)
- １ 複数のリード、ペレツト取付部、支持フレー
ムからなるリードフレーム全面に高融点の半田層
を形成する工程と、該リードフレームにおけるペ
レツト取付部を部分的に加熱するとともに半導体
ペレツトを振動加圧することにより半導体ペレツ
トを取付ける工程と、超音波ボンデイングにより
半導体ペレツトの電極部に金属細線の一端を接続
するとともに電気抵抗溶接によりリードに細線の
他端を接続する工程と、前記半田層の融点以下の
温度処理で前記半導体ペレツト部を絶縁材料で被
覆する工程とを含むことを特徴とする半導体装置
の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2656378A JPS54119878A (en) | 1978-03-10 | 1978-03-10 | Manufacture for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2656378A JPS54119878A (en) | 1978-03-10 | 1978-03-10 | Manufacture for semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54119878A JPS54119878A (en) | 1979-09-18 |
| JPS6210030B2 true JPS6210030B2 (ja) | 1987-03-04 |
Family
ID=12196994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2656378A Granted JPS54119878A (en) | 1978-03-10 | 1978-03-10 | Manufacture for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54119878A (ja) |
-
1978
- 1978-03-10 JP JP2656378A patent/JPS54119878A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54119878A (en) | 1979-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0178170B1 (en) | Semiconductor device having a bonding wire and method for manufacturing it | |
| JPH0455341B2 (ja) | ||
| JP3655069B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
| US5011067A (en) | Method for attaching a fuse wire to a lead frame | |
| JP2005129886A (ja) | 半導体装置およびその製造方法 | |
| JPH0445985B2 (ja) | ||
| JP3940298B2 (ja) | 半導体装置及びその半導体装置の製造方法 | |
| JPS6210030B2 (ja) | ||
| JPH04352436A (ja) | 半導体装置 | |
| JP3300525B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3040235B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置 | |
| JP2008270846A (ja) | 半導体装置の製造方法 | |
| JP3827442B2 (ja) | 半導体パッケージの製造方法 | |
| JPS60119765A (ja) | 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム | |
| JPH0214161Y2 (ja) | ||
| JPH01244653A (ja) | 半導体装置 | |
| JP4201060B2 (ja) | 半導体装置、およびその製造方法 | |
| JP2846845B2 (ja) | パッケージ型アレイ固体電解コンデンサの構造 | |
| JP2975783B2 (ja) | リードフレームおよび半導体装置 | |
| JPS6130749B2 (ja) | ||
| JPS5831546A (ja) | 半導体装置の製造方法 | |
| JPS6052583B2 (ja) | ワイヤボンデイング方法 | |
| JPH0685147A (ja) | 電子機器およびその製造方法 | |
| JPH05145004A (ja) | 半導体装置の製造方法 | |
| JPS6364052B2 (ja) |