JPS6194275A

JPS6194275A - 記録再生装置

Info

Publication number: JPS6194275A
Application number: JP21585584A
Authority: JP
Inventors: Kenji Nakano; 中野　健次; Hisayoshi Moriwaki; 森脇　久芳; Hiroshi Okada; 浩岡田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1984-10-15
Filing date: 1984-10-15
Publication date: 1986-05-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は例えばＰＣＭオーディオ信号を回転ヘッドに
よってテープ上に斜めのトランクを形成して記録し再生
するようにする記録再生装置に関する。

〔従来の技術〕

例えば８ミリビデオの場合、オーディオ信号は周波数変
調して周波数的に分離できる状態でカラー映像信号と混
合して記録する態様の外、オプションとしてこのオーデ
ィオ信号をＰＣＭ化してカラー映像信号とは領域的に分
離して両者により１゛本のトラックを形成して記録する
態様が採り得る。

第５図は８ミリビデオの回転ヘッド装置の一例を示し、
第６図はそのテープフォーマットを示す。

第５図で、ＨＡ、’ＨＢは記録再生用回転磁気ヘッドで
、これらへフドＨＡ、ＨＢはその作動ギャップのアジマ
ス角が互いに異なるようにされるとともに、互いに１８
０°の周間隔隔てられて取り付けられ、ドラム（１）の
周面より若干突出する状態でフレーム周波数（３０Ｈｚ
　）で矢印（３Ｈ）の方向に回転させられる。そして、
磁気テープ（２）がドラム（１）の周面に対して２１６
°強の角範囲にわたって巡らされるとともに、矢印（３
Ｔ）の方向に一定速度で走行させられる。

したがって、テープ（２）上には第６図に示すように回
転ヘッド）ＩＡ及びＩ（Ｂによって２２１°分の長さの
トラック（４＾）及び（４Ｂ）が交互に形成されて信号
が記録されるが、トラック（４Ａ）及び（４Ｂ）のうち
回転ヘッドＨＡ及びＨＢが走査し始める時点から約３６
度の角範囲分（ＰＣＭオーディオ信号用のアフレコマー
ジン及びガートバンド分含む）の領域ＡＰには映像信号
の１フイ一ルド分＆：調連するオーディオ信号がＰＣＭ
化されるとともに時間軸圧縮された状態で記録され、そ
の後の１８０度の角範囲分の領域ＡＶには１フイ一ルド
分のカラー映像信号とＦＭオーディオ信号、さらにはト
ラッキング用信号が記録される。

このように８ミリビデオではＰＣＭオーディオ信号の記
録再生が可能であるので、特に、この点に着目してカラ
ー映像信号の記録領域ＡＶをもＰＣＭオーディオ信号記
録用として使用して、８ミリビデオをＰＣＭオーディオ
専用の記録再生機としても使用できるようにする技術が
提案されている（特開昭５８−２２２４０２号参照）。

すなわち、映像信号等が記録される１８０°分の角範囲
の領域ＡＶは、３６°分の角範囲のＰＣＭ領域ＡＰの５
倍の長さがあるので、領域ＡＶを５等分して、第７図に
ポすように、１本のトラック＜４Ａ）　、　　（４Ｂ）
当り１．＠で示すもともとのＰＣＭオーデ′イオ信号の
領域Ａ　Ｐ　ｓの他に＠〜■で示す５つの領＠　Ａ　Ｐ
　ｏ　”　Ａ　Ｐ　４を設ける。そして、この６つの領
域ＡＰｏ−ＡＰｓのそれぞれに１チャンネル分のＰＣＭ
オーディオ信号、すなわち１フイ一ルド期間分のオーデ
ィオ信号をＰＣＭ化し時間軸圧縮した信号を記録し、再
生するようにするものである。

したがって、この場合には、１つ１つの領域単位で１チ
ャンネル分のオーディオ信号の記録、再生ができること
になるから従来の６倍の記録時間（容量）が得られる。

そして、この場合のＰＣＭ信号の処理回路は、各ｉｉ域
車位毎に記録再生することを考えれば、従来の８ミリビ
デオの有する１チャンネル分の処理回路でよい。

しかし、従来、８ミリビデオで用いられているＰＣＭオ
ーディオ信号処理（以下ノーマル時という）のサンプリ
ング周波数は２ｆｕ（ＩＩＩは水平周波数でＮＴＳＣ方
式では１５．７５ｋＨｚ）であるため、オーディオ信号
として再現可能周波数は１５．７５に＆である。したが
って、オーディオ可聴周波数帯域はＯ〜２０ｋＨｚとい
われ、このような広帯域を望むオーディオマニアにとっ
ては上記の従来の８ミリビデオでは不満足となっていた
。

そこで、上記のようにオーディオ専用機として用いる場
合には、サンプリング周波数をノーマル時の２倍の４ｆ
Ｈにして、２つの分割領域を１チャンネル分に割り当て
るようにして広帯域化を図ることが考えられた。すなわ
ち、サンプリング周波数を２倍にすればデータサンプル
数も２倍になるので、その従来の２倍のデータサンプル
を領域ＡＰｏ−Ａｐｓのうちの任恕の２つの領域に記録
するようにする。

第８図はこのような広帯域化したときの記録再生を可能
にした場合のブロック図である。

先ず、記録系について説明するに、入力端子（１１）を
通じたアナログオーディオ信号はアナログノイズリダク
シッン回路（１２）を介してＡ／Ｄコンバータ□（１３
）に供給されて、周波数４ｆｈでサンプリングされると
ともにデジタル信号に変換され、これが分配回路（１４
）により２つのＰＣＭ処理回路（１０Ｇ）及び（２０Ｇ
）に分配される。この場合、その分配方法は、例えばデ
ジタルオーディオ信号の奇数番目のデータはＰＣＭ処理
回路（１０Ｇ）に、偶数番目のデータはＰＣＭ処理回路
（２００）に、それぞれ供給されるようにされる。した
がって、各ＰＣＭ処理回路（１００）及び゛（２０Ｇ）
ニ供給されるデジタル信号のサンプルレートは、Ａ／Ｄ
コンバータにおけるサンプリング周波数２ｆｕである場
合に等しい、そして、これらＰＣＭ処理回路（１００）
及び（２００）は、それぞれサンプルレートが２６ｓで
あるときの１フイ一ルド期間分のサンプル数を記憶でき
る容量を有する２個のＲＡＭ（１０１）　　（１０２）
及び（２０１）　　（２０２）を有し、それぞれ独立に
１フイ一ルド期間、毎に交互に切り換えられて、ＲＡＭ
　（１０１）　　（１０２）には奇数番目のデータが１
フイ一ルド期間毎に交互に書き込まれ、ＲＡＭ　＜２０
１　）　　（２０２）には偶数番目のデータが１フイ一
ルド期間毎に交互に書き込まれる。

そして、これら書き込まれた１フイ一ルド期間分のデー
タに対してそれぞれ誤り訂正符号付加、インターリーブ
等の処理がなされる。

端子（３１）を通じてヘッドＨＡ及びＨＢの切り換え信
号ＲＦＳＷ　（第９図Ａ）が記録／再生エリア生成回路
（３２）に供給され、これよりは図示しなかったがどの
分割領域を選択するかの選択手段により選択された領域
、例えば領域Ａ　Ｐ　ｓのヘッド走査期間でハイレベル
となる出力５Ａｚ（第９図Ｂ）が得られ、これがＰＣＭ
処理回路（１００）に供給されて、このＰＣＭ処理回路
（１００）よりその分割領域Ａ　Ｐ　ｓの期間分に時間
圧縮されてデータが読み出され、これが記録アンプ（１
５）を通じてヘッドＨＡ及びＨＢに供給され、その指定
された領域Ａ　Ｐ　ｓ、に記録される。

また、ヘッド切換信号ＲＦＳ−が遅延回・路（３３）に
より分′Ｍ′領域ＡＰｏ、”ＡＰｓの・１つ分の期間遅
らされて記録／再生エリア性成回路（３４）に供給され
る。すると、このエリア生成回路（３４）、からは領域
Ａ　Ｐ　ｓの次の領域Ａ　Ｐ　ｏのへラド走査期間でハ
イレベルとなる信号５Ａ２（第９図Ｃ）が得られ、これ
がＰＣＭ処理回路（２００）に供給されて、このＰＣＭ
処理回路（２００）よりその分割領域Ａ　Ｐ　ｏの期間
分に時間圧縮されてデータが読み出され、これが記録ア
ンプ（１５）を通じてヘッドＨＡ、ＨＢに供給され、そ
の指定された領域Ａ　Ｐ　。

に記録される。この場合、信号ＳＡｔ及びＳＡ２がオア
ゲート（３５）に供給され、その出力ＳＯ（第９図Ｄ）
が記録アンプ（１５）に供給されて、そのハイレベル期
間でこの記録アンプ（１５）を通じて信号が出力可能と
なるようにされている。

また、再生時においては、オアゲー）　（３５）の出力
ＳＯによりそのハイレベル期間で再生アンプ（２１）が
動作可能となり、領域ＡＰｓ及びＡ　Ｐ　。

で再生された信号はＰＣＭ処理回路（１００）及び（２
０Ｇ）に供給されるも、エリア生成回ＩＩ（３２）から
の信号Ｓ　Ａ　ｔにより領域ＡＰｓの再生出力がＰＣＭ
処理回路（１００）のＲＡＭ（１０１）（１０２）に１
つの領域ＡＰｓ分毎に交互に書き込まれ、またエリア生
成回路（３３）からの信号ＳＡ２により領域Ａ　Ｐ　ｏ
の再生出力がＰＣＭ処理回路（２００）のＲＡＭ（２０
１）及び（２０２）に１つの領域Ａ　Ｐ　。

分毎に交互に書き込まれる。そして、ＰＣＭ処理回路（
１００）及び（２００）において誤り訂正及びデ・イン
ターリーブ処理がなされた後、もとの時間長に伸長され
てＲＡＭ（１０１ン　（１０２）及び（２０１）　　（
２０２）より読み出される。そして、ＰＣＭ処理回路（
１００）からの奇数番目のデータと、ＰＣＭ処理回路（
２００，）からの偶数番目のデータとが交互に取り出さ
れて混合回路（２２）において混合され、その混合され
てもとのデータ列に戻されたデジタル信号がＤ／Ａコン
バータ（２３）にてアナログ信号に戻され、これがアナ
ログノイズリダクシッン回路（２４）を介して出力端（
２５）に導出される。

なお、この場合、ＰＣＭ処理回路（１００）と（２００
）とではＲＡＭ　（１０１）　　（１０２）及び（２０
１）（２０２）の記録時は読み出し、弁生時は書き込み
の時点が領域ＡＰｓとＡ　Ｐ　ｏとで異なる。このため
、ＲＡＭ（１０１）及び（１０２）（７）切換信号Ｓ　
Ｗ　１とＲＡＭ（２０１）及び（２０２）（７）切換信
号Ｓ　Ｗ　２とはｇｓ９図Ｅ及びＦに示すように分割領
域の１個分ずれている。したがって、ＰＣＭ処理回路＜
１００）において処理され領域ＡＰｓに記録されるオー
ディオデータは第９図Ｇに示すアナログ入力信号の１フ
イ一ルド期間ａ−ｂ間の奇数番目のサンプルとすると、
ＰＣＭ処理回ＩＩ　（２００）において処理され、領域
Ａ　Ｐ　ｏに記録されるデータは同図Ｇに示すアナログ
入力信号の１フイ一ルド間、Ｉ−ｂＩ間の偶数番目のサ
ンプルとなゲζいる。

〔発明が解決しようとする問題点〕

上記のように、連続して到来する信号を単位時間分毎に
エンコード及びデコードするにはメモリとしてのＲＡＭ
は各ＰＣＭ処理回路（１００）及び（２００）で２個ず
つ必要になり、それが単位時間分毎に切り換えられて、
それぞれ一方のＲＡＭが読み出し可能状態であるとき他
方のＲＡＭが書き込み可能状態となるようにする。そし
て、この２つのＰＣＭ処理回路を同時に動作させ、デー
タをバラバラに各々で扱うため２つのＰＣＭ処理回路間
に同期関係が必要である。したがって、これら２つのＰ
ＣＭ処理回路（１００）及び（２００）において２つの
ＲＡＭ　（１０１）　　（１０２）及び（２０１）（２
０２）の切り換えに同期関係が必要となる。

さもないと、記録時のデータの順序と再生時のデータ順
序が異なるおそれがある。

すなわち、処理回路（１００）及び（２００）において
記録再生ともＲＡＭの切り換えが同じ同期関係にあれば
、画処理回路の再生出力は第１０図Ａ及びＢに示すよう
なものとなり、混合回路（２２）において同図Ｃに示す
ような正しいデータ順序にされる。

しかしながら、同期関係がない場合に同図り及びＥに示
すように切り換え時点が１サンプル分ずれてしまったと
きは、混合回路（２２）からの出力は同図Ｆに示すよう
な誤ったものとなってしまう。

これをアナログ信号の状態で表わしたものを第１１図に
示す。

すなわち、第１１図Ａが元のアナログ信号で、Ｏ印で示
すサンプルは処理回路（１００）で処理されるものを、
Δ印で示すサンプルは処理回路（２００）で処理される
ものを、それぞれ示す。この元のデータに対し、処理回
路（１００）と（２００）との同期関係がないため、Ｐ
ＣＭ処理回路（２００）のデータサンプルが第１１図Ａ
、Ｂに示すように１サンプル分ずれたときは、そのアナ
ログ出力は同図Ｂに示すように元の波形とは全く異なっ
たものとなってしまう。

この発明はこの点にかんがみ、上記のようにＰＣＭ処理
回路を２系統有し、これらを同時に働かせデータをバラ
バラに各々で扱う場合の、２つのＰＣＭ処理系の同期化
を図ろうとするものである。

〔問題点を解決するための手段〕

この発明は上述のような２つのＰＣＭ処理系を有する記
録再生装置において、２つのＰＣＭ処理回路のそれぞれ
における２つのメモリの切り換え時点がその２つのＰＣ
Ｍ処理回路間において定まった関係となっているかどう
かを検出する手段を設けるとともにその検出手段の検出
出力が供給されるメモリの切り換え時点のイニシャライ
ズ手段を設ける。

〔作用〕

２つのＰＣＭ処理回路の各々のＲＡＭの切り換え時点の
関係が定まった関係でないときは、検出手段の出力によ
りＲＡＭの切り換え時点がイニシャライズされて、両切
り換え時点間が定まった関係となるようにされる。

〔実施例〕

第２図はこの発明の一実施例で、第９図の例と対応する
部分には同一符号を付す。

ここでＲＡＭ（１０１）と（１０２）及びＲＡＭ（２０
１）と（２０２）の切換信号Ｓ　Ｗ　１及びＳ　Ｗ　２
は、ＰＣＭ処理回路（１００）及び（２００）に供給さ
れるエリア信号Ｓ　Ａ　１及びＳＡ２に基づくタイミン
グの信号であるが、前述したように、記録ないし再生の
領域がＰＣＭ処理回路（１００）及び（２００）では異
なるため、その切り換えタイミングもその分割領域の１
つ分界なっている。これは３６°分であり、１フイ一ル
ド期間１８０”のデータ　　　　□サンプル数１０５０
個の１１５の２１０サンプルに相当する。そこで、この
切換信号ＳＷｔとＳＷ２との切り換えタイミングは初期
状態では２１０サンプル分ずれるようにアドレス設定さ
れるのであるが、その後の定常状態ではＲＡＭ（１０１
）（１０２）及びＲＡＭ　（２０１）　　（２０２）の
アドレス発生回路（１０３）及び（２０３）からのアド
レス信号により１フイ一ルド期間分のずぺてのデータの
書き込みあるいは読み出しが終了した時点で状態を反転
して切り換わるようにされるもので、このままでは同期
関係はない。

以上のことから、この例では切換信号ＳＷ　１とＳＷ２
との位相差が記録時及び再生時において常に２１０サン
プル分になっているかどうかを検出して同期をとるよう
にする。すなわち、この例においては、ＰＣＭ処理回路
（１００）からのＲＡＭ（１０１”）と（１０２）との
切換信号５Ｗｔ（第２図Ａ）とＪＰＣＭ処理回路（２０
０）からのＲＡＭ（２０１）と（２０２）との切換信号
５Ｗ２（第２図Ｂ）とがイクスクルーシブオアゲート（
４１）に供給され、これより両切換信号Ｓ　Ｗ　１及び
Ｓ　Ｗ　２の位相差に相当する期間でハイレベルとなる
信号ＥＸ（第２図Ｃ）が得られる。そして、この信号Ｅ
Ｘがカウンタ（４２）のイネーブル端子に供給されて、
このタウンタ（４２）は信号ＥＸのハイレベル期間での
みカウント可能となり、クロック発注回路（４３）から
のクロックパルスＣＬＫをカウントする（第２図り参照
）、このクロックパルスＣＬＫはアドレス発生回路（１
０３）及び（２０３）にも供給されており、記録時の書
き込みアドレス信号及び再生時の読み出しアドレス信号
はこのパルスＣＬＫによって変更されるものである。こ
のカウンタ（４２）のカウント値出力はラッチ回路（４
４）に供給される。一方、信号ＥＸがラッチパルス形成
回路（４３）に供給されて、これより信号ＥＸの立ち下
がり時点でラッチパルスＰＬ（第２図Ｅ）が得られる。

そして、このラッチパルスＰＬによってカウンタ（４２
）のカウント値出力がラッチ回路（４４）にラッチされ
る。このラッチ回路（４４）のラッチ出力は一致検出回
路（４５）に供給される。また、基準値発生回路（４６
）から信号ＳＷ１とＡＷ２との位相差が３６°分ちょう
どであるときのカウンタ（４２）のカウント値ｒ２１０
Ｊをボす基準値データがこの一致検出回路（４５）に供
給される。

そして、−散積出回路（４５）の出力により切り換え時
点のイニシャライズがなされるのであるが、この例では
アドレス発生回路（１０３）及び（２０３）が−散積出
出力により制御される。

すなわち、ランチ回路（４４）の出力カウント値がｒ２
１０Ｊで基準値データと一致しているときは、アドレス
発生回路（１０３）及び（２０３）はそのときのア゛ド
レッシングが継続される。

一方、ラッチ回路（４４）のランチ出力カウント値がｒ
２１０Ｊでないときは、−散積出回路（４５）の出力Ｅ
Ｑがハイレベルとなり、アドレス発生回路（１０３）及
び（２０３）　カコ（７）出力Ｅ　Ｑ　ニ、Ｊ：　リ初
期の状態、つまり、アドレス発生回路（１０３）のアド
レス値とアドレス発生回路（２０３）のアドレス値とが
、２１０サンプル分ずれた状態になるようにイニシャラ
イズされる。

以上の同期化の制御は記録時と再生時の双方時において
なされる。

以上のことから、２つのＰＣＭ処理回路（１０Ｇ）及ヒ
（２００）に同期関係が生じ、このため、再生出力のサ
ンプル順序かもとの信号と異なってしまうようなことが
なくなる。

第３図はこの発明の他の例で、この例はＰＣＭ処理回路
（１００）と（２００）とが同期関係にあれば、記録時
は書き込み時、再生時は読み出し時において一方のＰＣ
Ｍ処理回路のＲＡＭの切り換え時点における他方のＰＣ
Ｍ処理回路のＲＡＭのアドレスは一定アドレス値になっ
ているはずであるので、このことを利用したものである
。

すなわち、この例ではアドレス発生回路（１０３）のア
ドレス値がラッチ回路（４７）に供給され、このラッチ
回路（４７）にラッチパルスとしてＲＡＭ（２０１）と
（２０２）の切換信号ＳＷ２が供給されて、信号ＳＷ２
の例えば立ち上がり時点でアドレス発生回路（１０３）
よりのアドレス値がラッチ回路（４７）にラッチされる
。そして、そのラッチ出力が一致検出回路（４８）に供
給される。また、この−散積出回路（４８）には、ＰＣ
Ｍ処理回路（１００）及び（２００）で同期がとれてい
る場合における信号ＳＷ２の立ち上がり時点でのアドレ
ス発生回路（１０３）の出力アドレス値に等しいデジタ
ル値が基準値発生回路（４９）より供給される。そして
、−散積出回路（４８）において、２つの入力値が不一
致であることが検出されたときは、その検出出力により
アドレス発生回路（１０３）及び（２０３）が制御され
、初期の２１０サンプル分ずれたアドレス値になるよう
になされる。

第４図はこの発明のさらに他の例で、この例では記録時
の書き込み時及び再生時の読み出し時において、一方の
ＰＣＭ処理回路のＲＡＭのアドレス値と、他方のＰＣＭ
処理回路のＲＡＭのアドレス値は同期関係にあれば常に
１対１の対応があることを利用したものである。

すなわち、この例では、記録時の書き込み時及び再生時
の読み出し時において、アドレス発生回路（２０３’）
のアドレス値が一致検出回路（５１）に供給されるとと
もに特定アドレス値発生回路（５２）からの特定アドレ
ス値がこの一致検出回路（５１）に供給される。そして
、この−散積出回路（５１）からはアドレス発生回路（
２０３）の出力アドレス値がその特定アドレス値になっ
たところでハイレベルに立ち上がる一致検出出力が得ら
れる。そして、この−散積出出力の立ち上がりによりラ
ッチ回路（５３）においてアドレス発生回路（１０３）
の出力アドレス値がラッチされ、そのラッチ出力が一致
検出回路（５４）に供給される。この−散積出回路（５
４）にはＰＣＭ処理回路（１００）及び（２００）に正
しい同期関係があるときにおいてアドレス発生回路（２
０３）のアドレス値が特定値であるときのアドレス発生
回路（１０３）の出力アドレス値に等しい値が基準値発
生回路（５５）より供給される。

そして、前述例と同様にして、この−散積出Ｕ路（５４
）において両人力値が一致しないときその出力によりア
ドレス発生回路（１０３）及び（２０３）が制御されて
、両アドレス値が初期の２１０サンプル分ずれた状態と
なるようにされる。

〔発明の効果〕

この発明によれば、２つのＰＣＭ処理回路に記録／再生
に際して常に同期関係があるように構成したので、再生
出力のデータ順かもとの状態とは異なってしまうという
ような不都合は生じない。

【図面の簡単な説明】

第１図はこの発明の一例の系統図、第２図はその説明の
ための図、第３図及び第４図はそれぞれこの発明の他の
例の要部のブロック図、第５図はこの発明に用いられる
回転ヘッド装置の一例を示す図、第６図はその記録トラ
ックパターンの一例を示す図、第７図はこの発明が適用
される記録トラックパターンの一例をボす図、第８図は
先に提案された装置の一例を示す系統図、第９図はその
説明のための図、第１Ｏ図及び第１１図はこの発明の詳
細な説明に供する図である。（１００）及び（２００）はＰＣＭ処理回路、（１０１
）（１０２）及び（２０１＞　　（２０２）はそれぞれ
ＲＡＭ。（１０３）及び（２０３）はアドレス発生回路、（４１
）はＲＡＭ　（１０１）　　（１０２）の切換とＲＡＭ
（２０１）（２０２）の切換の位相差を検出するための
イクスクルーシブオアゲートである。第３図第４図ＣＩＪ第６図ＪＴ二第７図ＪＴ第９図

Claims

【特許請求の範囲】

単位時間分の信号がそれぞれメモリを２個有する２つの
ＰＣＭ処理回路に供給されてＰＣＭ信号に変換されると
ともに各ＰＣＭ処理回路の出力がそれぞれ記録媒体上の
異なる２つの記録領域に記録され、この２つの記録領域
からの再生信号がそさぞれメモリを２個備える２つのＰ
ＣＭ処理回路に取り込まれ上記ＰＣＭ信号がデコードさ
れるものにおいて、上記２つのＰＣＭ処理回路のそれぞ
れにおける２つのメモリの切り換え時点が上記２つのＰ
ＣＭ処理回路間において定まった関係となっているかど
うかを検出し、その検出出力により上記定まった関係と
なっていないときは上記２つのＰＣＭ処理回路間におけ
るメモリの切り換え時点が所定の関係となるようになさ
れた記録再生装置。