JPS6193775A - ラン長計数回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は、ラン長計数回路に関し、特に、画像イメージ
を圧縮符号化して格納する場合等に於いて、圧縮符号器
に与えられる所の画像イメージの２値の連続するラン長
を計数する手段に関するものである。

従来の技術 従来、ビットイメージメモリに格納された２値の画像イ
メージを圧縮するために圧縮符号器に与゛えるラン長を
計数する手段としては、前記ビットイメージから１語を
読出してシフトレジスタに格納した後、そのシフトレジ
スタを１ビツトずつシ　　、フトして、１語を構成する
ビット長のシフトを実行してもシフトレジスタの出力の
変化がなければ、さらに次の１語を読出し前記シフトレ
ジスタに格納してシフト動作を繰返して、その出力が２
値の一方から一方へと変化するまでにシフトした回数を
複数のカウンタによって計数すると云った手段によシ実
現されて来た。

しかしながら、この様な手段によれば、いかなる画像イ
メージに於いてもラン長の計数には一定時間以上を必要
とし、高速化出来ない欠点があった。

発明の目的 本発明は従来の上記事情に鑑みてなされたものであシ、
従って本発明の目的は上記欠点を除去して、画像イメー
ジが′″０”あるいは＠１”が連続する様な場合にはシ
フト動作を行う必要をなくして、ラン長の計数を高速化
出来るようにした新規なラン長計数回路を提供すること
にある。

発明の構成 本発明の上記目的は、ビットイメージメモリから読出し
た１語の画像イメージを格納する゛シフトレジスタと、
その全ビットが′ＯＮか＠１”を判定する手段と、＃記
シフトレジスタをシフトしてそれからの出力の変化を検
出する手段と、前記シフトレジスタのシフト回数を計数
する２個のカウンタと、加算器とを有し、シフト動作中
に変化が検出された場合には前記カウンタの一方の値を
全ビットが＠０”か１１”が判定された場合には前記ビ
ットイメージメモリの１＠を構成するビット数値を前記
加算器に与えることによシ達成出来る。

発明の実施例 次に本発明をその好ましい一実施例について図面を用い
て具体的に説明する。

第１図は本発明の一実施例を示すブロック構成図である
。図において、参照番号１はビットイメージメモリを示
し、該ビットイメージメモリ１には予め画像読取装置等
で読取られた”１”又”０″の２値で表現された画像イ
メージが格納されており、圧縮符号器１１は本実施例に
係る画像イメージの２ノ長と＠１”又１０″から所望の
圧縮符号を発生する働きをする。

次に一実施例の動作について、ビットイメージメモ１７
１の１語のビット長が＠８′″とした場合について第２
図をも用いて説明する。

１）第２図（ａ）の画像イメージが読出された場合画像
イメージはシフトレジスタ４に格納されると同時に、全
てのビットが＠１”のときに＠１”を出力してセレクタ
９の出力をａ入力とする検出器２及び全てのビットが１
０”のときに”１”を出力してセレクタ９の出力をａ入
力とする検出器３でビットパターンがチェックされるが
、この場合、検出器２及び検出器３の出力は”０”であ
ることにより、制御回路８はシフトレジスタ４を１ビツ
トずつシフトすると同時にカウンタ６及びカウンタ７を
＋１する。

反転回路５からの出力が変化すると、制御回路８はシフ
トレジスタ４のシフトを中断し、セレクタ９を通して与
えられるカウンタ７の値が加算器１０でそれまでに加算
した値・・・ｐとする・・・との和・・・ｐ＋５・・・
を画像イメージ＠０″のラン長として圧縮符号器１１に
与えた後に、カウンタ７及び加算器１０をクリアして画
像イメージ”１”のラン長の計数のために再びシフトレ
ジスタ４のシフトを続行するが、カウンタ６の値が′８
”になると、カランタフの値を加算器１０に加算した後
に次の画像イメージをビットイメージメモリ１から凶読
出してカウンタ６及びカウンタ７をクリアする。

２）第２図（ωに続いて、第２図（ｂ）の画像イメージ
が読出された場合 この場合には、検出器２の出力が“１”となり。

かつ画像イメージ”１”に続いていることから制御回路
８はシフトレジスタ４のシフト動作を行うことなく、セ
レクタ９のａ入力・・・１８”・・・を加算器１０の現
在値・・・３・・・に１８″を加え、次の画像イメージ
をビットイメージメモリ１から読出す。

以上、説明した様に、本発明によれば、ビットイメージ
メモリ１から読出された画像イメージが前の画像イメー
ジ“１”に続いて全て１１”の場合にシフトレジスタ４
のシフト動作を行うことなくラン長の計数を行うことが
出来る。

同、本説明では１０″から”１ｎに変化する場。

合について説明したが、１”から”θ″に変化する場合
°には検出器３が１″になシ、上記　２）で説明したと
同じく動作するので説明は省略する。

発明の効果 本発明は、以上説明したように、２値の画像イメージの
いずれか一方が連続する様な場合、特に文畜画像イメー
ジの様な場合に於いて、ラン長の計数を高速化出来る効
果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック構成図、第２
図はビットイメージメモリから読出される画像イメージ
のビットパターンの例を示す図である。 第１図 ｃｏｃｏ○・・・　　　　・−刺一喝−・（ａ）　　　
　（ｂ） 第２図

Claims (1)

【特許請求の範囲】
1. ビットイメージメモリに格納されている２値の画像イメ
   ージを読出してその１語を格納するシフトレジスタと、
   １語の全ビットが“０”か“１”かを判定する手段と、
   前記シフトレジスタをシフトしてその出力の２値の変化
   を検出する手段と、前記シフトレジスタのシフト回数を
   計数する２個のカウンタと、前記２個のカウンタの一方
   の値と前記ビットイメージメモリの１語を構成するビッ
   ト数値が選択されて入力される加算器とを備えたことを
   特徴とするラン長計数回路。