JPH0746309B2 - デ−タ処理装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数ワードから構成される数値データのリーデ
ィングゼロカウントを行なうデータ処理装置に関するも
のである。

〔従来の技術〕

複数ワードから構成される数値データを用いて各種の演
算を行なう場合、上位の桁から連続して存在しているゼ
ロを除去し、このゼロを除去した数値データを用いて演
算を行なうと演算速度等を向上させることが可能とな
る。この場合、上位の桁から何桁連続してゼロが存在し
ているかを知ることが不要となり、従来は例えば次のよ
うにして上位の桁から連続して存在するゼロの桁数を求
めるようにしている。

第５図は従来例のブロック図であり、１はマイクロプロ
グラムにより各部の制御を行なう制御装置、2,3はそれ
ぞれ第1,第２のレジスタファイル、4,5はそれぞれ第1,
第２のアドレスレジスタ、６はレジスタファイル２から
ワード単位で読出される10進キャラクタデータがオール
ゼロであるか否かをチェックし、オールゼロならばその
出力信号を“1"とし、オールゼロでなければその出力信
号を、“0"とするゼロチェック回路、７はゼロチェック
回路６の出力信号がセットされるゼロレジスタ、８はレ
ジスタファイル２よりワード単位で読出される10進キャ
ラクタデータの上位キャラクタから「０」でないキャラ
クタが現れるまでの「０」のキャラクタ数を検出するリ
ーディングゼロ検出回路、９はリーディングゼロ検出回
路８の検出結果がセットされるリーディングゼロレジス
タ、10は加算器、11はゼロカウントレジスタである。

今、例えば、第１のレジスタファイル２の０番地から３
番地までにわたって格納されている４ワード構成の数値
データを第２のレジスタファイル３に転送すると共に、
この４ワード構成の数値データに対してリーディングゼ
ロカウントを行なう場合を考えてみる。第６図はこの突
起の制御装置１の処理内容の一例を示すフローチャート
である。尚、第６図の各ステップS61〜S68の処理はそれ
ぞれ１クロック期間に於いて行なわれるものである。

制御装置１は、先ず、アドレスレジスタ4,5に「０」番
地をセットすると共にゼロカウントレジスタ11にリセッ
ト信号ａを加え、ゼロカウントレジスタ11の内容ZCRを
「０」とする（ステップS61）。これにより、第１のレ
ジスタファイル２の「０」番地に格納されていた最上位
ワードが読出され、第２のレジスタファイル3,ゼロチェ
ック回路６及びリーディングゼロ検出回路８に加えられ
る。ゼロチェック回路６はレジスタファイル２から読出
された最上位ワードに含まれるキャラクタがオールゼロ
であるか否かをチェックし、オールゼロならばその出力
信号を“1"とし、オールゼロでなければその出力信号を
“0"とする。また、リーディングゼロ検出回路８はレジ
スタファイル２から読出された最上位ワードについて、
その上位キャラクタから「０」でないキャラクタが現れ
るまでの「０」のキャラクタ数（桁数）をカウントす
る。

次いで、制御装置１はレジスタファイル３に書込信号ｆ
を加えることによりレジスタファイル２の「０」番地に
格納されていた最上位ワードをレジスタファイル３の
「０」番地に格納し、ゼロレジスタ７にセット信号ｅを
加えることにより最上位ワードについてのゼロチェック
回路６のチェック結果をゼロレジスタ７にセットし、リ
ーディングゼロレジスタ９にセット信号ｄを加えること
により最上位ワードについてのリーディングゼロ検出回
路８の検出結果をリーディングゼロレジスタ９にセット
し、アドレスレジスタ4,5に「１」番地をセットするこ
とによりレジスタファイル２の「１」番地に格納されて
いる上位から２番目のワードを読出す（ステップS6
2）。レジスタファイル２の「１」番地から読出された
２番目のワードはレジスタファイル3,ゼロチェック回路
６及びリーディングゼロ検出回路８に加えられ、ゼロチ
ェック回路６及びリーディングゼロ検出回路８は２番目
のワードについて前述したと同様の動作を行なう。

次いで、制御装置１はレジスタファイル３に書込信号ｆ
を加えることによりレジスタファイル２の「１」番地に
格納されていた２番目のワードをレジスタファイル３の
「１」番地に格納し、加算器10に加算信号ｃを加え、ゼ
ロカウントレジスタ11にセット信号ｂを加えることによ
りリーディングゼロレジスタ９の内容LDZR（この場合、
最上位ワードについてのリーディングゼロカウント値）
とゼロカウントレジスタ11の内容ZCR（この場合
「０」）との加算結果をゼロカウントレジスタ11にセッ
トし、ゼロレジスタ７にセット信号ｅを加えることによ
り２番目のワードについてのゼロチェック回路６のチェ
ック結果をゼロレジスタ７にセットし、リーディングゼ
ロレジスタ９にセット信号ｄを加えることにより２番目
のワードについてのリーディングゼロ検出回路８の検出
結果をリーディングゼロレジスタ９にセットし、アドレ
スレジスタ4,5に「２」番地をセットすることによりレ
ジスタファイル２の「２」番地に格納されていた３番目
のワードを読出す（ステップS63）。

次いで制御装置１はステップS62の処理でゼロレジスタ
７に「０」がセットされた場合、即ち最上位ワードがオ
ールゼロでない場合はステップS64,S65の処理を順次行
ない、ステップS62の処理でゼロレジスタ７に「１」が
セットされた場合、即ち最上位ワードがオールゼロであ
る場合はステップS66の処理を行なう。

ステップS64ではレジスタファイル３の「２」番地にレ
ジスタファイル２の「２」番地に格納されていた３番目
のワードを格納する処理及びアドレスレジスタ4,5に
「３」番地をセットする処理が行なわれ、ステップS65
ではレジスタファイル３の「３」番地にレジスタファイ
ル２の「３」番地に格納されていた４番目のワードを格
納する処理が行なわれる。また、ステップS66ではレジ
スタファイル３の「２」番地にレジスタファイル２の
「２」番地に格納されていた３番目のワードを格納する
処理、リーディングゼロレジスタ９の内容LDZR（この場
合、２番目のワードについてのリーディングゼロカウン
ト値）とゼロカウントレジスタ11の内容ZCR（この場
合、最上位ワードについてのリーディングゼロカウント
値）とを加算器10で加算し、加算結果（この場合、２番
目のワードまでのリーディングゼロカウント値）をゼロ
カウントレジスタ11にセットする処理、ゼロレジスタ７
に３番目のワードについてのゼロチェック回路６のチェ
ック結果をセットする処理、リーディングゼロレジスタ
９に３番目のワードについてのリーディングゼロ検出回
路８の検出結果をセットする処理及びアドレスレジスタ
4,5に「３」番地をセットする処理が行なわれる。ここ
で、ステップS64でリーディングゼロのカウント処理を
行なわないのは、最上位ワードがオールゼロでない場合
は、最上位ワードよりも下位のワードについてリーディ
ングゼロのカウント処理を行なっても無意味であるから
である。

次いで、制御装置１はステップS63の処理でゼロレジス
タ７に「１」がセットされた場合、即ち２番目のワード
がオールゼロの場合はステップS67の処理を行ないステ
ップS63の処理でゼロレジスタ７に「０」がセットされ
た場合、即ち２番目のワードがオールゼロでない場合は
ステップS65の処理を行なう。ステップS67では、レジス
タファイル３の「３」番地にレジスタファイル２の
「３」番地に格納されていた４番目のワードを格納する
処理、リーディングゼロレジスタ９の内容LDZR（この場
合、３番目のワードについてのリーディングゼロカウン
ト値）とゼロカウントレジスタ11の内容ZCR（この場
合、最上位ワードから２番目のワードまでのリーディン
グゼロカウント値）とを加算器10で加算し、加算結果
（この場合、３番目のワードまでのリーディングゼロカ
ウント値）をゼロカウントレジスタ11にセットする処
理、ゼロレジスタ７に４番目のワードについてのゼロチ
ェック回路６のチェック結果をセットする処理、リーデ
ィングゼロレジスタ９に４番目のワードについてのリー
ディングゼロ検出回路８の検出結果をセットする処理が
行なわれる。

次いで、制御装置１はステップS66の処理でゼロレジス
タ７に「１」がセットされた場合、即ち３番目のワード
がオールゼロの場合はステップS68の処理を行ない、ス
テップS66の処理でゼロレジスタ７に「０」がセットさ
れた場合、即ち３番目のワードがオールゼロでない場合
は他の制御ステップに移る。ステップS68ではリーディ
ングゼロレジスタ９の内容LDZR（この場合、４番目のワ
ードについてのリーディングゼロカウント値）とゼロカ
ウントレジスタ11の内容ZCR（この場合、最上位ワード
から３番目のワードまでのリーディングゼロカウント
値）とを加算器10で加算し、加算結果（この場合、４番
目のワードまでのリーディングゼロ値）をゼロカウント
レジスタ11にセットする処理が行なわれる。

〔発明が解決しようとする問題点〕

従来は上述したようにしてリーディングゼロカウントを
行なうようにしているが、第６図のフローチャートから
判るように、レジスタファイル２から読出されたワード
よりも上位のワードが全てオールゼロであるか否かを制
御装置１で判別し、その判別結果に基づいて制御装置１
の処理内容を変えるようにしているため、レジスタファ
イル２から読出されたワードよりも上位のワードが全て
オールゼロであるか否かを判定するための比較器等が必
要となり、制御装置１の金物量が多くなる問題があると
共に判定結果に基づいて処理内容を変えなければならな
いので、ファームウェア量が多くなる問題があった。

本発明は前述の如き問題点を解決したものであり、その
目的は制御装置の金物量及びファームウェア量を減少さ
せることにある。

〔問題点を解決するための手段〕

本発明は前述の如き問題点を解決するため、 複数ワードから構成される数値のデータのリーディング
カウントを行なうデータ処理装置に於いて、 前記数値データを構成する複数のワードが上位ワードよ
り順次入力され、入力されたワードに含まれるキャラク
タがオールゼロであるか否かをチェックし、その結果を
示す信号を出力するゼロチェック回路と、 入力信号がセットされるゼロレジスタと、 該ゼロレジスタの出力信号と前記ゼロチェック回路の出
力信号との論理積をとることにより、最上位ワードから
前記ゼロチェック回路でチェックが済んだワードまでに
含まれるキャラクタがオールゼロであるか否かを示す信
号を前記ゼロレジスタに出力するゼロ累積回路と、 入力されたワードについてその上位の桁からゼロでない
桁が現れるまでのゼロの桁数をカウントすると共に各ワ
ードについての桁数を順次加算するリーディングゼロカ
ウント手段と、 前記ゼロレジスタの出力信号が前記ゼロチェック回路に
入力されたワードよりも上位のワードがオールゼロでな
いことを示している場合は前記リーディングゼロカウン
ト手段によるリーディングゼロのカウントを抑止し、前
記ゼロレジスタの出力信号が前記ゼロチェック回路に入
力されたワードよりも上位のワードがオールゼロである
ことを示している場合は前記ゼロチェック回路に入力さ
れたワードと同一のワードを前記リーディングゼロカウ
ント手段に入力する抑止手段と、 前記ゼロチェック回路に前記数値データを構成する複数
のワードを上位ワードより１ワードずつ順次加えると共
に、前記ゼロレジスタの入力信号のセットタイミング及
び前記リーディングゼロカウント手段の動作タイミング
を制御する制御手段とを設けたものである。

〔作用〕

ゼロチェック回路の出力信号と自己の出力信号との倫理
積が入力されるゼロレジスタの出力信号はゼロチェック
回路に入力されたワードより上位のワードが全てオール
ゼロであるか否かを示すことになる。抑止手段はゼロレ
ジスタの出力信号がゼロチェック回路に入力されたワー
ドよりも上位のワードが全てオールゼロの場合はゼロチ
ェック回路に入力されたワードと同一のワードをリーデ
ィングゼロカウント手段に加え、ゼロレジスタの出力信
号がゼロチェック回路に入力されたワードよりも上位の
ワードがオールゼロでないことを示している場合はリー
ディングゼロカウント手段によるリーディングゼロのカ
ウントを抑止するものであるから、リーディングゼロカ
ウント手段のカウント値はリーディングゼロカウント値
を示すことになる。

〔実施例〕

第１図は本発明の実施例のブロック図で、１′はマイク
ロプログラムにより各部の制御を行なう制御装置、７′
はゼロレジスタ、12はゼロ累積回路、13はデータ変換回
路であり、他の第５図と同一符号は同一部分を表してい
る。

第２図はゼロ累積回路12の構成例を示す回路図であり、
ゼロチェック回路６の出力信号とゼロレジスタ７′の出
力信号との論理積をとるアンド回路21と、制御装置１′
からの信号ｇが“1"の場合はアンド回路21の出力信号を
選択し、“0"の場合はゼロレジスタ７′の初期値となる
“1"を選択するセレクタ22とから構成されている。即
ち、ゼロ累積回路12はゼロレジスタ７′に一旦“0"がセ
ットされた後はゼロレジスタ７′に“1"が初期設定され
るまで、ゼロチェック回路６の出力信号の如何に拘わら
ずその出力信号を“0"に保持するものである。

第３図はデータ変換回路13の構成例を示した回路図であ
り、ゼロレジスタ７′の出力信号を反転するインバータ
31と、レジスタファイル２から読出されたワードの内の
最上位ビットとインバータ31の出力信号との論理和をと
るオア回路32とから構成されている。即ちデータ変換回
路13はゼロレジスタ７′の出力信号が“1"の場合はレジ
スタファイル２から読出されたワードをそのままリーデ
ィングゼロ検出回路８に加え、ゼロレジスタ７′の出力
信号が“0"の場合はワード内の最上位キャラクタを“0"
以外のキャラクタに変換するために、レジスタファイル
２から読出されたワードの内の最上位ビットを“1"にし
てリーディングゼロ検出回路８に加えるものである。

今、例えば、第１のレジスタファイル２の０番地から３
番地までにわたって格納されている４ワード構成の数値
データを第２のレジスタファイル３に転送すると共に、
この４ワード構成の数値データに対してリーディングゼ
ロカウントを行なう場合を考えてみる。第４図はこの時
の制御装置１′の処理内容の一例を示すフローチャート
である。尚、第４図の各ステップS1〜S6の処理はそれぞ
れ１クロック期間に於いて行なわれるものである。

制御装置１′は、先ず、アドレスレジスタ4,5に「０」
番地をセットすることによりレジスタファイル２の
「０」番地に格納されていた最上位ワードを読出し、ゼ
ロカウントレジスタ11にリセット信号ａを加えることに
よりゼロカウントレジスタ11の内容ZCRを「０」とし、
信号ｇを“1"とすると共にゼロレジスタ７′にセット信
号ｅを加えることにより、ゼロレジスタ７′に初期値
“1"をセットする（ステップS1）。レジスタファイル２
から読出された最上位ワードはレジスタファイル３、ゼ
ロチェック回路６及びデータ変換回路13に加えられる。

ゼロチェック回路６はレジスタファイル２から読出され
た最上位ワードに含まれるキャラクタがオールゼロであ
るか否かをチェックし、オールゼロならばその出力信号
を“1"とし、オールゼロでなければその出力信号を“0"
とする。また、ゼロチェック回路６の出力信号が加えら
れているゼロ累積回路12は、この場合、ゼロレジスタ
７′に“1"がセットされているものであるから、ゼロチ
ェック回路６の出力信号をそのままゼロレジスタ７′に
加える。また、データ変換回路13は、この場合、ゼロレ
ジスタ７′に“1"がセットされているものであるから、
レジスタファイル２から読出された最上位ワードをその
ままリーディングゼロ検出回路８に加える。また、リー
ディングゼロ検出回路８はデータ変換回路13を介してく
わえられた最上位ワードについて、その上位キャラクタ
から「０」でないキャラクタが現れるまでの「０」のキ
ャラクタ数をカウントする。

次いで、制御装置１′はレジスタファイル３に書込信号
ｆを加えることによりレジスタファイル２の「０」番地
から読出された最上位ワードをレジスタファイル３の
「０」番地に格納し、ゼロレジスタ７′にセット信号ｅ
を加えることにより最上位ワードについてのゼロチェッ
ク回路６のチェック結果をゼロレジスタ７′にセット
し、リーディングゼロレジスタ９にセット信号ｄを加え
ることにより最上位ワードについてのリーディングゼロ
検出回路８の検出結果をリーディングゼロレジスタ９に
セットし、アドレスレジスタ4,5に「１」番地をセット
することによりレジスタファイル２の「１」番地に格納
されている２番目のワードを読出す（ステップS2）。レ
ジスタファイル２から読出された２番目のワードはレジ
スタファイル３、ゼロチェック回路６及びデータ変換回
路13に加えられる。

ゼロチェック回路６はレジスタファイル２から読出され
た２番目のワードが加えられると、２番目のワードに含
まれるキャラクタがオールゼロか否かをチェックし、オ
ールゼロならばゼロ累積回路12に加える信号を“1"と
し、オールゼロでなければゼロ累積回路12に加える信号
を“0"とする。また、第２図に示す構成を有するゼロ累
積回路12はゼロチェック回路６及びゼロレジスタ７′の
出力信号が共に“1"の場合（最上位ワード及び２番目の
ワードが共にオールゼロの場合）のみゼロレジスタ７′
に加える信号を“1"とする。また、第３図に示す構成を
有するデータ変換回路13はゼロレジスタ７′の出力信号
が“1"の場合（最上位ワードがオールゼロの場合）は、
レジスタファイル２から読出された２番目のワードをそ
のままリーディングゼロ検出回路８に加え、ゼロレジス
タ７′の出力信号が“0"の場合（最上位ワードがオール
ゼロでない場合）はレジスタファイル２から読出された
２番目のワードの内の最上位ビットを“1"にしてリーデ
ィングゼロ検出回路８に加える。リーディングゼロ検出
回路８はデータ変換回路13の出力データについてのリー
ディングゼロを検出し、検出結果をリーディングゼロレ
ジスタ９に加える。

ここで、最上位ワードがオールゼロでない場合、レジス
タファイル２から読出された２番目のワード内の最上位
ビットを“1"とするのは、次の理由からである。即ち、
最上位ワードがオールゼロでない場合は、２番目のワー
ドについてリーディングゼロをカウントとしても無意味
であるから、最上位ワードがオールゼロでない場合は、
２番目のワードの最上位ビットを“1"とし、リーディン
グゼロ検出回路８のリーディングゼロカウント値を
「０」とするためである。

次いで、制御装置１′はレジスタファイル３に書込信号
ｆを加えることによりレジスタファイル２の「１」番地
から読出された２番目のワードをレジスタファイル３の
「１」番地に格納し、加算器10に加算信号ｃを加え、ゼ
ロカウントレジスタ11にセット信号ｂを加えることによ
りリーディングゼロカウントレジスタ９の内容LDZR（こ
の場合は最上位ワードについてのリーディングゼロカウ
ント値）とゼロカウントレジスタ11の内容ZCR（この場
合は「０」）とを加算して加算結果（この場合最上位ワ
ードについてのリーディングゼロカウント値）をゼロカ
ウントレジスタ11にセットし、ゼロレジスタ７′にセッ
ト信号ｅを加えることによりゼロ累積回路12の出力信号
をゼロレジスタ７′にセットし、リーディングゼロレジ
スタ９にセット信号ｄを加えることにより２番目のワー
ドについてのリーディングゼロカウント値をセットし、
アドレスレジスタ4,5に「２」番地をセットすることに
よりレジスタファイル２の「２」番地に格納されている
３番目のワードを読出す（ステップS3）。ステップS3で
読出された３番目のワードはレジスタファイル３、ゼロ
チェック回路６及びデータ変換回路13に加えられる。

ゼロチェック回路６は３番目のワードに含まれるキャラ
クタがオールゼロであるか否かを示す信号をゼロ累積回
路12に加え、ゼロ累積回路12はゼロチェック回路６及び
ゼロレジスタ７′の出力信号が共に“1"の場合（最上位
ワードから３番目のワードまでに含まれるキャリーが全
てオールゼロの場合）のみゼロレジスタ７′に加える信
号を“1"とする。また、データ変換回路13はゼロレジス
タ７′の出力信号が“1"の場合（最上位ワード及び２番
目のワードが共にオールゼロの場合）はレジスタファイ
ル２から読出された３番目のワードをそのままリーディ
ングゼロ検出回路８に加え、ゼロレジスタ７′の出力信
号が“0"の番目（１番目,2番目のワードにゼロでないキ
ャラクタが含まれている場合）は３番目のワードの内の
最上位ｂを“1"にしてリーディングゼロ検出回路８に加
え、リーディングゼロ検出回路８はデータ変換回路13の
出力データについてのリーディングゼロを検出し、検出
結果をリーディングゼロレジスタ９に加える。

次いで、制御装置１′はレジスタファイル３に書込信号
ｆを加えることにより、レジスタファイル３の「２」番
地にレジスタファイル２の「２」番地から読出された３
番目のワードを格納し、加算器10に加算信号ｃを加え、
ゼロカウントレジスタ11にセット信号ｂを加えることに
よりリーディングゼロレジスタ９の内容LDZRとゼロカウ
ントレジスタ11の内容ZCRとの加算結果をゼロカウント
レジスタ11にセットし、ゼロレジスタ７′にセット信号
ｅを加えることによりゼロ累積回路12の出力信号をゼロ
レジスタ７′にセットし、リーディングゼロレジスタ９
にセット信号ｄを加えることにより３番目のワードにつ
いてのリーディングゼロ検出回路８の検出結果リーディ
ングゼロレジスタ９にセットし、アドレスレジスタ4,5
に「３」番地をセットすることによりレジスタファイル
２から４番目のワードを読出す（ステップS4）。ここ
で、ゼロカウントレジスタ11には最上位ワードについて
のリーディングゼロカウント値がセットされているもの
であるから、ゼロカウントレジスタ11の内容ZCRとリー
ディングゼロレジスタ９の内容LDZRとを加算することに
より、最上位ワードに含まれるキャラクタがオールゼロ
であれば最上位ワードから２番目のワードまでのリーデ
ィングゼロカウント値が求められることになる。尚、最
上位ワードに含まれるキャラクタがオールゼロでなけれ
ば、前述したようにリーディングゼロ検出回路８の検出
結果が「０」となるものであるから、ゼロカウントレジ
スタ11には最上位ワードについてのリーディングゼロカ
ウント値が保持されることになる。

次いで、制御装置１′はレジスタファイル３に書込信号
ｆを加えることによりレジスタファイル３の「３」番地
に４番目のワードを格納し、加算器10に加算信号ｅを加
え、ゼロカウントレジスタ11にセット信号ｂを加えるこ
とによりリーディングゼロレジスタ９の内容LDZRとゼロ
カウントレジスタ11の内容ZCRとの加算結果をゼロカウ
ントレジスタ11にセットし、ゼロレジスタ７′にセット
信号ｅを加えることによりゼロ累積回路12の出力信号を
ゼロレジスタ７′にセットし、リーディングゼロレジス
タ９にセット信号ｄを加えることにより４番目のワード
についてのリーディングゼロ検出回路８の検出結果をリ
ーディングゼロレジスタ９にセットする（ステップS
5）。ここで、最上位ワード及び２番目のワードがオー
ルゼロであればレジスタファイル２から読出された３番
目のワードはそのままリーディングゼロ検出回路８に加
えられるものであるから、ステップS5に於いてリーディ
ングゼロレジスタ９の内容LDZRとゼロカウントレジスタ
11の内容ZCRとを加算することにより最上位ワードから
３番目のワードまでのリーディングゼロカウント値が求
められることになる。また、３番目のワードよりも上位
のワードにオールゼロでないワードがある場合は、３番
目のワードの最上位ビットは必ず“1"となり、リーディ
ングゼロ検出回路８の検出結果が「０」となるものであ
るから、ゼロカウントレジスタ11にセットされているリ
ーディングゼロカウント値がそれぞれ変更されることは
ない。

次いで、制御装置１′は加算器10に加算信号ｃを加え、
ゼロカウントレジスタ11にセット信号ｂを加えることに
よりリーディングゼロレジスタ９の内容LDZRとゼロカウ
ントレジスタ11の内容ZCRとの加算結果をゼロカウント
レジスタ11にセットする（ステップS6）。ここで、４番
目のワードよりも上位のワードがオールゼロであれば４
番目のワードはそのままリーディングゼロ検出回路８に
加えられるものであるから、ステップS6でリーディング
ゼロレジスタ９の内容LDZRとゼロカウントレジスタ11の
内容ZCRとを加算することにより最上位ワードから４番
目のワードまでのリーディングゼロカウント値を求める
ことができる。また、４番目のワードよりも上位のワー
ドにオールゼロでないワードがある場合は４番目のワー
ドの最上位ビットは必ず“1"となり、リーディングゼロ
検出回路８の検出結果が「０」になるものであるから、
リーディングゼロレジスタ11にセットされているリーデ
ィングゼロカウント値が変更されることはない。

このように、本実施例はリーディングゼロのカウントを
行なうワードよりも上位のワードがオールゼロでない場
合、リーディングゼロ検出回路８の計数値がゼロとなる
ように、レジスタファイル２から読出されたワードを変
換するものであるから、制御装置１′はリーディングゼ
ロのカウントを行なっているワードよりも上位のワード
がオールゼロであるか否かを判別する必要がなく、従っ
て制御装置１′の処理内容を従来例に比較して簡単にす
ることができると共にその金物量を少ないものとするこ
とができる。

尚、上述した実施例に於いては、リーディングゼロのカ
ウントを行なうワードよりも上位のワードがオールゼロ
でない場合、データ変換回路13でリーディングゼロのカ
ウントを行なうワードの最上位ビットを“1"とすること
により、リーディングゼロカウント値がセットされるゼ
ロカウントレジスタ11の更新を停止するようにしたが、
これに限られるものではなく、例えば加算器10の動作を
停止するようにしても良いことは勿論である。

また、上述した実施例に於いては説明しなかったが、数
値データを構成する最上位ワードから最下位ワードまで
のワードに含まれるキャラクタがオールゼロの場合、ゼ
ロレジスタ７′の内容は“1"になっているものであるか
ら、ゼロレジスタ７′の内容に基づいて数値データがオ
ールゼロであるか否かを容易に判定することが可能とな
る。これに対して、第５図に示した従来例ではゼロレジ
スタ７の内容が“1"であっても数値データがオールゼロ
であるとは言えず、数値データがオールゼロであるか否
かを検出するためにはゼロカウントレジスタ11にセット
されているリーディングゼロカウント値と数値データの
長さとを比較しなければならないので、数値データがオ
ールゼロであるか否かを判定するのが面倒になる問題が
ある。

〔発明の効果〕

以上説明したように、本発明は、ゼロレジスタの出力信
号がゼロチェック回路に加えられたワードよりも上位の
ワードがオールゼロであることを示している場合はゼロ
チェック回路に加えられているワードと同一のワードを
リーディングゼロ検出回路に加え、オールゼロでないこ
とを示している場合はリーディングゼロ検出回路8,リー
ディングゼロレジスタ9,加算器，ゼロカウントレジスタ
11等からなるリーディングゼロカウント手段によるリー
ディングゼロのカウントを抑止するデータ変換回路13等
からなる抑止手段を備えたものであり、制御装置はリー
ディングゼロをカウントするワードよりも上位のワード
がオールゼロであるか否かを判定する必要がなくなるも
のであるから、従来例に比較して制御装置の金物量及び
ファームウェア量を減少させることができる利点があ
る。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、 第２図はゼロ累積回路12の構成例を示す回路図、 第３図はデータ変換回路13の構成例を示す回路図、 第４図は制御装置１′の処理内容の一例を示すフローチ
ャート、 第５図は従来例のブロック図及び、 第６図は制御装置１の処理内容の一部を示すフローチャ
ートである。 図に於いて、1,1′…制御装置、2,3…レジスタファイ
ル、4,5…アドレスレジスタ、６…ゼロチェック回路、
7,7′…ゼロレジスタ、８…リーディングゼロ検出回
路、９…リーディングゼロレジスタ、10…加算器、11…
ゼロカウントレジスタ、12…ゼロ累積回路、13…データ
変換回路、21…アンド回路、22…セレクタ、31…インバ
ータ、32…オア回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数ワードから構成される数値データのリ
   ーディングゼロカウントを行なうデータ処理装置に於い
   て、 前記数値データを構成する複数のワードが上位ワードよ
   り順次入力され、入力されたワードに含まれるキャラク
   タがオールゼロであるか否かをチェックし、その結果を
   示す信号を出力するゼロチェック回路と、 入力信号がセットされるゼロレジスタと、 該ゼロレジスタの出力信号と前記ゼロチェック回路の出
   力信号との論理積をとることにより、最上位ワードから
   前記ゼロチェック回路でチェックが済んだワードまでに
   含まれるキャラクタがオールゼロであるか否かを示す信
   号を前記ゼロレジスタに出力するゼロ累積回路と、 入力されたワードについてその上位の桁からゼロでない
   桁が現れるまでのゼロの桁数をカウントすると共に各ワ
   ードについての桁数を順次加算するリーディングゼロカ
   ウント手段と、 前記ゼロレジスタの出力信号が前記ゼロチェック回路に
   入力されたワードよりも上位のワードがオールゼロでな
   いことを示している場合は前記リーディングゼロカウン
   ト手段によるリーディングゼロのカウントを抑止し、前
   記ゼロレジスタの出力信号が前記ゼロチェック回路に入
   力されたワードよりも上位のワードがオールゼロである
   ことを示している場合は前記ゼロチェック回路に入力さ
   れたワードと同一のワードを前記リーディングゼロカウ
   ント手段に入力する抑止手段と、 前記ゼロチェック回路に前記数値データを構成する複数
   のワードを上位ワードより１ワードずつ順次加えると共
   に、前記ゼロレジスタの入力信号のセットタイミング及
   び前記リーディングゼロカウント手段の動作タイミング
   を制御する制御手段とを備えたことを特徴とするデータ
   処理装置。