JPS6189683A - 発光半導体装置 - Google Patents
発光半導体装置Info
- Publication number
- JPS6189683A JPS6189683A JP59211957A JP21195784A JPS6189683A JP S6189683 A JPS6189683 A JP S6189683A JP 59211957 A JP59211957 A JP 59211957A JP 21195784 A JP21195784 A JP 21195784A JP S6189683 A JPS6189683 A JP S6189683A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting diode
- semiconductor device
- led
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野〕
本発明は一つのセグメントに複数の発光素子をマウント
して高輝度化を図るようにした発光半導体装置の改良に
係る。
して高輝度化を図るようにした発光半導体装置の改良に
係る。
発光ダイオード（ＬＥＤ）を用いたＬＥＤランプ或いは
ＬＥＤ発光表示装置において、同一パッケージ内または
同一セグメント内に複数個のＬＥＤペレットを配置して
明るさを増大する方法が従来から行なわれている。第２
図はこのようにして複数個のＬＥＤベレットを、発光表
示装置の同一のセグメント上に配置してアセンブリーし
た状態を示す説明図である。
ＬＥＤ発光表示装置において、同一パッケージ内または
同一セグメント内に複数個のＬＥＤペレットを配置して
明るさを増大する方法が従来から行なわれている。第２
図はこのようにして複数個のＬＥＤベレットを、発光表
示装置の同一のセグメント上に配置してアセンブリーし
た状態を示す説明図である。
同図において、１はカソードリード、２はアノードリー
ドである。カソードリード１上には二個のＬＥＤチップ
３１．３２がマウントされている。
ドである。カソードリード１上には二個のＬＥＤチップ
３１．３２がマウントされている。
これら二つのＬＥＤベレットは何れもＮ型基板の表面上
にＰ型層を成長させた構造で、順バイアスを印加させて
発光させるものである。従って、裏面電恒が形成された
Ｎ型基板側をカソードリード１上に接合してマウントさ
れている。そして、Ｐ型層表面に形成された図示しない
表面電極は、夫々ボンディングワイヤ４１．４２を介し
てアノードリード２に接続されている。
にＰ型層を成長させた構造で、順バイアスを印加させて
発光させるものである。従って、裏面電恒が形成された
Ｎ型基板側をカソードリード１上に接合してマウントさ
れている。そして、Ｐ型層表面に形成された図示しない
表面電極は、夫々ボンディングワイヤ４１．４２を介し
てアノードリード２に接続されている。
上記のように、同一のセグメント上に二個のしＥＤペレ
ット３１．３２を並列にマウントし、同時に発光させる
ことにより当該セグメントにおける些量を倍加し、輝度
の向上を図っている。
ット３１．３２を並列にマウントし、同時に発光させる
ことにより当該セグメントにおける些量を倍加し、輝度
の向上を図っている。
上記従来のアセンブリー構造では、同一箇所にマウント
された複数のＬＥＤベレットが同種類であるため、これ
らを全部並列に配線しなければならない。従って、ベレ
ット数が増加すると内部配線が複雑になることから、Ｌ
ＥＤチップの数が制限されざるを得ないという問題があ
った。
された複数のＬＥＤベレットが同種類であるため、これ
らを全部並列に配線しなければならない。従って、ベレ
ット数が増加すると内部配線が複雑になることから、Ｌ
ＥＤチップの数が制限されざるを得ないという問題があ
った。
また、配線基板やリードフレームを用いた数字表示装置
等では、一つの表示セグメントが極めて狭いため、スペ
ース上の限界から複数のＬＥ’Ｄチップをマウントする
のは極めて困難で、第２図のような従来の構造は採用で
きないという問題があった。
等では、一つの表示セグメントが極めて狭いため、スペ
ース上の限界から複数のＬＥ’Ｄチップをマウントする
のは極めて困難で、第２図のような従来の構造は採用で
きないという問題があった。
本発明は上記事情に鑑みてなされたもので、発光半導体
装置における同一セグメントに複数の発光素子をマウン
トする際、スペース及び配線上の制限を大幅に緩和する
ことができるアセンブリー構造を提供し、輝度向上その
他の効果を（ｑることができる発光半導体装置を提供す
るものである。
装置における同一セグメントに複数の発光素子をマウン
トする際、スペース及び配線上の制限を大幅に緩和する
ことができるアセンブリー構造を提供し、輝度向上その
他の効果を（ｑることができる発光半導体装置を提供す
るものである。
〔発明の概要〕 □
本発明による発光半導体装置は、アノードリードまたは
アノード配線パターン上にマウントされた第一の発光ダ
イオード素子と、カソードリードまた□はカソード配線
パターン上辷マウントされた第二の発光ダイオード素子
と、前記第−の発光ダイオード素子および第二の発光ダ
イオード素子の頂面に形成された電極を相互に直列接続
するボンディングワイヤとを具備し、前記第一および第
二の発光ダイオード素子を同時に発光させるようにした
ことを特徴とするものである。
アノード配線パターン上にマウントされた第一の発光ダ
イオード素子と、カソードリードまた□はカソード配線
パターン上辷マウントされた第二の発光ダイオード素子
と、前記第−の発光ダイオード素子および第二の発光ダ
イオード素子の頂面に形成された電極を相互に直列接続
するボンディングワイヤとを具備し、前記第一および第
二の発光ダイオード素子を同時に発光させるようにした
ことを特徴とするものである。
上記本発明によるアセンブリー構造を、第２図の従来の
構造に対比させた形で例示すれば第１図（Ａ）または同
図（Ｂ）の通りである。図中、第２図と同じ部分には同
一の参照番号を付しである。
構造に対比させた形で例示すれば第１図（Ａ）または同
図（Ｂ）の通りである。図中、第２図と同じ部分には同
一の参照番号を付しである。
即ち、１はカソードリード、２はアノードリード、４は
ボンディングワイヤである。
ボンディングワイヤである。
まず第１図（Ａ）の構造について説明すると、カソード
リード１上には第２図におけるＬＥ［）チップ、３１．
３２と同じ構造、即ち、Ｎ型基板の表面上に゛ＰＰ型層
成長させた構造で、順バイアスを印加されて発光するＬ
ＥＤチップ３がマウントされている。他方、アノードリ
ード２上にはＰ型基板の表面上にＮ型層を成長させた構
造で、順バイアスを印加されて発光するＬＥＤチップ３
′がマウントされている。ＬＥＤチップ３および３′は
夫々裏面電極が形成されたＮ型基板側またはＰ型基板側
をカソードリード１またはアノードリード２上に接合し
てマウントされている。゛そして、チップ頂面に形成さ
れた図示しない表面電極はボンディングワイヤ４を介し
てアノードリード２に接続されている。こうして直列に
接続されて同一のセグメントに配設されたＬＥＤチップ
３．３′には何れも順バイアスが印加され、同時に発光
することになる。
リード１上には第２図におけるＬＥ［）チップ、３１．
３２と同じ構造、即ち、Ｎ型基板の表面上に゛ＰＰ型層
成長させた構造で、順バイアスを印加されて発光するＬ
ＥＤチップ３がマウントされている。他方、アノードリ
ード２上にはＰ型基板の表面上にＮ型層を成長させた構
造で、順バイアスを印加されて発光するＬＥＤチップ３
′がマウントされている。ＬＥＤチップ３および３′は
夫々裏面電極が形成されたＮ型基板側またはＰ型基板側
をカソードリード１またはアノードリード２上に接合し
てマウントされている。゛そして、チップ頂面に形成さ
れた図示しない表面電極はボンディングワイヤ４を介し
てアノードリード２に接続されている。こうして直列に
接続されて同一のセグメントに配設されたＬＥＤチップ
３．３′には何れも順バイアスが印加され、同時に発光
することになる。
次に第１図（Ｂ）の構造について説明すると、この場合
はアノードリード２上にマウントされたＬＥＤチップ３
″の構造が異なるが、それ以外は第１図（Ａ）と同じで
ある。即ち、ＬＥＤチップ３″はＮ型基板表面にＰ型層
を成長させ、且つ逆バイアスの印加により発光するよう
になっている。
はアノードリード２上にマウントされたＬＥＤチップ３
″の構造が異なるが、それ以外は第１図（Ａ）と同じで
ある。即ち、ＬＥＤチップ３″はＮ型基板表面にＰ型層
を成長させ、且つ逆バイアスの印加により発光するよう
になっている。
このように逆バイアスで発光するＬＥＤ自体については
既に知られており、例えば、Ｎ ｎｔｏｎａｌＴｅｃｈ
ｎｉｃａｌ Ｒｅｐｏｒｔ Ｖｏｌ、２５ Ｎｏ、
６ Ｄｅｃ。
既に知られており、例えば、Ｎ ｎｔｏｎａｌＴｅｃｈ
ｎｉｃａｌ Ｒｅｐｏｒｔ Ｖｏｌ、２５ Ｎｏ、
６ Ｄｅｃ。
１９７９に報告されている。そして、ＬＥＤチップ３″
はＮ型基板側に形成された裏面電極をアノードリード２
上に接合してマウントされている。この場合、ＬＥＤチ
ップ３には順バイアスが印加され、ＬＥＤチップ３″に
は逆バイアスが印加されるから、両者は同時に発光する
ことになる。
はＮ型基板側に形成された裏面電極をアノードリード２
上に接合してマウントされている。この場合、ＬＥＤチ
ップ３には順バイアスが印加され、ＬＥＤチップ３″に
は逆バイアスが印加されるから、両者は同時に発光する
ことになる。
上述したところから明らかなように、本発明ではＬＥＤ
チップを直列に接続することから、従来の所謂セカンド
ボンディング位置くボンディングワイヤとリードとの接
合部分）にもＬＥＤチップを配置することが可能となる
。従って、従来と同じフレームや配線基板を用いた場合
にも、スペース的或いは配線上の制約は回答増大するこ
となく、同一セグメントに従来の２倍の個数のＬＥＤチ
ップを配置することができる。その結果、本発明によれ
ば次の効果が得られる。
チップを直列に接続することから、従来の所謂セカンド
ボンディング位置くボンディングワイヤとリードとの接
合部分）にもＬＥＤチップを配置することが可能となる
。従って、従来と同じフレームや配線基板を用いた場合
にも、スペース的或いは配線上の制約は回答増大するこ
となく、同一セグメントに従来の２倍の個数のＬＥＤチ
ップを配置することができる。その結果、本発明によれ
ば次の効果が得られる。
第一に、同系統色のＬＥＤチップを複数用いることによ
り、発光セグメントの輝度を倍加することができる。
り、発光セグメントの輝度を倍加することができる。
第二には、異系統色のＬＥＤチップを複数用い、夫々の
ＬＥＤチップからの光を干渉させるようにすれば一つの
ＬＥＤチップでは得られない全く別の発光色を得ること
ができる。
ＬＥＤチップからの光を干渉させるようにすれば一つの
ＬＥＤチップでは得られない全く別の発光色を得ること
ができる。
第三に、従来のセカンドボンディング位置にもＬＥＤチ
ップをマウントし、チップとチップとの間でワイヤボン
ディングを行なうためボンディング位置が殆ど同じレベ
ルになり、従ってボンディングミスの発生を防止できる
。
ップをマウントし、チップとチップとの間でワイヤボン
ディングを行なうためボンディング位置が殆ど同じレベ
ルになり、従ってボンディングミスの発生を防止できる
。
第四の効果としては、“□従来フレームや配線基板のセ
カンドボンディング位置に施されていた金や銀の貴金属
メッキが不要になるから、部品の大幅なコストダウンが
可能となる。
カンドボンディング位置に施されていた金や銀の貴金属
メッキが不要になるから、部品の大幅なコストダウンが
可能となる。
第３図は本発明をφ２０の大型ＬＥＤランプに適用した
一実施例を°示す平面図である。この実施例は従来と同
じリードフレームを用いてアセンブ 。
一実施例を°示す平面図である。この実施例は従来と同
じリードフレームを用いてアセンブ 。
リーされている。同図において、１１〜１６はカソード
リード、２１〜２６はアノードリードである。カソード
リード１１〜１６には、夫々第１図で説明したＬＥＤチ
ップ３と同じ構造を有するＬＥＤチッ７３１〜３日がマ
ウントされている。また、カソードリード２１〜２６に
は夫々第１図（Ａ）で説明したＬＥＤチップ３′と同じ
構造のＬＥＤチップ３１′〜３６′がマウントされてい
る。そして、ＬＥＤチップ３１〜３６はポンディ□ング
ワイヤを介して夫々対応するＬＥＤチツ１３１′〜３６
′に接続されている。
リード、２１〜２６はアノードリードである。カソード
リード１１〜１６には、夫々第１図で説明したＬＥＤチ
ップ３と同じ構造を有するＬＥＤチッ７３１〜３日がマ
ウントされている。また、カソードリード２１〜２６に
は夫々第１図（Ａ）で説明したＬＥＤチップ３′と同じ
構造のＬＥＤチップ３１′〜３６′がマウントされてい
る。そして、ＬＥＤチップ３１〜３６はポンディ□ング
ワイヤを介して夫々対応するＬＥＤチツ１３１′〜３６
′に接続されている。
上記実施例におけるＬＥＤチップ３１〜３６と対応する
ＬＥＤチップ３１′〜３５′との接続は第１図（Ａ＞の
場合と全く同じであり、従ってこれらのＬＥＤチップは
全部向特に発光する。この場合、アノードリード上のし
ＥＤチップ３１′〜３６′は従来のＬＥＤランプでは設
けることができなかったものであるから一全部同系統色
のＬＥＤチップを用いれば、上記実施例のＬＥＤランプ
はその分だけ高輝度化を達成できる。
ＬＥＤチップ３１′〜３５′との接続は第１図（Ａ＞の
場合と全く同じであり、従ってこれらのＬＥＤチップは
全部向特に発光する。この場合、アノードリード上のし
ＥＤチップ３１′〜３６′は従来のＬＥＤランプでは設
けることができなかったものであるから一全部同系統色
のＬＥＤチップを用いれば、上記実施例のＬＥＤランプ
はその分だけ高輝度化を達成できる。
第１図（Ａ＞および同図（８）は夫々本発明による発光
半導体装置を概略的に示す説明図、第２図は従来の発光
半導体装置を示す説明図、第３図は本発明を大型ＬＥＤ
ランプに適用した一実施例を示す説明図である。 １．１１〜１６・・・カソードリード、２．２１〜２６
・・・アノードリード、３．３１〜３ｓ 、３’ 。 ３１′〜３ｓ’、３”・・・ＬＥＤチップ、４・・・ボ
ンディングワイヤ。
半導体装置を概略的に示す説明図、第２図は従来の発光
半導体装置を示す説明図、第３図は本発明を大型ＬＥＤ
ランプに適用した一実施例を示す説明図である。 １．１１〜１６・・・カソードリード、２．２１〜２６
・・・アノードリード、３．３１〜３ｓ 、３’ 。 ３１′〜３ｓ’、３”・・・ＬＥＤチップ、４・・・ボ
ンディングワイヤ。
Claims (5)
- （１）アノードリードまたはアノード配線パターン上に
マウントされた第一の発光ダイオード素子と、カソード
リードまたはカソード配線パターン上にマウントされた
第二の発光ダイオード素子と、前記第一の発光ダイオー
ド素子および第二の発光ダイオード素子の頂面に形成さ
れた表面電極を相互に直列接続するボンディングワイヤ
とを具備し、前記第一および第二の発光ダイオード素子
を同時に発光させるようにしたことを特徴とする発光半
導体装置。 - （２）前記第一および第二の発光ダイオード素子が何れ
も順バイアスで発光するものであり、第一の発光ダイオ
ード素子の表面電極はＰ型層に、また第二の発光ダオー
ド素子の表面電極はＮ型層に形成されていることを特徴
とする特許請求の範囲第１項記載の発光半導体装置。 - （３）前記第一および第二の発光ダイオード素子の一方
は順バイアスで発光し、他方は逆バイアスで発光するも
のであり、両者の表面電極が同一導電型層に形成されて
いることを特徴とする特許請求の範囲第１項記載の発光
半導体装置。 - （４）前記第一および第二の発光ダイオード素子が同系
統色で発光するものであることを特徴とする特許請求の
範囲第１項、第２項または第３項記載の発光半導体装置
。 - （５）前記第一および第二の発光ダイオード素子が異系
統色で発光するものであることを特徴とする特許請求の
範囲第１項、第２項または第３項記載の発光半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59211957A JPS6189683A (ja) | 1984-10-09 | 1984-10-09 | 発光半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59211957A JPS6189683A (ja) | 1984-10-09 | 1984-10-09 | 発光半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6189683A true JPS6189683A (ja) | 1986-05-07 |
Family
ID=16614499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59211957A Pending JPS6189683A (ja) | 1984-10-09 | 1984-10-09 | 発光半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6189683A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5324962A (en) * | 1991-06-13 | 1994-06-28 | Kabushiki Kaisha Toshiba | Multi-color semiconductor light emitting device |
| EP1465256A1 (en) * | 2003-04-03 | 2004-10-06 | Micro Photonics Technology | A method of producing a light source and a light source assembly |
| WO2007149362A2 (en) * | 2006-06-16 | 2007-12-27 | Articulated Technologies, Llc | Solid state light sheet and bare die semiconductor circuits with series connected bare die circuit elements |
| WO2009067991A2 (de) * | 2007-11-29 | 2009-06-04 | Osram Opto Semiconductors Gmbh | Halbleiteranordnung sowie verfahren zur herstellung einer halbleiteranordnung |
| CN107516656A (zh) * | 2016-06-18 | 2017-12-26 | 苏州科医世凯半导体技术有限责任公司 | 一种多类型led芯片组合封装模组 |
-
1984
- 1984-10-09 JP JP59211957A patent/JPS6189683A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5324962A (en) * | 1991-06-13 | 1994-06-28 | Kabushiki Kaisha Toshiba | Multi-color semiconductor light emitting device |
| US5491349A (en) * | 1991-06-13 | 1996-02-13 | Kabushiki Kaisha Toshiba | Multi-color light emitting device |
| EP1465256A1 (en) * | 2003-04-03 | 2004-10-06 | Micro Photonics Technology | A method of producing a light source and a light source assembly |
| WO2007149362A2 (en) * | 2006-06-16 | 2007-12-27 | Articulated Technologies, Llc | Solid state light sheet and bare die semiconductor circuits with series connected bare die circuit elements |
| WO2007149362A3 (en) * | 2006-06-16 | 2008-04-24 | Articulated Technologies Llc | Solid state light sheet and bare die semiconductor circuits with series connected bare die circuit elements |
| US7858994B2 (en) | 2006-06-16 | 2010-12-28 | Articulated Technologies, Llc | Solid state light sheet and bare die semiconductor circuits with series connected bare die circuit elements |
| WO2009067991A2 (de) * | 2007-11-29 | 2009-06-04 | Osram Opto Semiconductors Gmbh | Halbleiteranordnung sowie verfahren zur herstellung einer halbleiteranordnung |
| WO2009067991A3 (de) * | 2007-11-29 | 2009-08-20 | Osram Opto Semiconductors Gmbh | Halbleiteranordnung sowie verfahren zur herstellung einer halbleiteranordnung |
| CN107516656A (zh) * | 2016-06-18 | 2017-12-26 | 苏州科医世凯半导体技术有限责任公司 | 一种多类型led芯片组合封装模组 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9711489B2 (en) | Multiple pixel surface mount device package | |
| US10431567B2 (en) | White ceramic LED package | |
| TWI467737B (zh) | 發光二極體封裝結構、照明裝置及發光二極體封裝用基板 | |
| TW202029526A (zh) | 發光二極體封裝元件及發光裝置 | |
| US10896897B2 (en) | LED display module and method of making thereof | |
| JPH05304318A (ja) | 発光素子アレイ基板 | |
| WO2012042962A1 (ja) | 発光装置および発光装置の製造方法 | |
| US20190006326A1 (en) | Led package, led module and method for manufacturing led package | |
| US10211189B2 (en) | LED module | |
| CN113571627A (zh) | 一种led显示单元线路板 | |
| JPS6189683A (ja) | 発光半導体装置 | |
| US7982317B2 (en) | Semiconductor device, semiconductor device module, and method for manufacturing the semiconductor device module | |
| JP2002111065A (ja) | 半導体発光装置 | |
| KR100882995B1 (ko) | 패키지 하지 않고 사용할 수 있는 정합형 발광 다이오드 및 그 제조방법 | |
| JP2014192313A (ja) | Ｌｅｄ発光装置 | |
| JPH01157577A (ja) | 半導体発光装置 | |
| JP2013069824A (ja) | 発光装置 | |
| JPH06310763A (ja) | 発光ダイオードランプ | |
| KR20160094162A (ko) | 투명 전광 장치 | |
| JPS59206873A (ja) | 発光表示装置 | |
| US11276673B2 (en) | Multi pixel LED packages | |
| US10522730B2 (en) | LED lighting apparatus | |
| KR101602861B1 (ko) | 발광 소자 | |
| KR20210004476A (ko) | 직병렬 연결된 복수의 발광 다이오드 칩을 갖는 발광 모듈 | |
| KR102677899B1 (ko) | 듀얼 led 칩 패키지를 구비한 조명장치 |