JPS6188628A - 送受信装置 - Google Patents

送受信装置

Info

Publication number
JPS6188628A
JPS6188628A JP21014984A JP21014984A JPS6188628A JP S6188628 A JPS6188628 A JP S6188628A JP 21014984 A JP21014984 A JP 21014984A JP 21014984 A JP21014984 A JP 21014984A JP S6188628 A JPS6188628 A JP S6188628A
Authority
JP
Japan
Prior art keywords
pulse
data signal
transmitting
circuit
polarity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21014984A
Other languages
English (en)
Other versions
JPH0327134B2 (ja
Inventor
Yoshizumi Futamura
二村 好純
Hideo Nishimura
秀夫 西村
Tadahiko Nakamura
忠彦 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TOHO ELECTRON KK
Toyota Motor Corp
Toyoda Koki KK
Original Assignee
TOHO ELECTRON KK
Toyota Motor Corp
Toyoda Koki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TOHO ELECTRON KK, Toyota Motor Corp, Toyoda Koki KK filed Critical TOHO ELECTRON KK
Priority to JP21014984A priority Critical patent/JPS6188628A/ja
Publication of JPS6188628A publication Critical patent/JPS6188628A/ja
Publication of JPH0327134B2 publication Critical patent/JPH0327134B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は同一の仏)′A路に)ス受信機能をイエする複
数個の送受信コニツ1−を接続してなる送受信装置に関
する。
〔従来技術〕
この種の送受信装置しては、一対の伝送路にカウンタ用
パルスを所定の時間間隔を置いて順次伝)スする指令コ
ニットと、前記伝送路に接続された複数個の送受信ユニ
ツ]−とを備え、前記指令ユニッ1−から出力されるカ
ウンタ用パルスのカウント値が前記送受信ユニットに予
め割当てられている7Jウント値と一致していることを
)X受信ユニットで判別した時に、その判別した送受信
コニブト間若しくは該判別した送受信コニットと前記指
令:2ニツトとの間で正パルス及び負パルスか交互に連
続して生ずるデータ信号を前記伝送路を介して選択的に
伝送するように構成したものが考えられており、この場
合、カウンタ用パルスのパルス幅はデータ(i JYた
る正パルス及び負パルスのパルス幅より大となるJ:う
に設定されていて、そのパルス幅の相違によりカウンタ
用パルスとデータ信号とが識別されるようになっている
ところで、送受信ユニットは正パルス及び負パルスが交
互に連続して生ずるデータ信号を選択して伝送するもの
であるから、正及び負パルスが常に交互に連続して出力
されるとは限らないものであり、例えば正パルスのみが
断続的に出力される場合もある。このような場合、伝送
路の総延長距離が例えば5Km以上もの大になると、伝
送路のインダクタンス及びキャパシタンスが大きくなっ
てデータ信号の特に立下がり波形が鈍化して負パルスの
エリアまで延びるようになり、従って、データ信号のパ
ルス幅が見掛工大となってカウンタ用パルスと識別でき
なくなり、正常な送受信動作が行なえなくなるという解
決すべき問題がある。
〔発明の目的〕 本発明は上記事情に鑑みてなされたもので、その目的は
、伝送路の総延長距離が大となってもカウンタ用パルス
とデータ信号との識別を確実に行なうことができる送受
信@置を提供するにある。
〔発明の要約〕
本発明は、正パルス及び負パルスの内の一方の極性のデ
ータ信号が他方の極性のデータ信号のエリアまで延びた
時にこれを検出してその一方の極性のデータ信号を強制
的に放電させる放電検出回路を設ける構成に特徴を有す
る。
〔実施例〕
以下本発明の一実施例につぎ図面を参照して説明する。
第1図はシステム全体の構成を示すもので、1は指令ユ
ニット、2o 、21.・・・2nは(rl+x)個の
ユニットグループであり、各ユニットグループ2゜、2
1.・・・2nは夫々複数個例えば2個の送受信ユニッ
ト3a a 、 3o bの組、3ta+31bの組、
・・・3na、3nbの組から構成されており、そして
指令ユニット1及び送受信ユニット3. a 。
3o IT 、 31a 、 3t h 、・・3na
、 3nbは一対の伝送路La、l−bに接続されてい
る。
先ず、第2図に従って指令ユニット1について述べる。
4は矩形パルスを発生する高周波の発振回路であり、そ
の発振出力たる発振パルスP1はカウンタ用パルス発生
回路5の入力端子に与えられるようになっている。この
カウンタ用パルス、発生回路5は、発振パルスP1を適
宜分周し、出力端子からカウンタ用パルスたる負(−)
の矩形波のリセットパルスP20を発生するとどもにそ
の後は所定の時間間隔を置いて該リセットパルスP2o
と同一パルス幅のカウンタ用パルスたる正(十)の矩形
波の計数パルスP21. P22 、・・・Pznを順
次発生するようになっている。この場合、カウンタ用パ
ルス発生回路5は、第5図(a)に示すように、負極性
のリセットパルスP20を発生した後その立上り部にこ
れと連続して該リセットパルスP20とは逆極性たる正
極性の補助パルスP2 o ’を付加して発生し、又、
正極性の計数パルスP21 + P22 +・・・Pz
nを発生した後夫々の立下り部にこれらと連続して該計
数パルスP2 s 、 P22 、・・・Pznとは逆
極性たる負極性の補助パルスP2t’ 、P22’ 、
・、、p2n+を夫々付加して発生するようになってい
る。そして、このカウンタ用パルス発生回路5の出力端
子からのリセットパルスP20及び補助パルスP2 o
 ’並びに計数パルスP211P22.・・・Pzn及
び補助パルスP21’ * P22’ 、−Pzn” 
は伝送路1.a、1−bに伝送されるとともにカウンタ
6の入力端子に与えられるようになっている。このカウ
ンタ6はリセットパルスP20が与えられるとその立上
り部でrOJにリセットされ、その後は計数パルスP2
 t 、 P221・・・Pznが与えられるとその立
下り部でトリガされて「1」、「2」、・・・rnJの
ようにカウント動作を行なうようになっている。7はチ
ェック回路であり、これはカウンタ6のカウント値を示
すカウント信号S6と伝送路La、Lbからの後述する
チェックパルスとが与えられることによって、どのユニ
ットグループのどの送受信ユニットが故障したかをチェ
ックするものである。尚、この指令ユニット1において
伝送路Lbはアースされている。
さて、第3図に従ってユニットグループ2o+21、・
・・2nの送受信ユニット3oa、3nl)。
3r a 、 3t b 、 −3na、 3nbニ”
)イi’iホヘルニ、これらは同一構成をなすので以下
送受信ユニット3oaの構成を代表して)ホベる。叩ち
、8,9は入出力端子であり、その一方の入出力端子8
は伝送路1−aに接続され、他方の入出力端子9は伝送
路Lbに接続されているとともにアースされている。更
に、入出力端子8は抵抗10を介して二分岐され、その
第1及び第2の分岐端は図示極性のダイオード11及び
12を夫々介し且つ受信回路13を構成するフォトカプ
ラ14及び15の図示極性の発光ダイオード14a及び
15aを夫々介してアースされている。そして、フォト
カプラ14及び15のフォトトランジスタ14b及び1
5bにおいて、その各コレクタはコントロール回路16
の入ノコ端子(a及びrbに夫々接続されているととも
に抵抗17及び18を夫々介して正(→−)電源端子1
9に接続されており、各エミッタはアースされている。
更に、前記入出力端子8は送信回路20を構成するNP
N形のトランジスタ21及びPNP形のトランジスタ2
2の各エミッタの共通接続点に接続されており、該トラ
ンジスタ21及び22の各ベースはJt通に接続されて
その共通接続点は前記コントロール回路1Gの出力端子
Oに接続され、又、1−ランジスタ21のコレクタは前
記正電源端子1つに接続されているとともに、トランジ
スタ22のコレクタは負(−)電源端子23に接続され
ている。尚、前記コントロール回路16は後)ホするよ
うに制御動作を行なうもので、入出力端子I10から入
出力回路24を介して図示しない複数の負荷に選択的に
動作伏目をrゴえて動作させ、又、入出力端子I10に
前記複数の負荷から入出力回路24を介してデータ信号
を受(プて所定の制御を行なうようになっている。
一方、25は前記指令コニット1の近傍に設置された放
電検出回路であり、以下これについて第4図を参照しな
がら説明する。2G及び27は入力端子であり、その一
方の入力端子26は伝送路Laに接続され、他方の入力
端子27は伝送路Lbに接続されているとともにアース
されている。
更に、前記一方の入力端子26は、図示極性のダイオー
ド28及び抵抗29を介して放電用のNPN形のトラン
ジスタ30のコレクタに接続されているとともに、図示
極性のダイオード31及び抵抗32を介して放電用のP
NP形のトランジスタ33のコレクタに接続されており
、そして、両トランジスタ30及び33のエミッタは共
通に接続されて、その共通接続点は入力端子27に接続
されている。又、トランジスタ30及び33の各ベース
、エミッタ間には抵抗34及び35が接続され、該トラ
ンジスタ3oのベースは抵抗36を介してフォトカプラ
37におけるフォトトランジスタ37aのエミッタに接
続されているとともに、トランジスタ33のベースは抵
抗38を介してフォトカプラ39にお【プるフォトトラ
ンジスタ39aのエミッタに接続されている。更に、フ
ォトトランジスタ37a及び39aの各エミッタ間には
抵抗40及び41の直列回路が接続され、その抵抗40
及び41の共通接続点は前記抵抗34及び35の共通接
続点に接続されており、そして、ツォ1〜トランジスタ
37aのコレクタは正(+)電源端子42に接続され、
フォトトランジスタ39aのコレクタはf3(−)電源
◇;シ:子43に接続されている。尚、フォトカプラ3
7の発光ダイオード37bにおいて、そのアノードは抵
抗44を介して正電源端子42に接続され、ツノソード
はインバータ回路45の出力端子に接続されており、又
、フォトカプラ39の発光ダイオード39bにおいて、
そのアノードは抵抗46を介して正電源端子42に接続
され、カソードはインバータ回路47の出力端子に接続
されている。而して、0【■記入力端子26は抵抗48
を介して二分岐され、その第1及び第2の分岐端は図示
極111のダイオード4つ及び50を介し且つフォ1−
カブラ51及び52の図示極性の発光グイオード51a
及び52aを夫々介してアースされている。そして、フ
ォトカプラ51及び52のフォトトランジスタ51b及
び52bにおいて、その各コレクタは抵抗53及び54
を夫々介して正電源端子42に接続され、各エミッタは
アースされている。又、フォトトランジスタ51hのコ
レクタはインバータ回路55を介して二分岐され、その
第1の分岐端はアンド回路56の第1の入力端子に接続
され、第2の分岐端は同期パルス発生回路57の入力端
子1aに接続されている。更に、フォトトランジスタ5
21)のコレクタはインバータ回路58を介して二分岐
され、その第1の分岐端はアンド回路59の第1の入力
端子に接続され、第2の分岐端は同期パルス発生回路5
7の入力端子1bに接続されている。
同期パルス発生回路57は後述するようにして出力端子
○a及びohから同期パルスPa及びPbを出力するも
のであり、その出力端子Qaは二分岐され、その第1の
分岐端はアンド回路56の第2の入力端子に接続され、
第2の分岐端はインバータ回路60を介してラッチ回路
たるR8形のフリップフロップ回路61のリセット入力
端子Rに接続され、又、出力端子obも二分岐され、そ
の第1の分岐端はアンド回路59の第2の入力端子に接
続され、第2の分岐端はインバータ回路62を介してラ
ッチ回路たるR8形のフリップフロツプ回路63のリセ
ッ1−入力端了Rに接続されている。そして、アンド回
路56の出力端子はフリップフロップ回路61のセット
入力端子Sに接続され、そのフリップフロップ回路61
のセット出力端子Qは前記インバータ回路45の入力端
子に接続されており、又、アンド回路59の出力端子は
    □ノリツブフロラプ回路63のセット入力端子
Sに接続され、そのフリップフロップ回路63のセット
出力端子Qは前記インパーク回路47の入力端子に接続
されている。
次に、本実施例の作用につき第5図及び第6図をも参照
しながら説明する。
例えば電源をオンすると、指令コニット1のカウンタ用
パルス発生回路5が第5図(a)に示すJ:うに負(−
)のリセットパルスP20を発生するようになり、この
リセットパルスP21]はカウンタ6に与えられて該カ
ウンタ6がrOJにリセットされる。又、このリセット
パルスP20は伝送路1a、l−bを経て送受信ユニッ
ト30a、、3o b 、 31a 、 3t’b 、
 ・−3na 、 3nblCも与瓦られるようになり
、例えばリセットパルスP20が送受信ユニット3゜a
の入出力端子8.9間に与えられると、これが与えられ
ている間だけフォトカプラ15の発光ダイオード1’5
aが発光してフォトトランジスタ151)がオンするよ
うになり、従って、コントロール回路16も入力端子r
bにはリセットパルスP20が与えられたことになって
、該コントロール回路16内のカウンタが「O」にリセ
ットされる。同様にして、他の送受信ユニット3’o 
11 、3t 8 、31b 、 ・−・3na、 3
ntH7)各カウンタもrOJにリセットされる。この
場合、ユニットグループ2o 、21.・・・2nには
夫々rob、MJ、・・・rnJのカウント値が夫々割
当てられており、各ユニットグループ2o 、21゜−
2nの送受信ユニット3o a 、 3n b 、 3
1 a 。
31b、・・・3na、3nbのカウンタのカウンタ(
直が自己のグループに割当てられ、たカウント値となっ
た時に夫々の送受信ユニット3oa、3nb間。
31a、31b間、 −3na、 3 nb間におイテ
送受信動作が許容されるようになっている。従って、上
述したようにリセットパルスP20ににって送受信ユニ
ット3n a 、 3o b 、 3t a 、 31
 b 。
・・・3na、3nbがrOJにリセットされると、カ
ウンタ値rOJが割当てられた送受信ユニット3゜a、
3nb間で送受信動作が許容され、送受信ユニット3o
aのコントロール回路16は例えば一定時間の経過後に
出力端子Oからハイレベル信号。
ロウレベル信号を交互に出力するようになり、そして、
ハイレベル信同の時にはNPN形のトランジスタ21が
オンして入出力端子8,9間に正パルスを出力し、ロウ
レベルの時にはPNP形のトランジスタ22がオンして
入出力端子8.9間に負パルスを出力するようになり、
従って、入出力端子8.9間には第5図(a>に示すよ
うに一定時間のスペースSPaを置いて前記リセットパ
ルスP20よりパルス幅の小なる正パルス、負パルスの
繰返しからなるデータ信号D1.D2 、D3及びD4
が出力され、これらが伝送路1−a、l−bに伝送され
る。又、コントロール回路16は入出力端子8.9間に
データ信号D4を出力させた後に出力端子○にハイレベ
ル信号を出力させ、以て、入出力端子8.9間にデータ
信号D4の立上り時点に続いて正極性のチェックパルス
CHaを出力して伝送路l−a、l−bに伝送するよう
になり、このチェックパルスCI−(aを指令ユニット
1のチェック回路7が受信し、これによってチェック回
路7は、カウンタ6の内容からユニットグループ2゜を
判別し、チェックパルスCHaが正極性であることから
送受信ユニット3゜aを判別し、そして、チェックパル
スCl−18が存在していることにより送受信ユニット
3naが正常であると判断する。もし、チェック回路7
がこのチェックパルスCHaを受信しなかった場合には
、該チェック回路7は送受信ユニット3oaが断線等の
故障で正常に動作してないものと判断し、しかるべき処
理を行なうことになる。而して、前)ホしたように送受
信ユニット3oaがデータ信号01.D2 、D3及び
D4を伝送路La、Lbに送信すると、この時には送受
信ユニット3obが送受信動作可能であるので、この送
受信ユニット3obにおける前記受信回路13と同様の
受信回路がデータ信号D1.D2 、D3及びD4を受
信するようになり、これににってコントロール回路16
と同様のコントロール回路が送受信ユニツh 3 o 
fiにおける複数例えば4個の負荷全てを動作さける。
この場合、送受信ユニット3nbの全ての負荷を動作さ
せる必要のない詩には送受信ユニット3゜aにおいてデ
ータ信号Dz 、D2 、D3及びD4の内の動作させ
る必要のある負荷に対応するデータ信号の力をコントロ
ール回路16の制御のもとに出力さぜればよい。一方、
送受信ユニット3nbは送受信ユニット3゜aからのチ
ェックパルスCI−1aの消失後第5図(a )に示す
にうに一定時間のスペースSPbを置いて前記データ信
号Di、D2.D3及びD4と同一パルス幅の負パルス
、正パルスを交互に繰返すデータ信号D6.D6 、O
r及びD6を出力して伝送路1−a、l−bに伝送する
ようになり、この時には前)ホしたにうに送受信ユニッ
ト3oaが送受信動作可能であるので、この送受信ユニ
ット3naの受信回路13がデータ信ji3 Q5、D
6 、D7及びD8を受信するようになり、これによっ
てコントロール回路16が送受信ユニット3naにおけ
る複数例えば4個の負荷全てを動作させる。この場合に
も、送受信ユニット3゜aの全ての負荷を動作させる必
要がない時には送受信ユニット3o11においてデータ
信号D5.D6、D7及びD8の内の動作させる必要の
ある負荷に対応するデータ信号を出力させればよい。さ
らに、送受信ユニット3o・bはデータ信号DRの立下
り時点から一定時間のスペースSPcを置いて第5図(
a )に示すように負極性のチェックパルスCHbを伝
送路(−a、l−bに送信するようになるので、このチ
ェックパルスCI−1bを指令ユニット1のチェック回
路7が受信し、これによって、チェック回路7はカウン
タ6の内容からユニットグループ2oを判別し、チェッ
クパルスCHbが負極性であることから送受信ユニット
3゜bを判別し、そしてチェックパルスCHbが存在し
ていることにより送受信ユニット3゜bが正常であると
判断する。もし、チェック回路7がこのチェツクパルス
CI−1bを受信しなかりl= ’J1合には、該チェ
ック回路7は送受信ユニット30bが断線等の故障で正
常に動作していないものと判断し、しかるべき処理を行
なうことになる。そして、指令ユニット1はチェックパ
ルスCI−1bの立上り時点から一定時間のスペースS
Pdを置いて第5図(a )に示すように1個の正の計
数パルスP21を発生するようになり、これが伝送路[
−a、l−bに伝送されて送受信ユニット3na、30
b、3ta。
31b・・・3n8.3nbに与えられるにうになり、
これらに設けられたカウンタのカウント値がrIJとな
る。これにより、今度はカウント値「1」が割当てられ
た送受信ユニツh 3 r a 、311)間で送受信
動作が許容される。以下同様にして、指令ユニット1が
計数パルスを発生ずる毎に送受信ユニット3oa、3o
b、3ta、3tb、 ・・・3na。
3nbのカウンタのカウント値が順次変化してそのカウ
ント値が割当てられたユニットグループの送受信ユニッ
ト相互が送受信動作を許容されるようになり、そして、
ユニットグループ2nの送受信ユニット3na、anb
間の送受信動作が完了して1サイクルの動作が終了する
と、カウンタ用パルス発生回路5は再びリセットパルス
P20を発生して次の1サイクルの動作が行なわれる。
尚、上記場合において、指令ユニット1及びユニットグ
ループ2o 、21.・・・2nにおいては、実際には
リセットパルスP 20 *計数パルスP2t+P2z
+−P2n及びデータ信号Ds 、 D2 。
・・・Ds並びにチェックパルスC)−18、CHbを
基準電圧+V、−V(第5図(a )参照)とを比較し
て出力パルスを得、その出力パルスの幅の相違によって
リセットパルスP2O1計数パルスP21 * P 2
2 + ”’ P 2 nとデータ信@D ! + D
 2 +・・・Ds、′チェックパルスCHa 、CH
bとを識別するようになっている。更に、各ユニットグ
ループ2o 、21.・・・2nの各送受信ユニット3
゜a。
3o b 、 3t a 、 31 b 、 =3na
、 3nbは、リセットパルスP20 、計数パルスP
21 、P2□。
・・・P2n相互の時間間隔が一定であることから、リ
セットパルスP20の立上り及び計数パルスP21、P
22.・・・P2nの立下りをトリガ信号として発振回
路を動作させ、その発振回路の発振出力を適宜分周する
ことにより、前記時間間隔を第5図(a >に示すよう
に互いに等しい14の領域に区分して各領域に対応した
同期パルスを形成し、この同期パルスに基づいてデータ
信号Dl 、 D2 。
・・・Ds及びチェックパルスCl−1a 、 Cl−
Ibの送受信を行なうようになっている。
ところで、例えばユニットグループ21の送受信ユニッ
ト318.3t b間で送受信動作が許容されている場
合において、送受信ユニット3.aから送受信ユニット
31bに向けてデータ信号を伝送する時に第6図(a 
)で示すように正パルスのデータ信号D1.D3 、・
・・のみを伝送することも考えられる。このS′・合、
伝送路La、IJの総延長距離が2KIR程度“□の短
い時には、同第6図(a>に示すように略矩形波状のデ
ータ信号、Ol。
D3.・・・として伝送されるが、伝送路1−a、lb
の総延長距離が51〈m以上の長い時には、データ信号
D1.D3.・・・はその伝送路La 、Lbのインダ
クタンス及びキャパシタンスにより第6図(’b”)で
示すように波形が鈍化し、特に立下り部分が著しく鈍化
して負パルスのデータ信号のエリアまで延びるようにな
る。そして、各ユニットグル」プ2n 、21.・・・
2nにおいては、データ信号D 1”+ 031・・・
と基準電圧+Vとを比較してその出力パルスの幅によっ
て計数パルスかデータ信号かを識別するので、第6図(
b)で示すようにデータ信号D1.D3 、・・・の波
形が鈍化、すると、出力パルスの幅が計数パルスP2’
lを検出した場合と同様になってデータ信号D1.D3
.・・・を計数パルスと誤認することになり(若しくは
データ信号として確認し得なくなり)正常な送受信が行
なえなくなる。
このような事態の発生を防止するために、本実施例の放
電検出回路25は次のように動作する。
即ち、計数パルスP21.Pzz+−Pzn+データ信
号D1 + D3 + Ds + Ds +チェックパ
ルスCHaはフォトカプラ51の発光ダイオード51a
に与えられ、リセットパルスP 201データ信号D2
・D4・Ds・D7+チェックパルスCl−1bはフォ
トカブラ52の発光ダイオード52aに与えられるよう
になり、フォトカブラ51のフォトトランジスタ51b
は信号レベルが基準電圧+Vより大の時にオンし、フォ
トカプラ52のフォトトランジスタ52bは信号レベル
が基準電圧−■より小の時にオンする。従って、インバ
ータ回路55及び58は夫々フォトトランジスタ51b
及び52bがオンの時にハイレベルの出力パルスを出力
するようになり、これが同期パルス発生回路57の入力
端子1a及びrbに与えられる。
この同期パルス発生回路57は与えられる出力パルスの
幅からリセットパルスP20及び計数パルスP211P
221・・・P2nの入力を判別し、そのリセットパル
スP20の立上り及び計数パルスP2 t + P22
 、・・・p2nの立下りをトリガ信号として発振回路
を動作させ、その発振回路の発振出力を適宜分周するこ
とにより、第5図(a )に示す14の領域中、「1」
、「3」、「5」。
r7J、rloJ及び「12」の領域の後半部において
同期パルスPa  (パルス幅はデータ信号DI+D2
+・・・D8の略半分)を形成してこれを出力端子Oa
から出力しく第5図(b )参照)、又、NJ、r4J
、r6J、r9J及び「14」領域の後半部において同
期パルスPb  (パルス幅はデータ信号D1.D2 
、・・・D8の略半分)を形成して出力端子Obから出
力する(第5図(C)参照)。而して、第6図(b)で
示すようなデータ信号Dlがフォトカプラ51の発光ダ
イオード51aに与えられると、これが基準電圧+■を
越えたところでフォトトランジスタ51bがオンしてイ
ンバータ回路55がハイレベルの出力信号を出力するよ
うになり、これがアンド回路56の第1の入力端子に与
えられる。その後、同期パルス発生回路57が「3」領
域の後半部に対応して同期パルスPa  (第6図(d
 )参照)を出力すると、アンド回路56の出力信号が
ロウレベルからハイレベルとなり、この出力信号がフリ
ップフロップ回路61のセット入力端子Sに与えられて
、該フリップフロップ回路61はその立上りによってセ
ツトされてセット出力端子Qからハイレベルのセット出
力信号を出力づ−るJ:うになる。そして、フリップフ
ロップ回路61のセット出力借りがハイレベルとなると
、インバータ回路45の出力信号がロウレベルとなり、
正(+)電源端子42から、抵抗44を介して発光ダイ
オード37bに電流が流れ、これによってフォトトラン
ジスタ37aがオンし次いで放電用のトランジスタ30
がオンするJ:うになり、入力端子26.27間即ち伝
送路しa、しb間がダイオード28.抵抗2つ及びトラ
ンジスタ3oにより短絡されて、データ信@D1の立下
り波形の内の負パルスのデータ信号D2用のエリア(「
3」領域)の後半部に延びる分が強制的に放雷され、以
て、データ信号Dlが第6図(C)に示すように零(0
)レベルに落ちることになる。その後、同期パルス発生
回路57が「3」領域の後半部に対応する同期パルスP
aの出力を停止すると、インバータ回路60の出力信号
がロウレベルからハイレベルに変化するようになり、こ
れがフリップフロップ回路61のリセツト入力端子Rに
うえられるので、該フリップフロップ回路61はその立
上り(同期パルスpaの立下り)によってリセットされ
、セット出力端子Qのセット出力信号をロウレベルとす
る。これにより、インバータ回路45の出力信号はハイ
レベルとなり、発光ダイオード3711への通電が停止
される。
以上は、伝送路La、Lbに正パルスのデータ信号D1
,03 、・・・のみが伝送される場合であるが、補助
パルスP20 ’及びチェックパルスC)−18が伝送
される場合も同様であり、又、伝送路La、l−bに負
パルスからなるデータ信号D2.D4、・・・、チェッ
クパルスC1ub及び補助パルスP21′が伝送される
場合も同様であり、但しこの場合には、フォトカブラ5
2.インバータ回路58、アンド回路59.インバータ
回路62.フリップフロップ回路63.インバータ回路
47.フォトカブラ3つ及びトランジスタ33が前記フ
ォトカプラ51.インバータ回路55.アンド回路56
、インバータ回路60.フリップフロップ回路61.イ
ンバータ回路45.フォトカブラ37及びトランジスタ
30と同様の作用を行イ↑う。
このように本実施例によれば、伝送路La、I−bに伝
送された正パルス、負パルスからなる一方の極性のデー
タ信号の波形が鈍化してその立下りが他方の極性のデー
タ信号のエリアまで延びた時にはこれを放電検出回路2
5により検出して強制的に放電させるにうにしたので、
データ信号の波形が伝送路1a、l−bのイングクタン
ス、キレパシタンスにより鈍化してもこれをカウンタ用
パルスたるリセットパルス、計数パルスと誤識別するに
うなことはなく、従って、伝送路La、I−bの総延長
距離が51〈m以上の大の場合であっても確実に送受信
を行なうことができる。
尚、本発明は上記し1つ図面に示ず実施例にのみ限定さ
れるものではなく、例えば放電検出回路としては第4図
に示されたもののみに限られない等、要旨を逸脱しない
範囲内で適宜変形して実施し冑ることは勿論である。
〔発明の効果〕
本発明の送受信装置は以上説明したように、一方の極性
のデータ信号が他方の極性のデータ信号のエリアまで延
びた時にこれを強制的に放電させるようにしたので、伝
送路の総延長距離が大となってもカウンタ用パルスとデ
ータ信号との識別を確実に行なうことができ、以て、確
実な送受信動作を行ない得るという優れた効果を奏する
ものである。
【図面の簡単な説明】
図面は本発明の一実施例を示し、第1図はシステム全体
の構成を示ずブロック線図、第2図は指令ユニットの構
成を示すブロック線図、第3図は送受信ユニットの構成
を示す結線図、第4図は放電検出回路の構成を示す結線
図、第5図及び第6図は作用説明用の波形図である。 図面中、1は指令ユニット、2o 、 2t 、・・・
2nはユニットグループ、3na、3.b、3.a。 31b、・・・3na、3nbは送受信ユニット、5は
カウンタ用パルス発生回路、13は受信回路、16はコ
ントロール回路、20は送信回路、25は放主検出回路
、30及び33は放電用のトランジスタを示す。 出願人  ト ヨ タ 白動市 株式会社豊  1) 
工  機  株  式  会  社 、束朋エレクトロ
ニクス株式会社 第 5 図 第 6 口

Claims (1)

    【特許請求の範囲】
  1. 1、伝送路にカウンタ用パルスを所定の時間間隔を置い
    て順次伝送する指令ユニットと、前記伝送路に接続され
    た複数個の送受信ユニットとを備え、前記指令ユニット
    から出力されるカウンタ用パルスのカウント値が前記送
    受信ユニットに予め割当てられているカウント値と一致
    していることを送受信ユニットで判別した時に、その判
    別した送受信ユニット間若しくは該判別した送受信ユニ
    ットと前記指令ユニットとの間で正パルス及び負パルス
    が交互に連続して生ずるデータ信号を前記伝送路を介し
    て選択的に伝送するようにしたものにおいて、一方の極
    性のデータ信号が他方の極性のデータ信号のエリアまで
    延びた時にこれを検出してその一方の極性のデータ信号
    を強制的に放電させる放電検出回路を設けたことを特徴
    とする送受信装置。
JP21014984A 1984-10-05 1984-10-05 送受信装置 Granted JPS6188628A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21014984A JPS6188628A (ja) 1984-10-05 1984-10-05 送受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21014984A JPS6188628A (ja) 1984-10-05 1984-10-05 送受信装置

Publications (2)

Publication Number Publication Date
JPS6188628A true JPS6188628A (ja) 1986-05-06
JPH0327134B2 JPH0327134B2 (ja) 1991-04-15

Family

ID=16584573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21014984A Granted JPS6188628A (ja) 1984-10-05 1984-10-05 送受信装置

Country Status (1)

Country Link
JP (1) JPS6188628A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102682825A (zh) * 2011-01-25 2012-09-19 巴比禄股份有限公司 收容壳体

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013215005A (ja) * 2013-07-17 2013-10-17 Yazaki Corp リレー駆動装置のリレーの同時オン防止回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5494218A (en) * 1978-01-09 1979-07-25 Fuji Electric Co Ltd Dc pulse read-in circuit
JPS54119808A (en) * 1978-02-04 1979-09-18 Omron Tateisi Electronics Co Information delivery system
JPS5913448A (ja) * 1982-07-14 1984-01-24 Matsushita Electric Ind Co Ltd 伝送線パルス波形整形回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5494218A (en) * 1978-01-09 1979-07-25 Fuji Electric Co Ltd Dc pulse read-in circuit
JPS54119808A (en) * 1978-02-04 1979-09-18 Omron Tateisi Electronics Co Information delivery system
JPS5913448A (ja) * 1982-07-14 1984-01-24 Matsushita Electric Ind Co Ltd 伝送線パルス波形整形回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102682825A (zh) * 2011-01-25 2012-09-19 巴比禄股份有限公司 收容壳体
CN102682825B (zh) * 2011-01-25 2014-12-31 巴法络股份有限公司 收容壳体

Also Published As

Publication number Publication date
JPH0327134B2 (ja) 1991-04-15

Similar Documents

Publication Publication Date Title
CN101581764B (zh) 按键检测电路
JP4648195B2 (ja) 設備機器用通信回路
US4365164A (en) Vital contact isolation circuit
JPS6044854B2 (ja) 信号伝送方式
JPS6188628A (ja) 送受信装置
JPH08265308A (ja) 双方向同時通信方法とその通信装置およびその通信方法を用いたプログラマブルコントローラ
JPH0529168B2 (ja)
US3962624A (en) Thyristor rectifier
JP2006112704A (ja) 設備機器用通信回路
JP3803075B2 (ja) 防災監視システム
JPH06237307A (ja) 極性反転検出回路
JP2742760B2 (ja) 情報表示装置
JPH07240135A (ja) 多光軸式光電スイッチ
JPS608668B2 (ja) デ−タ伝送回路
JPS6177423A (ja) 多光軸光電スイツチ
JPH0844990A (ja) 信号伝達方式
JPS6177442A (ja) 返信信号発生回路
JP3044922B2 (ja) 信号絶縁回路
JPS603243A (ja) 送受信装置
JPH0544637Y2 (ja)
JPH0257748B2 (ja)
JPS62173827A (ja) 遠隔多重伝送装置
SU1684798A1 (ru) Устройство опроса рассредоточенных объектов контрол
JPS60229548A (ja) シリアルデ−タ転送装置
SU1084929A2 (ru) Формирователь серии импульсов