JPS618778A - デイジタル符号化装置 - Google Patents

デイジタル符号化装置

Info

Publication number
JPS618778A
JPS618778A JP12647584A JP12647584A JPS618778A JP S618778 A JPS618778 A JP S618778A JP 12647584 A JP12647584 A JP 12647584A JP 12647584 A JP12647584 A JP 12647584A JP S618778 A JPS618778 A JP S618778A
Authority
JP
Japan
Prior art keywords
code word
word
code
pattern
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12647584A
Other languages
English (en)
Inventor
Naoki Endo
直樹 遠藤
Masaaki Kato
正昭 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP12647584A priority Critical patent/JPS618778A/ja
Publication of JPS618778A publication Critical patent/JPS618778A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し発明の技術分野〕 本発明は2値ディジタル信号系列(データ語系列)を磁
気記録に適した信号、系列(符号語系列)に変換してそ
の記録密度の向上を図り得るディジタル符号化装置に関
する。
〔発明の技術的背景とその問題点〕
2値ディジタル信号を磁気記録する場合、mビットのデ
ータ語をn()m)ビットの符号語に変換し、更に符号
語系列中の符号「1」のところで極性が反転する信号を
発生させ、この信号を磁気記録媒体等への記録信号とす
ることが行われている。
この際、記録信号の最小磁化反転間隔T、をデータ語の
ビ・ット長Tよりも大きくして高密度記録を可能にする
ことが行なわれる。また、再生時におけるクロック再生
を容易にするために、最大磁化反転間隔T、をなるべく
小さくすると共に、符号語系列中の符号「1」の発生頻
度を大きくする必要がある。
現在実用化されている符号変換方式の最大の最小磁化反
転間隔T1はT、=l、5Tであるが、この結果最大磁
化反転間隔もT、=4T  と大きくなり、したがって
符号語系列中の符号「1」の発生頻度は小さくなる。こ
れはクロック再生が困難であることを意味し、改善する
必要がある。
〔発明の目的〕
本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、従来より知られた符号化方式の
最小及び最大磁化反転間隔を保ち、かつ、変換アルゴリ
ズムの複雑化を最小限におさえて、従来の方式よりも符
号語系列中の符号「1」の発生頻度を高くすることので
きる実用性の高いディジタル符号化装置を提供すること
にある。
すなわち、本発明は従来方式の欠点を改良した新規で実
用性の高いディジタル符号化装置を提供することを目的
としている。
〔発明の概要〕
本発明は、2値ディジタル信号系列を可変長符号化する
際に使用可能である。
すなわち、複数種の符号語のうち少なくとも1種の符号
語が、連続する符号語との境界部分に第1の所定のビッ
トパターンをもち、しかも、この第1の所定のビットパ
ターンのうちの特定のビットは符号語系列から上記2進
ディジタル信号系列・への逆変換lこ際して検出される
必要がないという特徴をもつ第1種の符号語である場合
に、変換対象となるデータ語を検出する手段と、上記変
換対象となるデータ語に連続するデータ語に含まれる所
定の位置及び長さをもつ第2のビットパターンを検出す
る手段と、上記検出されたデータ語のパターン及び上記
検出された第2のビットパターンに従って符号語を生成
する手段と、上記生成された符号語を一時的に貯蔵し、
所定のタイミングで直列に読み出す手段と、上記検出さ
れたデータ語のパターンに従って上記所定のタイミング
を制御する手段とを具備[7、上記検出されたデータ語
に対応する符号語が上記第1種の符号語であり、かつ、
上記検出された第2のビットパターンが所定のパターン
である場合lこは、上記第1種の符号語が含む上記第1
のビットパターンのうち上記特定のビット・の極性を反
転させることを特徴とするディジタル符号化装置である
〔発明の効果〕
かくして本発明によれば、情報を示す2値ディジタル信
号系列(データ語系列)を可変長符号化により符号語系
列に変換するに際して、所望の最小及び最大磁化反転間
隔を保ったまま、符号「1」の発生頻度金高くすること
ができる。また、符号「0」を符号「1」へ極性反転さ
せるに際しては、符号語系列をデータ語系列に逆変換す
る場合に検出する必要のない位置lこある符号「0」を
対象とすることができるので逆変換のアルゴリズムは変
える必要がない。また、符号「0」を符号「1」に極性
反転させるために必要なアルゴリズムの増加はごくわず
かであり、現在のLSI技術等を考慮した場合問題とは
ならない。したがって本発明の実用的利点は絶大である
し発明の実施例〕 以下本発明に係る実施例につき説明する。
第1表は本発明の変換アルゴリズムの一具体例である。
以1:#、臼 第1表 すなわち、2ビツト、3ピツト、4ピツトのデータ語を
それぞれ4ビツト、6ビツト、8ビツトの符号語fこ変
換する。第2表で、データ語「oOIIJに対応する符
号語中にrZJという符号が存在するが、「Z」は、r
oollJ ノ後にデータ語「1o」あるいはl’−0
10Jあるいは[1月が連続する場合は「0」であり、
他の場合は「1」となる。この条件は次の要請からきて
いる。
(1)本アルゴリズムによれば、2個乃至7個の−」符
号が連続するごとに1個の「1」符号が存在する符号語
列が生成されるが、「2」符号の前2ビットは「00」
であるので、「Z」符号のあとに「00」が続く場合、
rZj符号を11」符号としても「0」符号の連続の制
限は破られない。(2)符号語系列をデータ語系列に逆
変換する場合、符号語の長さ及び対応するデータ語は符
号語中のビットC1からビットC6までを検出すれば一
意的lこ定まる。すなわち、「2」符号が「o」である
が「1」であるかは逆変換の結果には関係しない。
図面は第1表のアルゴリズムを実現する変調回路のブロ
ック図である。
端子1を介してデータ語系列が7ビツトシフトレジスタ
2Iζ入力される。論理回路3は第1表に従って次の論
理演算を行なう。
C1=DID、 + D、 D。
C,==−D、 D。
C,===D、D2D、+D、D、D。
C4−DID3 C,= DID、 D、D。
C6== D、 D、 D、 D。
C?−0 Cg = DI DB DB Dj (D6 +D、 
D))一方、論理回路5は第1表に示されているデータ
語長情報をデータ語ビットDI I D2 j Dj 
l Djから次の論理式に従って生成し出力する。
L、== D。
L2= D、 +D、 DJ L、、L、は論理回路7の出力C及び端子8を介して入
力されるクロックTIの決定する所定のタイミングfこ
よりカウンタ6にセットされる。カウンタ6はクロック
T1に同期してダウンカウント動作を行ない、その出力
a、bは論理回路7の入力となる。論理回路7はクロッ
クT1及びa、bからc==a+b−1−T1 を演算し、このCがカウンタ6及び演算された符号語ビ
ットCI、C2,〜、C8をうける並列入力直列出力シ
フトレジスタ4のロードパルスとなる。このシフトレジ
スタ4はロードパルスC及び端子9を介して入力される
クロックT、の決定する所定のタイミングにより符号語
ビットCI I CI r〜、CIをとりこみ、かつ、
クロックT、に同期して端子1oを介して符号語系列を
出力する。
なお、本実施例の装置により変換された符号語系列は、
例えば特公昭53−21257に記載されている装置に
よりデータ語系列へ逆変換することができる。
以上述べたように本発明によれば、従来より知られた符
号化方式の最小及び最大磁化反転間隔を保ち、かつ、変
換アルゴリズムの複雑化を最小限lこおさえて、従来の
方式よりも符号語系列中の符号「1」の発生頻度を高く
することができる。したがって、本装置を用いることに
より、より高密度記録lζ適したクロック再生の非常l
ζ容易な符号語系列を得ることが可能であり、その実用
的利点は絶大である。
尚、本発明は上記実施例に限定されるものでないことは
勿論のことであり、その要旨を逸脱しない範囲で種々変
形して実施できる。
【図面の簡単な説明】
図面は本発明の符号化装置の構成図である。 1.8,9.10・・・端子   3.5.7・・・論
理回路2.4・・・シフトレジスタ 6 ・・・カウンタ

Claims (1)

  1. 【特許請求の範囲】 可変長データ語を含む2値ディジタル信号系列を該可変
    長データ語の長さに対して一定の比の長さを有する可変
    長符号語を含む符号語系列に変換するに際して、 複数種の符号語のうち少なくとも1種の符号語は、連続
    する符号語との境界部分に第1の所定のビットパターン
    をもち、かつ、該第1の所定のビットパターンのうちの
    特定のビットが、符号語系列から上記2値ディジタル信
    号系列への逆変換に際して検出される必要がないという
    特徴をもつ第1種の符号語である場合に、変換対象とな
    るデータ語を検出する手段と、 上記変換対象となるデータ語に連続し上記連続する符号
    語に対応するデータ語に含まれる所定の位置及び長さを
    もつ第2のビットパターンを検出する手段と、 上記検出されたデータ語のパターン及び上記検出された
    第2のビットパターンに従って、符号語を生成する手段
    と、 上記生成された符号語を一時的に貯蔵し、所定のタイミ
    ングで直列に読み出す手段と、 上記検出されたデータ語のパターンに従って上記所定の
    タイミングを制御する手段とを具備し、上記検出された
    データ語に対応する符号語が上記第1種の符号語であり
    、かつ、上記検出された第2のビットパターンが所定の
    パターンである場合には、上記第1種の符号語が含む上
    記第1のビットパターンのうち上記特定のビットの極性
    を反転させることを特徴とするディジタル符号化装置。
JP12647584A 1984-06-21 1984-06-21 デイジタル符号化装置 Pending JPS618778A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12647584A JPS618778A (ja) 1984-06-21 1984-06-21 デイジタル符号化装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12647584A JPS618778A (ja) 1984-06-21 1984-06-21 デイジタル符号化装置

Publications (1)

Publication Number Publication Date
JPS618778A true JPS618778A (ja) 1986-01-16

Family

ID=14936134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12647584A Pending JPS618778A (ja) 1984-06-21 1984-06-21 デイジタル符号化装置

Country Status (1)

Country Link
JP (1) JPS618778A (ja)

Similar Documents

Publication Publication Date Title
JP3243140B2 (ja) データ変換方式
JPH11346154A (ja) 変調装置および方法、復調装置および方法、並びに提供媒体
JPS6129578B2 (ja)
US4456905A (en) Method and apparatus for encoding binary data
EP0868785B1 (en) Conversion of a sequence of m-bit information words into a modulated signal
EP0059224B1 (en) System for coding and decoding binary data
JPH0452020B2 (ja)
EP0090047B1 (en) Encoding and decoding system for binary data
US4261019A (en) Compatible digital magnetic recording system
EP0702827B1 (en) Method of converting a sequence of m-bit information words to a modulated signal, method of producing a record carrier, coding device, decoding device, recording device, reading device, signal, as well as a record carrier
JP3243138B2 (ja) データ変換方式及び復号方法
JPS618778A (ja) デイジタル符号化装置
JP2003536315A (ja) バイナリのソース信号のデータビットのストリームをバイナリのチャネル信号のデータビットのストリームに符号化するデバイス、メモリ手段、情報を記録するデバイス、記録担体、符号化するデバイス、および再生するデバイス
JPH11145841A (ja) 変調装置および方法、復調装置および方法、並びに伝送媒体
JPS62274948A (ja) フレーム同期装置
JP3498771B2 (ja) 変調装置および方法
JP3352348B2 (ja) 符号変調回路
JPS6069943A (ja) コ−ド変換方式
JPS60114053A (ja) 符号変換方式
JP3243137B2 (ja) データ変換方法
JPS61230679A (ja) 2値デ−タ系列の記録方法
JPS59888B2 (ja) デ−タ符号器
US7843366B2 (en) DVD EFM modulation architecture using two passes to reduce circuit size
JPS617776A (ja) 記録変調回路
JPH01221918A (ja) 可変長符号変換装置