JPS6184827A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6184827A
JPS6184827A JP59206930A JP20693084A JPS6184827A JP S6184827 A JPS6184827 A JP S6184827A JP 59206930 A JP59206930 A JP 59206930A JP 20693084 A JP20693084 A JP 20693084A JP S6184827 A JPS6184827 A JP S6184827A
Authority
JP
Japan
Prior art keywords
layer
substrate
type
growth
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59206930A
Other languages
English (en)
Other versions
JPH0310222B2 (ja
Inventor
Mototaka Tanetani
元隆 種谷
Kaneki Matsui
完益 松井
Akihiro Matsumoto
晃広 松本
Hiroshi Hayashi
寛 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP59206930A priority Critical patent/JPS6184827A/ja
Priority to US06/781,707 priority patent/US4632709A/en
Priority to DE19853535046 priority patent/DE3535046A1/de
Priority to GB08524230A priority patent/GB2165093B/en
Publication of JPS6184827A publication Critical patent/JPS6184827A/ja
Publication of JPH0310222B2 publication Critical patent/JPH0310222B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02625—Liquid deposition using melted materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は、凹凸部にアルミニウムを含む化合物半導体を
用いること１こより、その基板上に液相エピタキシャル
成長を行う際、前記凹凸の形を維持したまま成長できる
ことを特徴とする半導体装置の製造方法に関する。
〈従来の技術〉 光デバイスの開発とともに、Ａｅ＋含むロゴー■族化合
物半導体、待に砒化ガリウム・アルミニウム：　Ａｉｘ
Ｇａ、−ｘＡｓを用いた液相エピタキシャル成長法が半
導体レーザや発光グイオードなどの製（ヤに広く応用さ
れている。また、これらの素子では光や電流の制御のた
め、凹凸を設けた基板上に液相エピタキシャル成長か行
われることが多く、種々のｔ＋Ｖｉ造か実現されてきに
。
しかし、これらはいずれら凹凸付基板上に液相エピタキ
シャル成長を行う際に、これら凹凸の一部カリ友長用ｌ
Ｈ液に逆溶解してしまうために、基板に形成した凹凸の
形が維持されない。例えば、第４図（ａＬ　（ｂ）ｉこ
半導本レーザの製造方法の一つを示す。第４図（ａ）は
成長前の基板断面を示し、第４図（ｂ）は成長後のウェ
ハ断面である。ｐ型ＧａＡｓ基板（１）上にｎ型ＧａＡ
ｓ狭さくＩ’１ｊ（２）を腹相エピタキシャル法、分子
線エピタキシャル法、有数金属化学析出法などで形成す
る。その後、ホトリソグラフィ技術とエツチング技術を
利用し、基板表面に溝を形成する（これが第４図（ａ）
の状態である。）。続いて、二へを基板とし、　ＩＪ型
ＡでＸＧａＩ・＼ｔ＼Ｓクラッド層（３）、ＡｅｙＧａ
＋−ｙＡｓ活性層（４）、　ロ型Ａ、ｌ：ｘＧａ１−ｘ
Ａｓクラッド層（５）、ｎ２型Ｃｉ　ａ　Ａ　ｓキヤツ
プ層（６）を液相エピタキシャル法により連続成長させ
る。（ただし０≦ｙく＼≦１）これが第４図（ｂ）の状
態である。この第２回目の成長の際１こエツチング（こ
よ’）形ｌ友したＺ、■のＨｉ部などが、成長用溶液に
逆Ｉ８解するために、）１４幅が広がるととも；こ形が
変化する、この形状の変化により、電流注入幅や光学導
波路幅が変化するなめ、素子特性か大きく変化する。そ
こで、制御性よく素子を作製するためには、第２回目の
成長時に基板が逆、８解しないようにすることが必要で
ある。
〈発明の目的〉 本発明は上記の問題点を解決するｒこめのちのであり、
基板上の凹凸を変形させることなく、液相エピタキシャ
ル法による化合物半導体の成長を可能にする半導体装置
の製造方法を提供するもので・ある。
〈発明の構成〉 本発明はＡρを含む化合物半導体の上にＡＣを含まない
化合物半導体薄膜を形成し、その表面（こ前記Ａ（を含
む層に達するか、または貫通する凹凸を設けたものを基
板とするとともに、その上への成長を行う際の溶液の過
飽和度を前記ＡＣを含むＭが逆溶解しないように選ぶこ
とにより、設定しに凹凸の変形なしでそれらの上にエピ
タキシャル層を成長させる工程を備えた半導体装置の製
造方法である。
〈実施例〉 第１図＜ａ）、（ｂ）、　ｆｃ）は、本発明の実施例を
示す工程図であＩ）、半導本レーザの製作手順を表わす
ものである。まず、ｐ型＜１００＞ＧａＡｓ基板（１１
）上１こｎ型Ａ、（ｚＧａｌ−ｚＡｓ狭さく層（１２）
を０．７μｍ、１１型またはｐ型ＧａＡｓ基板層（１３
）を０．１μｍ、液相エピタキシャル法やその池を用い
て連続成長させる。このとき、第２回目の成長の過飽和
度に応して１１型狭さく層（１２）の混晶比：Ｚを第２
図の斜線で示した領域に選ぶことによ１）」１δ解しな
いようにできる。本実施例においては、第２回目の成長
の過飽和度：八Ｔを４度、０型狭さくＪＭ（１２）の混
晶比：２を０，１に設定した。ここでΔＴ；４度とした
のは、第２回目の成長時のｐ型クランド層（１４）や活
性層（１５）の層厚を精度よく制御腰かつ均一なものを
得ることが理由である（第１回目り）。
次−二、この第１図（ａ）の状態にホトリソクラフイ術
とエツチング１こより、結晶の＜０１１＞方向に１と行
な溝を形成する。このとき、溝の深さを約１゜（）μｍ
とし、ａ型状さく層（１２）を貫通させ、　１）型Ｇａ
Ａｓ基板（１１）に到達するようにした。（第１図（ｂ
））この状態でＡｌを含む層で表面に露出しているのは
溝の斜面部分だけであり、嘔坦な表面は酸化から保護す
るにめに薄いＧ　ａ　Ａ　ｓ層（１３）で覆われたまま
である。このＧａＡｓ層（１３）がない場合には、第２
回目成長時の溶液と基板のぬ几か悪くなり、溝の周辺の
みの部分的島状ＴＩＬ艮しか得られない。
その後、第１図（１１）の状態のものを基板に用いて、
第２１ｉｌｉ１１目のレーザ・ダブル・ヘテａ構造の連
続成長を行う。第１図（ｃ）は成長後の断面を示してお
り、各層１４〜１７は第４図（ｂ）の３−〇と同じであ
る。（ただしＯ＜ｚ＜ｙ＜＼≦１）このときの戒相成艮
法の具体的手順を以下に述べる。まず、８層の組成やキ
ャリア密度に合った材料を計量し、そｌｔらを通常のス
ライド・ボートに仕込む。このボートを純化水素中に入
れ、８００°Ｃで一定時間放置することにより、全ての
溶液を十分に溶融させる。そして、ボートの温度を７９
６℃まで４度下ろすことにより溶液に過飽和度をもたせ
、前記の基板（第１図（ｂ））と第１層目（ｐ型クラッ
ド層）成長用、８液を接触させる。このとき、溝の斜面
の成長速度か大きいために、溝周辺の＜Ｉ＋）０＞面の
溶液と接触する部分が逆溶解しやすい。しかし、この場
合には、ｎ型狭さ０層（１２）は”０．ＩＧａｏ、ｇ　
Ａｓになっているので逆溶解はほとんど進まない、結果
として溝はｐ型クラッド層により埋め込まれて表面は平
坦になり、かつ溝の形はエツチングで制御したままを保
持できることを確認した。
以上の方法により発振波長７８０ｎｍの半導体レーザを
製作したところ、しきい値電流３０ｍＡの素子か制御性
よく得られた。
第３図（ａ）＋　（ｂＬ　（ｃ）に池の実施例の素子製
作工程を示す。この実施例では前述のものが１本の溝で
あったのに対し、平行に複数本（ここでは３本）の溝を
有する構造である半導体レーザアレイ装置を示している
。図中の番号１１〜１７は前実施例、第１図（ａ）、（
１１）、（ｃ）の１１−１７と同じものを示している。
前実施例と同様に１ヤ製した第３図（ａ）に示す基板（
１１）に、幅４．２μｍ、ピッチ５．（Ｊμｍ、ｆＡさ
１．０μｍの溝を＜０１１＞方向に３本手行に形成し、
続いて第２回目のレーザ用ダブルへテロ構造を成長した
。この場合の成長条件ら前実施例と同じである。この素
子の場合、１００に示したように凸部が存在し、逆溶解
された場合には、この２カ所の凸部（１００）はなくな
り、第２回目の成長後は、幅１５μｍの広い１つの溝と
なってしまう。しかし、本発明の適用により、これら凸
部も溝の肩部の形状も保持したままの半導体レーザアレ
イ装置を得ることができた。この場合のしきい値電流は
９５〜１００＋ＩＩＡ　　とばらつきが少ない。かつ、
３つの溝の形状がほとんど同しであるように制御しやす
いので、３本にわたって均一な形状の半導体レーザにな
っており、その遠視野像は半６ｒ（全幅が約３°の鋭い
１本のピークか観察され、各ストライプ開での光波位相
も同期していることがわかった。
以上の実施例の池に次のような応用が考えられる。
１）ｐ＋ｎ伝導型の全て逆の構造の素子。
２）基板に凹凸をもつ、他の半導体レーザや半導体素子
。
３）池のＡＩ、を含む化合物半導体を用いた素子。
〈発明の効果〉 以上のように、本発明はＡＩを含む化合物半導体上にＡ
ｅを含まない化合物半導体薄層を形成し、その表面に前
記ＡＩを含む層に到達するが、または貫通する凹凸を設
けたちのを基板として用い、その上に液相Ｉｉｔ長を行
う際の溶液の過飽和度を前記Ａｐを含む層が逆７８解し
ないように選ぶことにより、基板の凹凸を維持したまま
の状態の素子を得ることができ、素子の内ｇ６構造の制
御性が向上し、歩留りを高くすることがでｂる。
【図面の簡単な説明】
ｔｊＳ１図（ａ）、　（ｂ）、　（ｃ）は本発明の一実
施例に係る製造方法の工程図、第２図は逆溶解の有無の
境界を示すグラフ、第３図（ａ）、（ｂ）、（ｃ）は池
の実施例に係る製造方法の工程図、第４［ｆｆ１（ａ）
、　（ｂ）は従来素子の作製工程図である。 １＋１１−ｐ型ＧａＡｓ基板、　２−ｎ型ＧａＡｓ狭さ
く層、　１２−　ｎ型Ａ　ｆ！、ｚＧａ、−ｚＡｓ狭さ
く層、１３−ＧａＡｓ保護層、　３．１４＝・ｐ型Ａ　
（ｌ　ｘＧａ）−ｘＡｓクランド層、　４＋　　１５−
　ＡｐｙＧａ＋−ｙＡｓ活性層、　５．１６・＝ｎ型Ａ
、ＩｇｘＧａ、−ｘＡｓクランド層、６．１７・・・ｎ
＋型ＧａＡｓキャップ層。 特　許　出　願　人　　シャープ株式会社代　理　人　
弁理士　　青白　葆　外２名第２図 （域長偶崖ＴＧ侃７９６°Ｃ）

Claims (4)

    【特許請求の範囲】
  1. （１）アルミニウムを含む化合物半導体からなる第１層
    表面にアルミニウムを含まない化合物半導体薄層を形成
    し、その表面に前記第１層に達するかまたは貫通する凹
    凸を設けた基板を用い、前記第１層が逆溶解しないだけ
    の過飽和度をもった溶解でエピタキシャル成長を行うこ
    とを特徴とする半導体装置の製造方法。
  2. （２）前記特許請求の範囲第１項に記載の半導体装置の
    製造方法において、レーザ光発生時の活性領域となる第
    ２層と、第２層の上下に位置しかつ第２層より禁制帯幅
    の大きい互いに導伝形の異なる第３層、第４層をもち、
    前記第１層の禁制帯幅が前記第２層の禁制帯幅より小さ
    いことを特徴とする半導体装置の製造方法。
  3. （３）前記特許請求の範囲第１項に記載の半導体装置の
    製造方法において、前記基板上の凹部と凸部が平行に複
    数本配列された場所をもつことを特徴とする半導体装置
    の製造方法。
  4. （４）前記特許請求の範囲第２項に記載の半導体装置の
    製造方法において、前記基板上の凹部と凸部が平行に複
    数本配列された場所をもつことを特徴とする半導体装置
    の製造方法。
JP59206930A 1984-10-02 1984-10-02 半導体装置の製造方法 Granted JPS6184827A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP59206930A JPS6184827A (ja) 1984-10-02 1984-10-02 半導体装置の製造方法
US06/781,707 US4632709A (en) 1984-10-02 1985-09-30 Process for preventing melt-back in the production of aluminum-containing laser devices
DE19853535046 DE3535046A1 (de) 1984-10-02 1985-10-01 Verfahren zur herstellung von halbleiter-bauelementen
GB08524230A GB2165093B (en) 1984-10-02 1985-10-02 A process for the protection of semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59206930A JPS6184827A (ja) 1984-10-02 1984-10-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6184827A true JPS6184827A (ja) 1986-04-30
JPH0310222B2 JPH0310222B2 (ja) 1991-02-13

Family

ID=16531405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59206930A Granted JPS6184827A (ja) 1984-10-02 1984-10-02 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4632709A (ja)
JP (1) JPS6184827A (ja)
DE (1) DE3535046A1 (ja)
GB (1) GB2165093B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60192380A (ja) * 1984-03-13 1985-09-30 Mitsubishi Electric Corp 半導体レ−ザ装置
JPS61163689A (ja) * 1985-01-14 1986-07-24 Sharp Corp 半導体装置の製造方法
JPH07183618A (ja) * 1993-12-22 1995-07-21 Ricoh Co Ltd 半導体レーザ装置、半導体レーザ装置製造方法並びに集積型半導体レーザ装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57143822A (en) * 1981-02-27 1982-09-06 Nec Corp Method for growth of pluralistically mixed crystal semiconductor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4028146A (en) * 1975-03-11 1977-06-07 Bell Telephone Laboratories, Incorporated LPE Technique for fabricating tapered optical couplers
US4110133A (en) * 1976-04-29 1978-08-29 The Post Office Growth of semiconductor compounds by liquid phase epitaxy
US4099999A (en) * 1977-06-13 1978-07-11 Xerox Corporation Method of making etched-striped substrate planar laser
DE2757470A1 (de) * 1977-12-22 1979-07-05 Siemens Ag Verfahren zum herstellen einer halbleiteranordnung
US4371968A (en) * 1981-07-01 1983-02-01 The United States Of America As Represented By The Secretary Of The Army Monolithic injection laser arrays formed by crystal regrowth techniques
FR2525033B1 (fr) * 1982-04-08 1986-01-17 Bouadma Noureddine Laser a semi-conducteur a plusieurs longueurs d'onde independantes et son procede de realisation
US4509996A (en) * 1982-11-05 1985-04-09 International Standard Electric Corporation Injection laser manufacture
DE3483733D1 (de) * 1983-04-27 1991-01-24 Toshiba Kawasaki Kk Halbleiterlaser.
US4547396A (en) * 1983-06-17 1985-10-15 Rca Corporation Method of making a laser array
JPS607720A (ja) * 1983-06-28 1985-01-16 Nec Corp エピタキシヤル成長方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57143822A (en) * 1981-02-27 1982-09-06 Nec Corp Method for growth of pluralistically mixed crystal semiconductor

Also Published As

Publication number Publication date
GB2165093A (en) 1986-04-03
DE3535046C2 (ja) 1989-08-10
JPH0310222B2 (ja) 1991-02-13
US4632709A (en) 1986-12-30
DE3535046A1 (de) 1986-04-03
GB2165093B (en) 1988-10-26
GB8524230D0 (en) 1985-11-06

Similar Documents

Publication Publication Date Title
US4468850A (en) GaInAsP/InP Double-heterostructure lasers
JP2547001B2 (ja) 半導体構造の製造方法
JPS63197396A (ja) 半導体構造の領域を、異なる禁止帯巾及び屈折率特性を呈する不規則化された合金に選択的に変換する方法
US4296387A (en) Semiconductor laser
US3961996A (en) Process of producing semiconductor laser device
JPS59129486A (ja) 半導体レーザ装置の製造方法
JPS609356B2 (ja) 半導体発光装置の製法
US4142924A (en) Fast-sweep growth method for growing layers using liquid phase epitaxy
JPS6184827A (ja) 半導体装置の製造方法
JPS6321358B2 (ja)
US4728625A (en) Method of fabricating buried crescent semiconductor laser device by removing a surface portion of substrate around a groove therein
US4464211A (en) Method for selective area growth by liquid phase epitaxy
GB2027261A (en) Semiconductor laser
JPS54152879A (en) Structure of semiconductor laser element and its manufacture
JPS6042639B2 (ja) 半導体装置の製造方法
JPS5882585A (ja) 半導体レ−ザの製造方法
JPS6361793B2 (ja)
JPS62245691A (ja) 半導体レ−ザの製造方法
Botez et al. Crystal growth of mode-stabilized semiconductor diode lasers by liquid-phase epitaxy
JP2736382B2 (ja) 埋め込み型半導体レーザおよびその製造方法
JP3609840B2 (ja) 半導体発光素子の製造方法
JPS59222984A (ja) 半導体レ−ザ装置
JPS58194386A (ja) 半導体素子の製造方法
JPS62217690A (ja) 半導体発光装置及びその製造方法
JPH01194378A (ja) 半導体レーザおよびその製造方法