JPS6184057A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6184057A
JPS6184057A JP59205780A JP20578084A JPS6184057A JP S6184057 A JPS6184057 A JP S6184057A JP 59205780 A JP59205780 A JP 59205780A JP 20578084 A JP20578084 A JP 20578084A JP S6184057 A JPS6184057 A JP S6184057A
Authority
JP
Japan
Prior art keywords
layer
substrate
semiconductor device
electrode
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59205780A
Other languages
English (en)
Inventor
Teikou Tei
鄭 貞浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP59205780A priority Critical patent/JPS6184057A/ja
Publication of JPS6184057A publication Critical patent/JPS6184057A/ja
Priority to US07/237,687 priority patent/US5084399A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14665Imagers using a photoconductor layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に係り、特に、光陽極
酸化法を用いた絶縁層の形成に関するものである。
〔従来技術〕
近年、半導体装置の高集積化はめざましい速さで進めら
れ、小規模集積回路(8SI)から超大規模集積回路(
超LSI)へと進歩してきでいる。
半導体集積回路の高集積化は素子の微細化によって実現
されるため、微細かつ高精度なパターン形成技術が切望
されている。
fllえば、密着型イメージセンサとして使用するため
に、アモルファスシリコン層を光電変換層として用いた
サンドイッチ型の光電変換装置が、最近注目されている
。この光電変換装置は、通常、第7図に示す如く絶縁性
の基板1上に複数個の金属電極2を並設し、これらの金
属電極2と透光性電極3とによって光電変換層4として
のアモルファス水素化シリコン薄膜を挾んだ構造となっ
ている。このような構造の光電変換装置では、隣接する
金属電極間の距離りはアモルファス水素化シリコン薄膜
の厚さdに対して、通常は10倍以上あるため、金属電
極相互の絶縁については光電変換装置の実用性からみて
問題がないものと考えられてきた。
しかしながら、解像度を向上させるために素子密度を上
げるという傾向が強まるにつれ、次に述べるような問題
が生じてきている。すなわち、素子密度を上げる場合、
金属電極の面積そのものは確保しなければならないため
、金属電極相互の間隔すなわち距離りを小さくしなけれ
ばならなくなる。従って、この電極間距離りはアモルフ
ァス水素化シリコン薄膜の厚さdつまり、金属電極2と
透光性電極3との間隔に近くなるため、金属電極間の絶
縁が不充分となり、光電変換層を介して、隣り合う電極
間に電流力3流れるという危険性を生じ、センサとして
の十分な特性が得られなくなるという問題があった。
そこで、第8図に示す如く、絶縁性の基板上に所定の間
隔D1ずつ離間して並設された電極幅りの金属電極の間
に、電極幅il<L)の補助電極5を配設すると共ζこ
、該補助電極を透光性電極と同一極性のバイアスをかけ
るようにした構造が提案されている。
このような構造によれば、隣接電極間に光電変換層を介
して電流が流れるという現象自体は防ぐことができるが
、補助電極の存在により、金属電極の間隔D1を小さく
するには、加工技術上の限界もあり、また補助電極の形
成工程をはじめ、製造工数が増え、コストが高くなると
いう間頂かあった。
本発明は、前記実情に鑑みてなされた。もので、製造が
容易でかつ、コストを大幅に低減することができ、信頼
性の高い高密度半導体装置を提供することを特徴とする 特に、素子密度が高い密着型イメージセンサの信頼性を
高めることを目的とする。すなわち、隣接ヒツト間の電
極間距離の小さい(素子密度の高い)サンドインチ型の
光電変換装置において、隣接する分割電極(金属電極)
相互間で電荷が移動しないようにし、良好なセンサ特性
を呈する構造を安価にかつ容易に得ることを目的とする
。。
〔問題点を解決するための手段〕
そこで、本発明では、アモルファスシリコン層あるいは
化合物半導体層等の非晶質(アモルファス)半導体層を
もつ半導体装置において、絶縁層を形成するにあたり、
光陽極酸化法により、前記半導体j※を選択的わるいは
全体的に酸化するようにしている。
〔作用〕
すなわち、例えば、第1図(a)および第1図(′b)
に示すmo <、絶縁性の基板11上に並設された金属
電極12と透光性電極13とによって、光電変換層とし
てのアモルファス水素化シリコン層14を挾んだサンド
イッチ型の光電変換装置を形成するにあたり、アモルフ
ァス水素化シリコン層の形成後、該アモルファス水素化
シリコン層に対して選択的に光陽極酸化を行ない、各ビ
ット間にあるアモルファス水素化7リコン層を絶縁性の
酸化シリコン層15と化すことにより、各ビット間のア
イソレーションあるいはセンサービットの面積規定を完
全に行ない、高密度にセンサの配設された光電変換装置
を容易に形成することができる。
〔実施例〕
以下、本発明実施例の密着型イメージセンサの製造方法
について、図面を参照しつつ詳細に説明する。
これは、第1図(a)および第1図(b)に示す如く、
密着型イメージセンサの各光電変換素子間に位置する光
電変換層を光陽極酸化法によって絶縁層15と化すこと
により、各素子間のアイソレーションを完全にすると共
に、光電変換装置を規定するものである。
まず、絶縁性のセラミック基板11上に、蒸着法によっ
てクロム薄膜を着膜した後、フォトリンエツチング法に
より、所窒の形状の分割電極としてのクロム電極12を
第2図に示す如く形成する。
続いて、第3図に示す如く、プラズマCVD法により、
アモルファス水素化シリコン層(a−8i: H) 1
4を約1μmの膜厚で堆積する。なお、このときの堆積
条件は、基板温度200〜250℃、電力1〜100W
、モノシランの流量1〜505cch4inとする。
この後、OMRの商品名で市販されている東京応化製の
ネカ型レジストを塗布した後、クロム電極の形状に合わ
せたフォトマスク(図示せず)を用いて、フォトリソエ
ツチング法により、第4図に示す如くレジストパターン
16を形成する。
欠いで、第5図に示すような受光面をもつセルC内に電
解液として伏酸カリワム(K2 so、 )水溶液を入
れ、この中に、前記セラミック基板11を浸漬し、対極
にプラチナ電極Pを用いると共に、500Wのキセノン
灯により、陽極としての前記セラミック基板11に光照
射を行ない、約5分間、光陽極酸化を行なう1.このよ
うにして、第6図に示す如く、前記レジストパターンか
ら露呈する領域すなわち、電解液との接触面において、
光酸化が進行し、クロム電極のまわりのアモルファス水
素化シリコン層は、絶縁性の酸化シリコン層15となる
そして、前記レジストパターンをレジスト剥離、液を用
いて除去した後、通常の如く、スパッタリング法により
透光性電極として酸化インジウム錫(ITO)電極13
を形成し、第1図に示す如く、密着型イメージセンサと
して用いられる光電変換装置が完成する。
このようにして形成された光電変換装置は、光電変換層
おしてのアモルファス水素化シリコツ層カS各ビット毎
あるいは各ビット毎の素子面精に規定される絶縁層15
によって絶縁分離された構造となっているため、ビット
間の分離特性が極めて良好である。従って、従来例の如
く、補助電極を設ける必要もない。
また、絶縁層の形成は新規に行なうのではなく、既に形
成されているアモルファス水素化シリコン層の光陽極酸
化によって行なわれることにより、高温プロセスを経る
ことがないため、既に形成されている層には、はとんど
影響を与えることなく、平滑な絶縁層が容易に作製され
、また寸法精度も良好に保つことができる。
更に、素子が高密度に配設され、電極間距離りが光電変
換層の膜厚に近くなるような場合にも、絶縁層の形成に
際しては、光陽極酸化法により、レジストパターンから
露呈する領域では、光は光導電体であるアモルファス水
素化シリコン層を透過し、高速度に反応が進み、高精度
の微細パターンが形成される。このようにして高密度の
素子形成が容易にかつ精度良く、そして安価に行なわれ
得、良好な素子特性をもつイメージセンサを得ることが
可能となる。このとき、レジストパターン(ま、ネガ型
に限らず0FPR等のポジ型でもよいが、遮光性のある
ものを用いるとより効果的である。
なお、実施例においては、光陽極酸化における電解液と
して、硫酸カリウム水溶液を使用したが、必ずしもこれ
に限定されることなく、硫酸ナト+7ウム(Na、 8
0. )等、他の支持電解質を含むものを使用してもよ
いことは言うまでもない。また、対極としては、プラチ
ナ電極の他、アルミニウム(AAり電極、炭素電極等を
用いても良い。
さらに、本発明は、イメージセンサに限定されることな
く、薄膜トランジスタ(TF’T)装置等地のデバイス
における素子間分離等にも適用可能であり、良好な効果
を呈する。また、光陽極酸化される物質についても、ア
モルファス水素化シリコン層に限定されることなく、硫
化カドミウム(CdS)、セレン化カドミウム(CdS
e ) 、 セレン(8e)、テルル(Te)、テルル
化カドミウム(CdTe )等の非晶質半導体層に対し
ても同様の効果を呈する。
〔発明の効果〕
以上、説明してきたように、本発明によれば、非晶質半
導体層を含む半導体装置において絶縁層を形成するにあ
たり、光陽極酸化法により前記非晶質半導体層を選択的
あるいは全体的に酸化するようにしているため、高速度
に反応が進行する上、制御が容易である。
また、被処理基板を高温下にさらすことなく、酸化反応
が進行し、被処理基板が損傷を受けることもない上、容
易でかつ安価に製造することが可能となる。
特に、密着型イメージセンサのように、高密度に光電変
換素子を並設したデバイスの素子間分離に際しては、光
電変換層としてのアモルファス水素化シリコン層を素子
間に位置する部分に対してのみ、光陽極酸化を行ない、
絶縁層と化すようにしているため、容易にかつ安価に製
造することが可能となる。また、光電変換層自体が素子
毎に絶縁分離されまため、隣接ビット間での電荷の移動
が遮断され、良好なセンサ特性を得ることができる。更
に、光陽極酸化により、精度良く、絶縁分離がなされ得
、より高密度な素子形成が可能となり、デバイスとして
の信頼性も極めて高いものとなる。加えて、従来は酸化
インジウム錫電極のスパッタリングに際しメタルマスク
を用いて、電極面積を規定していたが、本発明によれば
、光電変換層自体に面積規定がなされるため、酸化イン
ジウム錫の面積規定は不用となる。
【図面の簡単な説明】
第1図(a)および第1図(b)は、本発明実施例の方
法によって形成された密着型イメージセンサの概要図(
第1図(a)は第1図(b)のa−a断面図)、第2図
乃至第6図は第1図(a)および(b)に示した密着型
イメージセンサの製造工程図、(なお、第5図は光陽極
酸化装置を示す図)、第7図および第8図は従来の密着
型イメージセンサを示す図である。 1・・・基板、2・・・金属電極、3・・・透光性電極
、4・・・光電変換層、11・・基板、12・・・クロ
ム電極(金属電極)、13・・・透光性電極(ITO電
極)、14・・光電変換層(アモルファス水素化シリコ
ン層)、15・・絶縁層(酸化シリコン層)、16・・
レジストパターン、C・・・セル、P・・・陰極。

Claims (3)

    【特許請求の範囲】
  1. (1)非晶質(アモルファス)半導体層を含む半導体装
    置の製造方法において、絶縁層の形成が該非晶質半導体
    層を光陽極酸化法により、選択的あるいは全体的に酸化
    させることによってなされるようにしたことを特徴とす
    る半導体装置の製造方法。
  2. (2)前記半導体装置が半導体集積回路を構成しており
    、前記絶縁層は素子間あるいは素子の面積規定のための
    絶縁分離層として用いられるようにしたことを特徴とす
    る特許請求の範囲第(1)項記載の半導体装置の製造方
    法。
  3. (3)基板上に第1の電極を形成する工程と、該第1の
    電極上に一体的に光電変換層としてのアモルファス水素
    化シリコン層を形成する工程と、該アモルファス水素化
    シリコン層の素子間領域に相当する部分を、光陽極酸化
    法により絶縁性の酸化シリコン層と化す工程と、さらに
    この上層に第2の電極を形成する工程とを含み、サンド
    イッチ型の光電変換素子が複数個並設された原稿読み取
    り装置を形成することを特徴とする特許請求の範囲第(
    1)項又は第(2)項のいずれかに記載の半導体装置の
    製造方法。
JP59205780A 1984-10-01 1984-10-01 半導体装置の製造方法 Pending JPS6184057A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59205780A JPS6184057A (ja) 1984-10-01 1984-10-01 半導体装置の製造方法
US07/237,687 US5084399A (en) 1984-10-01 1988-08-25 Semi conductor device and process for fabrication of same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59205780A JPS6184057A (ja) 1984-10-01 1984-10-01 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6184057A true JPS6184057A (ja) 1986-04-28

Family

ID=16512545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59205780A Pending JPS6184057A (ja) 1984-10-01 1984-10-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6184057A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334859A (en) * 1991-09-05 1994-08-02 Casio Computer Co., Ltd. Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film
JP2010103170A (ja) * 2008-10-21 2010-05-06 Mitsubishi Electric Corp 薄膜太陽電池の製造方法および薄膜太陽電池の製造装置
JP2016033982A (ja) * 2014-07-31 2016-03-10 キヤノン株式会社 固体撮像素子および撮像システム
JP2019135789A (ja) * 2019-04-22 2019-08-15 キヤノン株式会社 固体撮像素子および撮像システム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54139342A (en) * 1978-04-20 1979-10-29 Canon Inc Information processing unit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54139342A (en) * 1978-04-20 1979-10-29 Canon Inc Information processing unit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334859A (en) * 1991-09-05 1994-08-02 Casio Computer Co., Ltd. Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film
JP2010103170A (ja) * 2008-10-21 2010-05-06 Mitsubishi Electric Corp 薄膜太陽電池の製造方法および薄膜太陽電池の製造装置
JP2016033982A (ja) * 2014-07-31 2016-03-10 キヤノン株式会社 固体撮像素子および撮像システム
JP2019135789A (ja) * 2019-04-22 2019-08-15 キヤノン株式会社 固体撮像素子および撮像システム

Similar Documents

Publication Publication Date Title
EP0071244B1 (en) Thin-film transistor and method of manufacture therefor
JPS61263172A (ja) 薄膜太陽電池の製造方法
KR0171648B1 (ko) 박막장치 및 그 제조방법
JPS6184057A (ja) 半導体装置の製造方法
US5084399A (en) Semi conductor device and process for fabrication of same
JPH059941B2 (ja)
TWI247158B (en) Liquid crystal display device and its manufacturing method
JPS5846195B2 (ja) 密着形イメ−ジセンサの製造方法
JPS6273670A (ja) 薄膜トランジスタ装置の製造方法
JPH07202207A (ja) 薄膜トランジスタを具えた電子装置の製造方法
JPS6132571A (ja) 光電変換装置
EP0193304A2 (en) Image sensor manufacturing method
EP3776665B1 (fr) Optimisation du contact électrique métal/métal dans un dispositif photovoltaïque semi-transparent en couches minces
JP2001237442A (ja) 太陽電池およびその製造方法
JPH0221663B2 (ja)
JPS59124165A (ja) 絶縁ゲ−ト型トランジスタおよびその製造方法
JPS5919377A (ja) 薄膜電界効果トランジスタおよびその製造方法
KR940001294B1 (ko) 밀착형 이미지 센서 제조방법
JPH0360042A (ja) 薄膜トランジスタの製造方法
JPS6197875A (ja) 半導体装置の製造方法
JPS6261364A (ja) 薄膜半導体装置の製造方法
JP2639645B2 (ja) 光電変換装置の作成方法
JPS61203666A (ja) フオトダイオ−ドの製造方法
JPS60170260A (ja) 薄膜トランジスタの製造方法
JP2661689B2 (ja) 光センサ