JPS6182174A - ピ−ク検出装置 - Google Patents
ピ−ク検出装置Info
- Publication number
- JPS6182174A JPS6182174A JP5885584A JP5885584A JPS6182174A JP S6182174 A JPS6182174 A JP S6182174A JP 5885584 A JP5885584 A JP 5885584A JP 5885584 A JP5885584 A JP 5885584A JP S6182174 A JPS6182174 A JP S6182174A
- Authority
- JP
- Japan
- Prior art keywords
- peak
- peak value
- waveform
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明はアナログ信号例えば磁気テープに記録された信
号のピーク値を検出する装置に関する。
号のピーク値を検出する装置に関する。
Ｃ発明の技術的背景とその問題点］
アナログ信号のピーク値を検出する装置として第１図に
示すものがある。この装置は、入力たるアナログ信号を
整流回路１において半波整流する。
示すものがある。この装置は、入力たるアナログ信号を
整流回路１において半波整流する。
この整流回路１の出力を入力するピーク・ホールド回路
２は、その出力側に保持用のコンデンサを具備しアナロ
グ信号のピーク値を所定時間保持して出力する。Ａ／Ｄ
コンバータ３は、このピーク値を２値化信号に変換して
出力し、ピーク値をデジチルデータとして得るものであ
る。
２は、その出力側に保持用のコンデンサを具備しアナロ
グ信号のピーク値を所定時間保持して出力する。Ａ／Ｄ
コンバータ３は、このピーク値を２値化信号に変換して
出力し、ピーク値をデジチルデータとして得るものであ
る。
しかしながら、上記のピーク検出装置においては、例え
ば磁気テープ等に記録された信号のビニク値を検出する
場合には不向きであった。即ち、磁気テープに記録され
た信号を再生してみると、信号より大きな雑音、再生時
のドロップアウト（一定期間信号が再生されないこと）
等が含まれている。従来の回路構成ではこのような雑音
でピーク値を検出してしまう誤動作が生じ、また、ドロ
ップアウトによって本来のピーク値を検出できないとい
う欠点があった。
ば磁気テープ等に記録された信号のビニク値を検出する
場合には不向きであった。即ち、磁気テープに記録され
た信号を再生してみると、信号より大きな雑音、再生時
のドロップアウト（一定期間信号が再生されないこと）
等が含まれている。従来の回路構成ではこのような雑音
でピーク値を検出してしまう誤動作が生じ、また、ドロ
ップアウトによって本来のピーク値を検出できないとい
う欠点があった。
［発明の目的コ
本発明は上記事情に鑑みて成されたものであり、信号よ
り大きな雑音が含まれていてもこの雑音によるピーク値
検出への影響を少なくすると共に、ドロップアウトがあ
ってもこれに伴う誤差を少なくして正しいピーク値を検
出することができるピーク検出装置を提供することを目
的とするものである。
り大きな雑音が含まれていてもこの雑音によるピーク値
検出への影響を少なくすると共に、ドロップアウトがあ
ってもこれに伴う誤差を少なくして正しいピーク値を検
出することができるピーク検出装置を提供することを目
的とするものである。
［発明の概要］
上記目的を達成するための本発明の概要は、入力信号を
整流手段によって整流し、整流された波形の振幅を複数
回に分けて検出し、この検出結果を平均化することによ
りノイズ及びドロップアウトに伴うピーク検出への影響
を低減したことを特徴とするものである。
整流手段によって整流し、整流された波形の振幅を複数
回に分けて検出し、この検出結果を平均化することによ
りノイズ及びドロップアウトに伴うピーク検出への影響
を低減したことを特徴とするものである。
［発明の実施例］
以下、本発明の一実施例を図面を参照して説明する。第
２図は本発明に係るピーク検出装Ｈの回路図である。第
２図において、ピーク検出回路は整流手段１０．検出手
段２０．平均化手段たる低域通過フィルタ３０及びＡ／
Ｄコンバータ４０から成っている。前記整流手段１０は
入力信号Ａを例えば半波整流して出力するものである。
２図は本発明に係るピーク検出装Ｈの回路図である。第
２図において、ピーク検出回路は整流手段１０．検出手
段２０．平均化手段たる低域通過フィルタ３０及びＡ／
Ｄコンバータ４０から成っている。前記整流手段１０は
入力信号Ａを例えば半波整流して出力するものである。
整流手段１０は、オペアンプ（以下、ＯＰアンプと称す
る）Ａｒの帰還経路にダイオードＤ１が挿入されており
、半波整流を行う。また、ＯＰアンプＡ１の帰還経路に
は正の入力信号を帰還すべくダイオードＤ２と帰還抵抗
Ｒ２とが挿入され、入力が特性ＡＮＦは入力抵抗をＲ１
としてＡＮＦ＝−Ｒ２／Ｒ１となっている。この整流手
段１０と前記検出手段２０との間には、極性変換用のＯ
ＰアンプＡ２が挿入接続されている。前記検出手段２０
は、例えばピーク・ホールド回路２１とサンプル・ホー
ルド回路２２とから構成されている。ピーク・ホールド
回路２１は、先ず、前記ＯＰアンプＡ２の出力をＯＰア
ンプＡ３によりボルテージ・フォロワで受け、インピー
ダンスを変換して電流を多くとれるようにしている。そ
の後段のＯＰアンプＡ４の入力にはダイオードＤ３が接
続されていると共に、帰還回路には保持用のコンデンサ
Ｃ１が挿入されダイオードＤ３の作用によりピーク値を
更新しながらホールドするようになっている。また、前
記コンデンサＣ１の両端をショートさせるリセットスイ
ッチＳ Ｗ １は、図示しない制御回路からのリセット
パルスに基づいて開閉されるようになっている。そして
、このリセットスイッチＳＷ１がＯＮされた際には、電
圧の保持を解除するようになっている。前記サンプル・
ホールド回路２２は、先ず、前記ピーク・ホールド回路
２１の出力をＯＰアンプＡ５によりボルテージ・ワオロ
ワで受け、インピーダンスを変換している。このＯＰア
ンプＡ５の出力はスイッチＳ Ｗ ２を介してＯＰアン
プＡ６に入力するようになっている。このＯＰアンプ八
への帰還経路には保持用のコンデンサＣ２が挿入接続さ
れている。前記スイッチＳＷ２は、図示しない前記制御
回路からのサンプリングパルスに基づいて開閉するよう
になっており、スイッチＳＷ２がＯＮされた際の入力電
圧を前記ＯＰアンプ八への作用により次のサンプリング
パルスを入力してスイッチＳ Ｗ ｔがＯＮされるまで
ホールドするうになっている。前記平均化手段たる低域
通過フィルタ３０は、前記検出手段２０の出力を入力し
てフィルタ処理することによりこれを平均化するもので
ある。即ち、低域通過フィルタ３０はスイッチＳ Ｗ
２をＯＮ、ＯＦＦするサブリングパルスの周期に比較し
て充分長い周期の信号のみを通過させるように設定され
ている。Ａ／Ｄコンバータ４０は、前記低域通過フィル
タ３０の出力の波高値を所定のタイミングで２値化して
出力することにより信号のピーク値をディジタル値に変
換するものである。
る）Ａｒの帰還経路にダイオードＤ１が挿入されており
、半波整流を行う。また、ＯＰアンプＡ１の帰還経路に
は正の入力信号を帰還すべくダイオードＤ２と帰還抵抗
Ｒ２とが挿入され、入力が特性ＡＮＦは入力抵抗をＲ１
としてＡＮＦ＝−Ｒ２／Ｒ１となっている。この整流手
段１０と前記検出手段２０との間には、極性変換用のＯ
ＰアンプＡ２が挿入接続されている。前記検出手段２０
は、例えばピーク・ホールド回路２１とサンプル・ホー
ルド回路２２とから構成されている。ピーク・ホールド
回路２１は、先ず、前記ＯＰアンプＡ２の出力をＯＰア
ンプＡ３によりボルテージ・フォロワで受け、インピー
ダンスを変換して電流を多くとれるようにしている。そ
の後段のＯＰアンプＡ４の入力にはダイオードＤ３が接
続されていると共に、帰還回路には保持用のコンデンサ
Ｃ１が挿入されダイオードＤ３の作用によりピーク値を
更新しながらホールドするようになっている。また、前
記コンデンサＣ１の両端をショートさせるリセットスイ
ッチＳ Ｗ １は、図示しない制御回路からのリセット
パルスに基づいて開閉されるようになっている。そして
、このリセットスイッチＳＷ１がＯＮされた際には、電
圧の保持を解除するようになっている。前記サンプル・
ホールド回路２２は、先ず、前記ピーク・ホールド回路
２１の出力をＯＰアンプＡ５によりボルテージ・ワオロ
ワで受け、インピーダンスを変換している。このＯＰア
ンプＡ５の出力はスイッチＳ Ｗ ２を介してＯＰアン
プＡ６に入力するようになっている。このＯＰアンプ八
への帰還経路には保持用のコンデンサＣ２が挿入接続さ
れている。前記スイッチＳＷ２は、図示しない前記制御
回路からのサンプリングパルスに基づいて開閉するよう
になっており、スイッチＳＷ２がＯＮされた際の入力電
圧を前記ＯＰアンプ八への作用により次のサンプリング
パルスを入力してスイッチＳ Ｗ ｔがＯＮされるまで
ホールドするうになっている。前記平均化手段たる低域
通過フィルタ３０は、前記検出手段２０の出力を入力し
てフィルタ処理することによりこれを平均化するもので
ある。即ち、低域通過フィルタ３０はスイッチＳ Ｗ
２をＯＮ、ＯＦＦするサブリングパルスの周期に比較し
て充分長い周期の信号のみを通過させるように設定され
ている。Ａ／Ｄコンバータ４０は、前記低域通過フィル
タ３０の出力の波高値を所定のタイミングで２値化して
出力することにより信号のピーク値をディジタル値に変
換するものである。
以上のように構成された装置の作用について、第３図、
第４に示すタイミングチャートを参照して説明する。第
３図（ａ ）に示す入力信号Ａについてのピーク検出に
ついて考える。この入力信号ＡにはノイズＡ′とドロッ
プアウトＡ ／／が含まれているものとする。この入力
信号Ａが整流手段１０において半波整流された後の波形
Ｂを第３図（ｂ）に示す。この波形ＢはＯＰアンプＡ２
の作用により極性が変換されて検出手段２０に入力する
。検出手段２０においては、先ず、リセット可能なピー
ク・ホールド回路２１によって前記波形Ｂのピーク値を
更新しながらホールドし、第３図（Ｃ）図示のリセット
パルスＰ１を入力する毎にリセットスイッチＳＷｓがＯ
Ｎされてピーク値の保持が解除される。この結果、ピー
ク・ホールド回路２１の出力として第３図（ｄ ）図示
の波形Ｃを得ることができる。このようにして、入力信
号Ａのピーク値を反映した信号が生成される。尚、リセ
ット可能としている理由は、ピーク検出の際には新たな
最大値については順次更新可能であるが、これ以下の振
幅の波形は反映さ炸ず、入力信号Ａと全く異なる波形と
なってしまうからである。
第４に示すタイミングチャートを参照して説明する。第
３図（ａ ）に示す入力信号Ａについてのピーク検出に
ついて考える。この入力信号ＡにはノイズＡ′とドロッ
プアウトＡ ／／が含まれているものとする。この入力
信号Ａが整流手段１０において半波整流された後の波形
Ｂを第３図（ｂ）に示す。この波形ＢはＯＰアンプＡ２
の作用により極性が変換されて検出手段２０に入力する
。検出手段２０においては、先ず、リセット可能なピー
ク・ホールド回路２１によって前記波形Ｂのピーク値を
更新しながらホールドし、第３図（Ｃ）図示のリセット
パルスＰ１を入力する毎にリセットスイッチＳＷｓがＯ
Ｎされてピーク値の保持が解除される。この結果、ピー
ク・ホールド回路２１の出力として第３図（ｄ ）図示
の波形Ｃを得ることができる。このようにして、入力信
号Ａのピーク値を反映した信号が生成される。尚、リセ
ット可能としている理由は、ピーク検出の際には新たな
最大値については順次更新可能であるが、これ以下の振
幅の波形は反映さ炸ず、入力信号Ａと全く異なる波形と
なってしまうからである。
上記のようにして得られた波形Ｃは、次にサンプルホー
ルド回路２２に入力する。サンプル・ホールド回路２２
では、第３図（ｅ）に示すサンプリングパルスＰ２を入
力する毎にスイッチＳ Ｗ ｔをＯＮＬ、てこのタイミ
ングで前記波形Ｃの振幅を検出してこれを次のサンプリ
ングパルスＰ２を入力する時まで保持する。そして、サ
ンプリングパルスＰ２を入力する毎に波形Ｃの振幅を更
新する（第３図（ｆ）参照）。このようにして、入力信
号Ａに対してピーク値を反映した連続波形りが生成され
る。尚、サンプル・ホールド回路２２は、前記ピークホ
ールド回路２１で得られたピーク値をサンプリングパル
スＰ２毎にホールドすることにより、波形Ｂの振幅を時
間軸に沿って複数回に亘って検出していることになる。
ルド回路２２に入力する。サンプル・ホールド回路２２
では、第３図（ｅ）に示すサンプリングパルスＰ２を入
力する毎にスイッチＳ Ｗ ｔをＯＮＬ、てこのタイミ
ングで前記波形Ｃの振幅を検出してこれを次のサンプリ
ングパルスＰ２を入力する時まで保持する。そして、サ
ンプリングパルスＰ２を入力する毎に波形Ｃの振幅を更
新する（第３図（ｆ）参照）。このようにして、入力信
号Ａに対してピーク値を反映した連続波形りが生成され
る。尚、サンプル・ホールド回路２２は、前記ピークホ
ールド回路２１で得られたピーク値をサンプリングパル
スＰ２毎にホールドすることにより、波形Ｂの振幅を時
間軸に沿って複数回に亘って検出していることになる。
この波形りは平均化手段たる低域通過フィルタ３０に入
力する。
力する。
低域通過フィルタ３０はこの波形りの高域成分をカット
することにより波形りを全体に亘って平均化する作用を
なす。例えば、第４図（ａ）に示す波形りが入力された
なら、低域通過フィルタ３０の出力として第４図（ｂ）
に示す波形Ｅを得ることができる。この結果、ピーク・
ホールド回路２１で、ピーク値をホールドし、かつこの
出力をサンプル・ホールド回路２２で所定のサンプリン
グパルスＰ２毎に検出してホールドしたものを、低域通
過フィルタ３０で平均化することができ、入力信号Ａの
ピーク値を反映した波形を得ることができる。即ち、こ
のことは、ピーク値をホールドして同一ピーク値に対し
て複数のサンプリングパルス毎に検出し、これを平均化
したことに他ならない。この結果、突発的なノイズＡ′
は平均化によってピーク値に対する影響が小さくなり、
ノイズ発生に伴なうピークの誤検出を低減することがで
きる。また、最大振幅を生ずる付近にドロップアウトＡ
ＬＬがあっても、平均化によってピーク値に対する影
響を低減でき、正確なピーク値の検出を図ることがでる
。
することにより波形りを全体に亘って平均化する作用を
なす。例えば、第４図（ａ）に示す波形りが入力された
なら、低域通過フィルタ３０の出力として第４図（ｂ）
に示す波形Ｅを得ることができる。この結果、ピーク・
ホールド回路２１で、ピーク値をホールドし、かつこの
出力をサンプル・ホールド回路２２で所定のサンプリン
グパルスＰ２毎に検出してホールドしたものを、低域通
過フィルタ３０で平均化することができ、入力信号Ａの
ピーク値を反映した波形を得ることができる。即ち、こ
のことは、ピーク値をホールドして同一ピーク値に対し
て複数のサンプリングパルス毎に検出し、これを平均化
したことに他ならない。この結果、突発的なノイズＡ′
は平均化によってピーク値に対する影響が小さくなり、
ノイズ発生に伴なうピークの誤検出を低減することがで
きる。また、最大振幅を生ずる付近にドロップアウトＡ
ＬＬがあっても、平均化によってピーク値に対する影
響を低減でき、正確なピーク値の検出を図ることがでる
。
本発明は上記実施例に限定されるものではなく、本発明
の要旨の範囲内で種々の変形実施を包含することは言う
までもない。例えば前記実施例ではアナログ信号として
処理することによりピーク値を検出するものであったが
、整流後の波形Ｂの振幅を所定のサンプリングパルス毎
にディジタル変換し、これを平均化してピーク値を検出
するようにしてもよい。即ち、第５図に示すように、整
流手段１０の出力たる波形Ｂを入力し、これをサンプリ
ングパルスＰ２に基づいて波形Ｂの振幅を２値化して出
力するＡ／Ｄコンバータ５１を設ける。
の要旨の範囲内で種々の変形実施を包含することは言う
までもない。例えば前記実施例ではアナログ信号として
処理することによりピーク値を検出するものであったが
、整流後の波形Ｂの振幅を所定のサンプリングパルス毎
にディジタル変換し、これを平均化してピーク値を検出
するようにしてもよい。即ち、第５図に示すように、整
流手段１０の出力たる波形Ｂを入力し、これをサンプリ
ングパルスＰ２に基づいて波形Ｂの振幅を２値化して出
力するＡ／Ｄコンバータ５１を設ける。
例えば、第６図（ｂ ）に示すように波形Ｂの振幅が１
から４まで変化するものとすると、Ａ／Ｄコンバータ５
１は第６図（０）に示すサンプリングパルスＰ２毎に波
形Ｂの振幅を検知してこれを２値化して出力する。そし
て、このＡ／Ｄコンバータ５１の出力は加算回路５２に
入力する。加算回路５２は、各サンプリングパルスＰ２
に対応する前記Ａ／Ｄコンバータ５１の出力に、その直
前の２つのサンプリングパルスＰ２に対応するＡ／Ｄコ
ンバータ５１の出力を加算するものである。この結果、
一つのサンプリングパルスＰ２に対応する波形Ｂの振幅
は、３ケ所で加算に供されることになり、同一振幅を複
数回検出していることになる。即ち、Ａ／Ｄコンバータ
５１と加算回路５２とは検出手段５０を構成するもので
ある。この検出手段５０の出力は除算回路６０に入力す
る。除算回路６０は、前記検出手段の出力を加算された
サンプリング数である３で除算して出力する。即ち、検
出手段５０における加算回路５１とこの除算回路６０と
で移動平均をとっていることになる。
から４まで変化するものとすると、Ａ／Ｄコンバータ５
１は第６図（０）に示すサンプリングパルスＰ２毎に波
形Ｂの振幅を検知してこれを２値化して出力する。そし
て、このＡ／Ｄコンバータ５１の出力は加算回路５２に
入力する。加算回路５２は、各サンプリングパルスＰ２
に対応する前記Ａ／Ｄコンバータ５１の出力に、その直
前の２つのサンプリングパルスＰ２に対応するＡ／Ｄコ
ンバータ５１の出力を加算するものである。この結果、
一つのサンプリングパルスＰ２に対応する波形Ｂの振幅
は、３ケ所で加算に供されることになり、同一振幅を複
数回検出していることになる。即ち、Ａ／Ｄコンバータ
５１と加算回路５２とは検出手段５０を構成するもので
ある。この検出手段５０の出力は除算回路６０に入力す
る。除算回路６０は、前記検出手段の出力を加算された
サンプリング数である３で除算して出力する。即ち、検
出手段５０における加算回路５１とこの除算回路６０と
で移動平均をとっていることになる。
この結果を第６図（ｄ ）に示す。各パルスＦは平均化
されたピーク値を波高に対応させて示し、下部の数字は
その数値を示すものである。このように、移動平均をと
ることにより信号Ａを反映するピーク値を部分的に分割
して加算し、かつ、その平均をとることができる。従っ
て、このようにしてもパルスＡ′及びドロップアウトＡ
ｌ／のピーク検出に対する影響を小な（することがで
きる。
されたピーク値を波高に対応させて示し、下部の数字は
その数値を示すものである。このように、移動平均をと
ることにより信号Ａを反映するピーク値を部分的に分割
して加算し、かつ、その平均をとることができる。従っ
て、このようにしてもパルスＡ′及びドロップアウトＡ
ｌ／のピーク検出に対する影響を小な（することがで
きる。
［発明の効果］
以上詳述したように、本発明によれば信号より大きな雑
音が含まれていてもこの雑音によりピーク値への影響を
小さくすることができ、かつ、信号にドロップアウトが
あってもこれに伴う誤差を少なくして正しいピーク値を
検出することができるピーク検出装置を提供することが
できる。
音が含まれていてもこの雑音によりピーク値への影響を
小さくすることができ、かつ、信号にドロップアウトが
あってもこれに伴う誤差を少なくして正しいピーク値を
検出することができるピーク検出装置を提供することが
できる。
第１図は従来のピーク検出装置を示すブロック図、第２
図は本発明に係るピーク検出装置の回路図、第３図（ａ
）乃至第３図（ｅ）、第４図（ａ ）、（ｂ）はピーク
検出装置の動作を説明するタイミングチャート、第５図
は本発明の他の実施例を示すブロック図、第６図（ａ
）乃至第６図＜ｄ ）は第５図に示す実施例の動作を説
明するタイミングチャートである。 １０・・・・・・整流手段、２０．５０・・・・・・検
出手段、３０．６０・・・・・・平均化手段、 ２１・・・・・・ピーク・ホールド回路、２２・・・・
・・サンプル・ホールド回路。 代理人 弁理士 三 澤 正 義 、い ゛（み 昭和６０年８月２８日 昭和５９年特許願第５８８５５号 ２、発明の名称 ピーク検出装置 ３、補正をする者 事件との関係 特許出願人 住所 東京都三鷹市下連雀７−６−９ 名称 小 谷 電 機 株式会社 代表者 細 １） 雅 行 ５、補正命令の日付 昭和６０年７月３０日（発送日） ６、補正の対象 ４、図面の簡単な説明 ７、補正の内容 明細書の第１２頁第１２行目に記載の「第３図（ｅ）」
を「第３図（ｆ）」に訂正する。 以上
図は本発明に係るピーク検出装置の回路図、第３図（ａ
）乃至第３図（ｅ）、第４図（ａ ）、（ｂ）はピーク
検出装置の動作を説明するタイミングチャート、第５図
は本発明の他の実施例を示すブロック図、第６図（ａ
）乃至第６図＜ｄ ）は第５図に示す実施例の動作を説
明するタイミングチャートである。 １０・・・・・・整流手段、２０．５０・・・・・・検
出手段、３０．６０・・・・・・平均化手段、 ２１・・・・・・ピーク・ホールド回路、２２・・・・
・・サンプル・ホールド回路。 代理人 弁理士 三 澤 正 義 、い ゛（み 昭和６０年８月２８日 昭和５９年特許願第５８８５５号 ２、発明の名称 ピーク検出装置 ３、補正をする者 事件との関係 特許出願人 住所 東京都三鷹市下連雀７−６−９ 名称 小 谷 電 機 株式会社 代表者 細 １） 雅 行 ５、補正命令の日付 昭和６０年７月３０日（発送日） ６、補正の対象 ４、図面の簡単な説明 ７、補正の内容 明細書の第１２頁第１２行目に記載の「第３図（ｅ）」
を「第３図（ｆ）」に訂正する。 以上
Claims (3)
- （１）アナログ信号のピーク値を検出するピーク検出装
置において、アナログ信号を整流して出力する整流手段
と、この整流手段の出力振幅を複数回に分けて検出する
検出手段と、この検出手段からの入力を平均化して出力
する平均化手段とを有することを特徴とするピーク検出
装置。 - （２）検出手段は、前記整流手段の出力を入力してその
ピーク値をホールドすると共に所定時間毎にリセット可
能なピーク・ホールド回路と、このピーク・ホールド回
路の出力をサンプリングパルス毎に検出して次のサンプ
リングパルスの入力時までホールドするサンプル・ホー
ルド回路とで構成し、前記平均化手段は前記サンプル・
ホールド回路の出力を入力する低域通過フィルタで構成
したものである特許請求の範囲第１項に記載のピーク検
出装置。 - （３）検出手段は、サンプリングパルス毎に入力信号の
振幅を２値化して出力するＡ／Ｄコンバータと、このＡ
／Ｄコンバータからの入力を所定のサンプリング数毎に
加算する加算回路とで構成し、平均化手段は前記加算回
路の出力を前記サンプリング数で除算して出力する除算
回路で構成したものである特許請求の範囲第１項に記載
のピーク検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5885584A JPS6182174A (ja) | 1984-03-26 | 1984-03-26 | ピ−ク検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5885584A JPS6182174A (ja) | 1984-03-26 | 1984-03-26 | ピ−ク検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6182174A true JPS6182174A (ja) | 1986-04-25 |
Family
ID=13096302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5885584A Pending JPS6182174A (ja) | 1984-03-26 | 1984-03-26 | ピ−ク検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6182174A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS646768A (en) * | 1987-06-29 | 1989-01-11 | Nikon Corp | Signal-level detection circuit |
| JPS6488226A (en) * | 1987-09-30 | 1989-04-03 | Anritsu Corp | Light pulse tester |
| JP2008185203A (ja) * | 2007-01-31 | 2008-08-14 | Jtekt Corp | 回転軸のシール装置 |
| JP2012073112A (ja) * | 2010-09-29 | 2012-04-12 | Hioki Ee Corp | ピーク検出装置 |
| US10554875B2 (en) | 2016-11-21 | 2020-02-04 | Samsung Electro-Mechanics Co., Ltd. | Apparatus for controlling position of camera module using peak detection |
| US10855891B2 (en) | 2016-11-21 | 2020-12-01 | Samsung Electro-Mechanics Co., Ltd. | Apparatus for controlling position of camera module |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5447688A (en) * | 1977-09-22 | 1979-04-14 | Mitsubishi Electric Corp | Digital circuit |
| JPS57161662A (en) * | 1981-03-31 | 1982-10-05 | Hitachi Zosen Corp | Signal processor |
-
1984
- 1984-03-26 JP JP5885584A patent/JPS6182174A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5447688A (en) * | 1977-09-22 | 1979-04-14 | Mitsubishi Electric Corp | Digital circuit |
| JPS57161662A (en) * | 1981-03-31 | 1982-10-05 | Hitachi Zosen Corp | Signal processor |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS646768A (en) * | 1987-06-29 | 1989-01-11 | Nikon Corp | Signal-level detection circuit |
| JPS6488226A (en) * | 1987-09-30 | 1989-04-03 | Anritsu Corp | Light pulse tester |
| JP2008185203A (ja) * | 2007-01-31 | 2008-08-14 | Jtekt Corp | 回転軸のシール装置 |
| JP2012073112A (ja) * | 2010-09-29 | 2012-04-12 | Hioki Ee Corp | ピーク検出装置 |
| US10554875B2 (en) | 2016-11-21 | 2020-02-04 | Samsung Electro-Mechanics Co., Ltd. | Apparatus for controlling position of camera module using peak detection |
| US10855891B2 (en) | 2016-11-21 | 2020-12-01 | Samsung Electro-Mechanics Co., Ltd. | Apparatus for controlling position of camera module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5841406A (ja) | 自動スレシヨルドトラツキングシステム | |
| NL7920106A (nl) | Foutherkenning en -correctie van digitale informatie. | |
| JPH0241801B2 (ja) | ||
| EP0796491B1 (en) | Apparatus for compensating for non-linear characteristics of magnetoresistive heads | |
| JPS5891514A (ja) | 信号変換回路 | |
| JPS6182174A (ja) | ピ−ク検出装置 | |
| EP0219037B1 (en) | Waveform processing circuit | |
| ATE233009T1 (de) | Binärkodierung von signalen und digitale signalverarbeitung | |
| US4891644A (en) | Device for determining pick-up head tracking error in a digital tape player | |
| US5367535A (en) | Method and circuit for regenerating a binary bit stream from a ternary signal | |
| US5239422A (en) | Rotary head type digital magnetic recording-reproducing apparatus | |
| JP2553680B2 (ja) | デジタル信号処理回路 | |
| JPH04246638A (ja) | カメラの磁気再生装置 | |
| KR0124610B1 (ko) | 디지탈 브이씨알(dvcr)의 신호복원장치 | |
| JPH0413280A (ja) | 記録情報再生用フェーズドロックループ回路 | |
| KR0144929B1 (ko) | 광디스크 재생시스템의 기준전압 발생방법 및 장치 | |
| JPH03201265A (ja) | 記録媒体の再生装置 | |
| JPH06106007B2 (ja) | 配電線事故検出装置および閾値検出方法 | |
| JPS58203635A (ja) | デ−タ打抜回路 | |
| SU1324058A2 (ru) | Устройство дл воспроизведени с носител магнитной записи | |
| JPS592236A (ja) | トラッキングエラ−信号生成装置 | |
| JPS6346891B2 (ja) | ||
| JPH04205802A (ja) | 逐次復調方法およびその装置 | |
| JPH0731876B2 (ja) | ミュ−ト回路 | |
| JPS60246064A (ja) | ドロツプアウト検出装置 |