JPH06106007B2 - 配電線事故検出装置および閾値検出方法 - Google Patents
配電線事故検出装置および閾値検出方法Info
- Publication number
- JPH06106007B2 JPH06106007B2 JP63164914A JP16491488A JPH06106007B2 JP H06106007 B2 JPH06106007 B2 JP H06106007B2 JP 63164914 A JP63164914 A JP 63164914A JP 16491488 A JP16491488 A JP 16491488A JP H06106007 B2 JPH06106007 B2 JP H06106007B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- circuit
- value
- peak
- hold circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は配電線における事故検出装置および事故電圧・
事故電流の閾値検出方法に関し、詳しくはコンピュータ
を使用したディジタル処理により事故電圧または事故電
流を検出し、その閾値を判別する技術に関する。
事故電流の閾値検出方法に関し、詳しくはコンピュータ
を使用したディジタル処理により事故電圧または事故電
流を検出し、その閾値を判別する技術に関する。
［従来の技術］ 従来、配電線地絡事故電流または事故電圧波形は多数の
高調波を含み、それぞれの周波数範囲における周期が異
なるたる、ディジタル処理を行うことができず、コンデ
ンサＣと抵抗Ｒを組合せたCR積分回路によるアナログ閾
値検出回路を使用していた。
高調波を含み、それぞれの周波数範囲における周期が異
なるたる、ディジタル処理を行うことができず、コンデ
ンサＣと抵抗Ｒを組合せたCR積分回路によるアナログ閾
値検出回路を使用していた。
［発明が解決しようとする課題］ しかも、このCR積分回路では、様々に入力してくる例え
ば継続時間の非常に短いパルス状の波形などの入力波形
に対する閾値を正確に判定することができない。
ば継続時間の非常に短いパルス状の波形などの入力波形
に対する閾値を正確に判定することができない。
本発明は、高調波を含む地絡電流や事故電圧の閾値をデ
ィジタル処理に判別可能とする技術を提供することを目
的とする。
ィジタル処理に判別可能とする技術を提供することを目
的とする。
本発明は、また、継続時間が非常に短いパルス状の波形
など様々に入力してくる入力波形についても正確に閾値
検出を可能とする技術を提供することを目的とする。
など様々に入力してくる入力波形についても正確に閾値
検出を可能とする技術を提供することを目的とする。
本発明は、さらに、その検出システムにおけるデータ処
理を待ち時間なく、すなわち、入力波形との間で同期の
ための待ち時間を設けることを要しないで、入力波形の
高速解析を行うことのできる技術を提供することを目的
とする。
理を待ち時間なく、すなわち、入力波形との間で同期の
ための待ち時間を設けることを要しないで、入力波形の
高速解析を行うことのできる技術を提供することを目的
とする。
本発明の他の目的および新規な特徴は本明細書の記載お
よびその添付図面からも明らかとなるであろう。
よびその添付図面からも明らかとなるであろう。
［課題を解決するための手段］ 本発明のコンピュータを使用したディジタル回路による
配電線における事故電圧または事故電流の閾値判別装置
は、高調波を含む電圧または電流の波形を検出するセン
サと、該センサの検出した波形を増幅する増幅器と、該
増幅器により増幅された検出波形を各周波数範囲ごとに
濾波する多チャンネルのフィルタ回路と、当該濾波した
波形を各別に全波整流する全波整流回路と、当該全波整
流した波形の振幅を時分割にサンプリングし、その値を
ホールドするサンプリングアンドホールド回路と、該サ
ンプリングアンドホールド回路によりホールドされたア
ナログ波形をディジタル変換するアナログ−ディジタル
変換回路と、該アナログ−ディジタル変換回路の新たな
ディジタル出力信号が先にホールドした値より大きいと
きにのみそのメモリ内容を書替えるディジタルピークア
ンドホールド回路とコンピュータ（中央制御装置）とを
備えて成る。
配電線における事故電圧または事故電流の閾値判別装置
は、高調波を含む電圧または電流の波形を検出するセン
サと、該センサの検出した波形を増幅する増幅器と、該
増幅器により増幅された検出波形を各周波数範囲ごとに
濾波する多チャンネルのフィルタ回路と、当該濾波した
波形を各別に全波整流する全波整流回路と、当該全波整
流した波形の振幅を時分割にサンプリングし、その値を
ホールドするサンプリングアンドホールド回路と、該サ
ンプリングアンドホールド回路によりホールドされたア
ナログ波形をディジタル変換するアナログ−ディジタル
変換回路と、該アナログ−ディジタル変換回路の新たな
ディジタル出力信号が先にホールドした値より大きいと
きにのみそのメモリ内容を書替えるディジタルピークア
ンドホールド回路とコンピュータ（中央制御装置）とを
備えて成る。
そして、その閾値検出方法は、上記センサが検出した電
圧または電流波形を、先ず、多チャンネルの増幅器、次
いで、フィルタ回路、次いで、全波整流回路、次いで、
サンプリングアンドホールド回路、次いで、アナログ−
ディジタル（A/D）変換回路に順次送出し、次いで、そ
れぞれの周波数範囲ごとに、ピーク値を、ディジタルピ
ークアンドホールド回路にメモリ（ホールド）するよう
にし、このディジタルピークアンドホールド回路（Ｐ＆
Ｈ回路）とコンピュータ（CPU）との間で、このCPUが、
当該Ｐ＆Ｈ回路のメモリ内容を読取る周期は、センサの
検出波形の周期には無関係では任意として、このCPUで
読取り後、リセット信号を当該Ｐ＆Ｈ回路に送出して、
そのメモリ内容を零とし、適宜短時間の休止時間後に、
前記A/D変換回路から送出される値に基づく次の段階の
メモリ内容を再び読取り、その後再びリセット信号を当
該Ｐ＆Ｈ回路に送出することを繰り返して、エンドレス
にこの操作を繰り返し、また、このCPUでは、当該Ｐ＆
Ｈ回路のメモリ内容を、設定した参照値と比較し、その
値が該参照値より大なるときに配電線において事故が発
生したものとして、閾値判別を行ない、検出信号を送出
するようにする方式である。
圧または電流波形を、先ず、多チャンネルの増幅器、次
いで、フィルタ回路、次いで、全波整流回路、次いで、
サンプリングアンドホールド回路、次いで、アナログ−
ディジタル（A/D）変換回路に順次送出し、次いで、そ
れぞれの周波数範囲ごとに、ピーク値を、ディジタルピ
ークアンドホールド回路にメモリ（ホールド）するよう
にし、このディジタルピークアンドホールド回路（Ｐ＆
Ｈ回路）とコンピュータ（CPU）との間で、このCPUが、
当該Ｐ＆Ｈ回路のメモリ内容を読取る周期は、センサの
検出波形の周期には無関係では任意として、このCPUで
読取り後、リセット信号を当該Ｐ＆Ｈ回路に送出して、
そのメモリ内容を零とし、適宜短時間の休止時間後に、
前記A/D変換回路から送出される値に基づく次の段階の
メモリ内容を再び読取り、その後再びリセット信号を当
該Ｐ＆Ｈ回路に送出することを繰り返して、エンドレス
にこの操作を繰り返し、また、このCPUでは、当該Ｐ＆
Ｈ回路のメモリ内容を、設定した参照値と比較し、その
値が該参照値より大なるときに配電線において事故が発
生したものとして、閾値判別を行ない、検出信号を送出
するようにする方式である。
［作用］ 本発明による主な作用の概要を説明する。
上記装置によればコンピュータを使用したディジタル処
理が可能となり、Ｐ＆Ｈ回路では、A/D変換回路から送
出される新たな入力値と先にホールド（メモリ）した値
を比較し、新たな先のメモリ値より小さいときにはメモ
リ内容を書替えず、その入力値が先のメモリ値より大き
いとき、メモリ内容を書替えて大きな値を新たにメモリ
するように機能しているので、当該Ｐ＆Ｈ回路のメモリ
内容はコンピュータがリセット信号を送出するまで常に
入力信号の最大値をメモリしており、その為、コンピュ
ータは入力波形の零点と同期をとる必要がなく、任意の
時間で任意の周期で該Ｐ＆Ｈ回路のメモリ内容を読出す
ことができる。従って、入力波形に対して非同期に読出
すことができるため、同期のための待時間を設ける必要
がなく、入力波形の拘束解析を行なうことができ、CR積
分回路の場合と異なり、非同期パルス波形などいかなる
入力波形についても正確に閾値検出を行うことができ
る。
理が可能となり、Ｐ＆Ｈ回路では、A/D変換回路から送
出される新たな入力値と先にホールド（メモリ）した値
を比較し、新たな先のメモリ値より小さいときにはメモ
リ内容を書替えず、その入力値が先のメモリ値より大き
いとき、メモリ内容を書替えて大きな値を新たにメモリ
するように機能しているので、当該Ｐ＆Ｈ回路のメモリ
内容はコンピュータがリセット信号を送出するまで常に
入力信号の最大値をメモリしており、その為、コンピュ
ータは入力波形の零点と同期をとる必要がなく、任意の
時間で任意の周期で該Ｐ＆Ｈ回路のメモリ内容を読出す
ことができる。従って、入力波形に対して非同期に読出
すことができるため、同期のための待時間を設ける必要
がなく、入力波形の拘束解析を行なうことができ、CR積
分回路の場合と異なり、非同期パルス波形などいかなる
入力波形についても正確に閾値検出を行うことができ
る。
また、フィルタ回路を設置し、そのフィルタ特性を所望
の事故電圧・電流の高調波のみ通過させるように設計す
ることにより、ノイズをカットし、誤判定がなく、より
一層正確な配電線事故の検出を可能とする。
の事故電圧・電流の高調波のみ通過させるように設計す
ることにより、ノイズをカットし、誤判定がなく、より
一層正確な配電線事故の検出を可能とする。
［実施例］ 次に、本発明の実施例を、図面に基づいて説明する。
第１図（Ａ）は本発明の実施例を示す回路系統図、第１
図（Ｂ）は同回路における動作説明図、また、第２図
（ａ）〜（ｄ）はそれぞれ検出波形例の説明図である。
図（Ｂ）は同回路における動作説明図、また、第２図
（ａ）〜（ｄ）はそれぞれ検出波形例の説明図である。
第１図（Ａ）にて、１はセンサで、例えば変圧器や変流
器により構成される。配電線（図示せず）における第１
図（Ｂ）に例を示すような電圧又は電流波形９を検出
し、多チャンネル（A,B,……Ｎ個）の広帯域増幅器２…
…にアナログ出力信号を送出する。３は、多チャンネル
のフィルタ回路（BPF）で、帯域フィルタに構成され、
増幅器２で増幅された第１図（Ｂ）に例示するような検
出波形10を各周波数範囲ごとに濾波する。
器により構成される。配電線（図示せず）における第１
図（Ｂ）に例を示すような電圧又は電流波形９を検出
し、多チャンネル（A,B,……Ｎ個）の広帯域増幅器２…
…にアナログ出力信号を送出する。３は、多チャンネル
のフィルタ回路（BPF）で、帯域フィルタに構成され、
増幅器２で増幅された第１図（Ｂ）に例示するような検
出波形10を各周波数範囲ごとに濾波する。
この多チャンネルのフィルター回路３……で、検出波形
９や17は、各周波数帯域に分解され、第２図に示すよう
な、基本波成分10A、第３高調波成分10B、第Ｎ高調波成
分10Nとしてアナログ出力される。なお、第２図にて、T
1〜T3はそれぞれ各成分の周期、ｔは時間である。ま
た、線18は、ｔ＝０の基準時間、線19、20はそれぞれ第
３高調波成分10B、第Ｎ高調波成分10Nのそれぞれ任意の
読取周期の開始時間を示す。
９や17は、各周波数帯域に分解され、第２図に示すよう
な、基本波成分10A、第３高調波成分10B、第Ｎ高調波成
分10Nとしてアナログ出力される。なお、第２図にて、T
1〜T3はそれぞれ各成分の周期、ｔは時間である。ま
た、線18は、ｔ＝０の基準時間、線19、20はそれぞれ第
３高調波成分10B、第Ｎ高調波成分10Nのそれぞれ任意の
読取周期の開始時間を示す。
４は全波整流回路で、上記帯域フィルタ回路３の出力ア
ナログ波形10を全波整流して第１図（Ｂ）に例示するよ
うな直流脈流電圧11とする。
ナログ波形10を全波整流して第１図（Ｂ）に例示するよ
うな直流脈流電圧11とする。
５はサンプリングアンドホールド回路（Ｓ＆Ｈ回路）
で、上記直流脈流電圧を時分割サンプリングし、第１図
（Ｂ）に例示するような段階状の波高値を有するホール
ド波形12としてアナログ出力する。
で、上記直流脈流電圧を時分割サンプリングし、第１図
（Ｂ）に例示するような段階状の波高値を有するホール
ド波形12としてアナログ出力する。
６はA/D変換回路（変換器）で、上記Ｓ＆Ｈ回路でホー
ルドされたアナログ波形12をサンプリングし、入力アナ
ログ値に対応する値のディジタル信号13として出力す
る。
ルドされたアナログ波形12をサンプリングし、入力アナ
ログ値に対応する値のディジタル信号13として出力す
る。
７はディジタルＰ＆Ｈ回路で、A/D変換器６から送出さ
れる新たな入力値と先にメモリした値を比較し、新たな
入力値が先のメモリ値より大きいとき、メモリ内容を書
替えて大きな値を新たにメモリする。新たな入力値が先
のメモリ値より小さいときには、メモリ内容は書替えな
い。
れる新たな入力値と先にメモリした値を比較し、新たな
入力値が先のメモリ値より大きいとき、メモリ内容を書
替えて大きな値を新たにメモリする。新たな入力値が先
のメモリ値より小さいときには、メモリ内容は書替えな
い。
８はコンピュータ（CPU）で、マイクロコンピュータに
より構成され、ディジタルＰ＆Ｈ回路７のメモリ14の内
容を一定の周期T/2ごとにデータ15として順次読取り、
読取ると同時にリセットパルス16をディジタルＰ＆Ｈ回
路７に送出する。
より構成され、ディジタルＰ＆Ｈ回路７のメモリ14の内
容を一定の周期T/2ごとにデータ15として順次読取り、
読取ると同時にリセットパルス16をディジタルＰ＆Ｈ回
路７に送出する。
このリセットパルス16によってディジタルＰ＆Ｈ回路７
のメモリ内容は零となり、次いで、A/D変換器６から送
出される値によりメモリ内容が書替えられる。
のメモリ内容は零となり、次いで、A/D変換器６から送
出される値によりメモリ内容が書替えられる。
当該構成を備えたディジタル回路（検出装置）は多チャ
ンネル（A,B……Ｎ）より成り、センサ１で検出した電
圧または電流波形は多チャンネルの増幅器2A〜2N,フィ
ルタ回路（BPF）3A〜3N,全波整流回路4A〜4N,S＆Ｈ回路
5A〜5N,A/D交換器6A〜6Nに送出され、それぞれの周波数
範囲ごとにピーク値を多チャンネルのディジタルピーク
アンドホールド回路（Ｐ＆Ｈ回路）7A〜7Nにメモリされ
る。
ンネル（A,B……Ｎ）より成り、センサ１で検出した電
圧または電流波形は多チャンネルの増幅器2A〜2N,フィ
ルタ回路（BPF）3A〜3N,全波整流回路4A〜4N,S＆Ｈ回路
5A〜5N,A/D交換器6A〜6Nに送出され、それぞれの周波数
範囲ごとにピーク値を多チャンネルのディジタルピーク
アンドホールド回路（Ｐ＆Ｈ回路）7A〜7Nにメモリされ
る。
中央処理マイクロコンピュータ８がＰ＆Ｈ回路7A〜7Nの
メモリ内容を読取る周期の始期は、検出波形のゼロクロ
スとは無関係に任意である。第１図（Ｂ）に示す例では
当読取周期をT/2とし、ほぼ基本波の半波ごとにメモリ
内容を読取るが、Ｐ＆Ｈ回路7A〜7Nの読取始期は各段ご
とに異なっている。
メモリ内容を読取る周期の始期は、検出波形のゼロクロ
スとは無関係に任意である。第１図（Ｂ）に示す例では
当読取周期をT/2とし、ほぼ基本波の半波ごとにメモリ
内容を読取るが、Ｐ＆Ｈ回路7A〜7Nの読取始期は各段ご
とに異なっている。
当該Ｐ＆Ｈ回路7A〜7Nのメモリ内容は、当該コンピュー
タ８がリセット信号16A〜16Bを送出するまで、前述のよ
うに、常に入力信号の最大値をメモリしているので、コ
ンピュータ８は、入力波形９の零点と同期をとる必要が
なく、任意の時間に任意の周期T1〜T3でＰ＆Ｈ回路7A〜
7Nのメモリ内容を読出すことができる。
タ８がリセット信号16A〜16Bを送出するまで、前述のよ
うに、常に入力信号の最大値をメモリしているので、コ
ンピュータ８は、入力波形９の零点と同期をとる必要が
なく、任意の時間に任意の周期T1〜T3でＰ＆Ｈ回路7A〜
7Nのメモリ内容を読出すことができる。
この任意の周期は、ピーク値読出し精度を高めるために
基本波の半波の周期に近いか、全波の同期に近いことが
望ましい。
基本波の半波の周期に近いか、全波の同期に近いことが
望ましい。
コンピュータ８では、このように任意の時間に任意の周
期で、Ｐ＆Ｈ回路7A〜7Nのメモリ内容を読取後は、リセ
ット信号16A〜16Nを当該Ｐ＆Ｈ回路7A〜7Nに送出し、若
干の休止時間後に［第１図（Ｂ）参照］、次段のメモリ
内容を読取り、その後リセット信号16A〜16Nを送出する
というように当該動作を繰返して行なう。
期で、Ｐ＆Ｈ回路7A〜7Nのメモリ内容を読取後は、リセ
ット信号16A〜16Nを当該Ｐ＆Ｈ回路7A〜7Nに送出し、若
干の休止時間後に［第１図（Ｂ）参照］、次段のメモリ
内容を読取り、その後リセット信号16A〜16Nを送出する
というように当該動作を繰返して行なう。
コンピュータ８では、上記に於いて、Ｐ＆Ｈ回路のメモ
リ内容14を設定した参照値と比較し、その値が参照値よ
り大きいとき、事故が発生したものとして、検出信号を
送出し、表示器（図示せず）に事故発生表示をしたり、
アラーム音を発生させたりすることができる。
リ内容14を設定した参照値と比較し、その値が参照値よ
り大きいとき、事故が発生したものとして、検出信号を
送出し、表示器（図示せず）に事故発生表示をしたり、
アラーム音を発生させたりすることができる。
上記のように、本発明によれば入力波形９に対して非同
期に読出することができるため、同期のための待時間を
設ける必要がなく、入力波形９の高速解析を行うことが
可能となった。また、従来の積分方式と異なってエネル
ギー量の変化に左右されず、データ15そのものが正確な
値を示すので、正確な閾値検出（判別）を行うことがで
きるようになった。
期に読出することができるため、同期のための待時間を
設ける必要がなく、入力波形９の高速解析を行うことが
可能となった。また、従来の積分方式と異なってエネル
ギー量の変化に左右されず、データ15そのものが正確な
値を示すので、正確な閾値検出（判別）を行うことがで
きるようになった。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
［発明の効果］ 本発明によれば、各チャンネルのＰ＆Ｈ回路の入力波形
メモリ周期とコンピュータの読出しリセット周期とを非
同期的に分離独立させることで、全システムのデータ処
理速度を待ち時間なく高速に行うことができ、非同期パ
ルス波形などいかなる入力波形についても正確に閾値検
出を行うことができ、また、フィルタ回路におけるフィ
ルタ特性を所望の事故電流高調波のみ通過させることに
より、ノイズをカットし、誤判定を起させないようにす
ることも可能となった。
メモリ周期とコンピュータの読出しリセット周期とを非
同期的に分離独立させることで、全システムのデータ処
理速度を待ち時間なく高速に行うことができ、非同期パ
ルス波形などいかなる入力波形についても正確に閾値検
出を行うことができ、また、フィルタ回路におけるフィ
ルタ特性を所望の事故電流高調波のみ通過させることに
より、ノイズをカットし、誤判定を起させないようにす
ることも可能となった。
第１図（Ａ）は本発明の実施例を示す回路系統図、第１
図（Ｂ）はその一例動作説明図、第２図（ａ）〜（ｄ）
は各々検出波形の例を示す波形図である。 １…センサ ２…増幅器 ３…フィルタ回路（BPF） ４…全波整流回路 ５…サンプリングアンドホールド回路（Ｓ＆Ｈ回路） ６…アナログ−ディジタル変換回路（A/D CONV） ７…ディジタルピークアンドホールド回路（ディジタル
Ｐ＆Ｈ回路） ８…コンピュータ（CPU）
図（Ｂ）はその一例動作説明図、第２図（ａ）〜（ｄ）
は各々検出波形の例を示す波形図である。 １…センサ ２…増幅器 ３…フィルタ回路（BPF） ４…全波整流回路 ５…サンプリングアンドホールド回路（Ｓ＆Ｈ回路） ６…アナログ−ディジタル変換回路（A/D CONV） ７…ディジタルピークアンドホールド回路（ディジタル
Ｐ＆Ｈ回路） ８…コンピュータ（CPU）
Claims (2)
- 【請求項１】高調波を含む電圧または電流の波形を検出
するセンサと、該センサの検出した波形を増幅する増幅
器と、該増幅器により増幅された検出波形を各周波数範
囲ごとに濾波する多チャンネルのフィルタ回路と、当該
濾波した波形を各別に全波整流する全波整流回路と、当
該全波整流した波形の振幅を時分割にサンプリングし、
その値をホールドするサンプリングアンドホールド回路
と、該サンプリングアンドホールド回路によりホールド
されたアナログ波形をディジタル変換するアナログ−デ
ィジタル変換回路と、該アナログ−ディジタル変換回路
の新たなディジタル出力信号が先にホールドした値より
大きいときにのみそのメモリ内容を書替えるディジタル
ピークアンドホールド回路と、当該ピークアンドホール
ド回路のメモリ内容を前記センサの検出波形の周期には
左右されずに任意の始期でかつ基本波の半波以上の任意
の周期で順次読取りし、当該読取り後に順次リセット信
号を当該ピークアンドホールド回路に送出するととも
に、該ピークアンドホールド回路のメモリ内容を、設定
した参照値と比較し、その値が該参照値より大なるとき
に、配電線において事故が発生したものとして検出信号
を送出するコンピュータとを備えて成ることを特徴とす
る配電線事故検出装置。 - 【請求項２】高調波を含む電圧または電流の波形を検出
するセンサの検出した波形を、順次、多チャネルの、当
該検出波形を増幅する増幅器、該増幅器により増幅され
た検出波形を各周波数範囲ごとに濾波するフィルタ回
路、当該濾波した波形を各別に全波整流する全波整流回
路、当該全波整流した波形の振幅を時分割にサンプリン
グし、その値をホールドするサンプリングアンドホール
ド回路、該サンプリングアンドホールド回路によりホー
ルドされたアナログ波形をディジタル変換するアナログ
−ディジタル変換回路に送出し、それぞれの周波数範囲
ごとに当該ピーク値を、前記アナログ−ディジタル変換
回路の新たなディジタル出力信号が先にホールドした値
より大きいときにのみそのメモリ内容を書替えるディジ
タルピークアンドホールド回路にメモリさせるととも
に、コンピュータにより、当該ピークアンドホールド回
路のメモリ内容を前記センサの検出波形の周期には左右
されずに任意の始期でかつ基本波の半波以上の任意の周
期で順次読取りさせ、かつ、当該読取り後に順次リセッ
ト信号を当該ピークアンドホールド回路に送出させると
ともに、該ピークアンドホールド回路のメモリ内容を、
設定した参照値と比較し、その値が該参照値より大なる
ときに、配電線において事故が発生したものとして閾値
検出信号を送出させることを特徴とする配電線における
事故電圧または事故電流の閾値検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63164914A JPH06106007B2 (ja) | 1988-07-04 | 1988-07-04 | 配電線事故検出装置および閾値検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63164914A JPH06106007B2 (ja) | 1988-07-04 | 1988-07-04 | 配電線事故検出装置および閾値検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0217822A JPH0217822A (ja) | 1990-01-22 |
| JPH06106007B2 true JPH06106007B2 (ja) | 1994-12-21 |
Family
ID=15802257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63164914A Expired - Fee Related JPH06106007B2 (ja) | 1988-07-04 | 1988-07-04 | 配電線事故検出装置および閾値検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06106007B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590375U (ja) * | 1991-09-26 | 1993-12-10 | 利昌工業株式会社 | 高調波チエッカー |
| JP2007333478A (ja) * | 2006-06-13 | 2007-12-27 | Asahi Kasei Electronics Co Ltd | 半導体集積回路の検査装置及びその検査方法 |
-
1988
- 1988-07-04 JP JP63164914A patent/JPH06106007B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0217822A (ja) | 1990-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5663727A (en) | Frequency response analyzer and shaping apparatus and digital hearing enhancement apparatus and method utilizing the same | |
| GB2175721A (en) | Fire detection | |
| US4718097A (en) | Method and apparatus for determining the endpoints of a speech utterance | |
| EP0058050A1 (en) | Measuring method | |
| JPH06106007B2 (ja) | 配電線事故検出装置および閾値検出方法 | |
| JP2000074968A (ja) | 信号検出装置 | |
| KR0168063B1 (ko) | 윤곽검출 전처리 회로 | |
| JP3219893B2 (ja) | 原子炉出力解析装置 | |
| JPH04253843A (ja) | 心電図解析装置 | |
| JP2600624B2 (ja) | 心電計及び心電図解析装置の心電波形解析回路 | |
| JP3954696B2 (ja) | ガス分析計のスパイクノイズ除去方法およびその装置 | |
| JPS6136240B2 (ja) | ||
| JPH0142038Y2 (ja) | ||
| JP3596662B2 (ja) | 非周期的インパルス性雑音信号検出装置 | |
| SU1610449A1 (ru) | Способ определени параметров электромеханического преобразовател | |
| SU1467493A2 (ru) | Устройство дл вы влени дефектов прот женных металлических изделий | |
| JPH039385Y2 (ja) | ||
| JPH0580989B2 (ja) | ||
| JPS59218498A (ja) | 音声周波数検出回路 | |
| JPS5814062A (ja) | 波高分析装置 | |
| JPS58147265A (ja) | デイジタル信号判定方法 | |
| JPH0650783Y2 (ja) | 高調波分離用トランスデューサ | |
| JPS60143788A (ja) | 絶縁破壊予知装置 | |
| JPH02134058A (ja) | 周波数検出方式 | |
| JPH0238214B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |