JPS6181676A - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法

Info

Publication number
JPS6181676A
JPS6181676A JP59183480A JP18348084A JPS6181676A JP S6181676 A JPS6181676 A JP S6181676A JP 59183480 A JP59183480 A JP 59183480A JP 18348084 A JP18348084 A JP 18348084A JP S6181676 A JPS6181676 A JP S6181676A
Authority
JP
Japan
Prior art keywords
electrode
resin layer
shelf
mesa structure
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59183480A
Other languages
English (en)
Inventor
Ryozo Furukawa
古川 量三
Takashi Ushikubo
牛窪 孝
Masao Kobayashi
正男 小林
Hiroshi Takano
紘 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP59183480A priority Critical patent/JPS6181676A/ja
Publication of JPS6181676A publication Critical patent/JPS6181676A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は半導体素子、特にメサ構造の動作領域を有す
るトランジスタ及び七の製造方法に関する。
(従来技術の説明) 従来、GaAsを用いたこのようなヘテロ接合光トラン
ジスタが文献(電子通信学会 光・量子エレクトロニク
ス技術研究報告OQE 84−49 (1!984年7
月23日))に開示されている。このトランジスタは発
光、受光及び増幅の311能を共有するものとして開発
されたものであり、その構造を第5図に概略的に示す。
この従来の構造によれば、41はn −GaAs基板、
42.43.44.45はそれぞれ基板41上に積層さ
れたn −GaAsのコレクタ層、P  GaA1のベ
ース層、N−AQ、、、 Ga6,7As(’) エミ
ツタ層及びn −GaAsのキャップ暦である。さらに
、4BはZn拡散によるp◆領領域ベース電極47を上
部から取り出すようになっており、さらに、48はエミ
ッタ電極、48はコレクタ電極である。
(発明が解決しようとする問題点) この従来構造のトランジスタは実際にはメサ型の素子と
して構成してあって、動作領域の上側のベース電極47
及びエミッタ電極48を広く形成し、そこでワイヤボン
ディングを行っている。これがため、ワイヤボンディン
グの下側に動作領域が存在することとなり、また1発光
及び受光領域を広く確保する必要があるため、素子の動
作領域の面積が大きくなり、従って、素子に形成される
静電容量も大きくなり高速動作が困難であるという欠点
があった。
また、素子面積が大きいため、欠陥が取り込まれる確率
も高く、従って、製造歩留まりが低いという欠点がある
と共に、素子の集積化が困難であるという欠点があった
また、メサ構造の段差が4〜フル層と大きいため、電極
を動作領域外に引き出してワイヤボンディングを行うこ
とは技術的に困難であった。
この発明の目的は上述した従来の欠点を除去した半導体
素子及びその製造方法を提供することにある。
(問題点を解決するための手段) この発明の目的の達成を図るため、この発明による半導
体素子によれば。
基板上に積層されたエピタキシャル成長層から成りトラ
ンジスタの、メサ構造の動作領域と。
該メサ構造の周辺部に設けられ感光性及び耐熱性の樹脂
層及び該樹脂層上に設けられた絶縁膜を含む棚部と、 前記動作領域に形成された所要の電極から引き出され前
記棚部上に形成された電極引出部とを具えることを特徴
とする。
さらに、この発明による半導体素子の製造方法によれば
、 基板上にトランジスタを形成するエピタキシャル成長層
を積層した後、エツチングを行いメサ構造の動作領域を
形成する工程と。
該動作領域に所要の電極を形成する工程と、該電極が形
成された前記メサ構造の動作領域を感光性及び耐熱性の
樹脂で埋め込み、マスクを用いて露光し、然る後現像を
行って前記メサ構造の周辺部に樹脂層を残存させる工程
と、 残存した前記樹脂層及び電極が形成された前記メサ構造
の動作領域上に絶縁膜を形成する工程と。
前記電極上の該絶1&膜の一部分を除去し、該電極から
該絶縁膜上に電極引出部を形成する工程とを含むことを
特徴とする。
(作用) このような構成の半導体素子によれば、メサ構造の動作
領域の外部に電極用又は配線用の平担な棚部を設けてメ
サ構造による段差を無くすか小さくし、これに電極引出
部を設けた構造となっているので、動作領域の面積を小
さく出来る。さらに、動作領域が小さくなるので、静電
容量も小さくなり、高速動作が可能となると共に、製造
歩留まりも向上する。さらに、動作領域の小型化及び棚
部の平担化によって、素子の集積化を図ることが出来る
この発明の方法によれば、メサ構造の動作領域の形成後
に感光性及び耐熱性樹脂層及び酸化膜によって棚部を形
成し、然る後動作領域上の所要の電極からこの棚部へと
電極を引き出し形成すれば良いから、ワイヤボンディン
グの際動作領域に損傷を与えることがなく、しかも、簡
単かつ容易に1歩留まり良く製造することが出来る。
(実施例) 以下1図面を参照して、この発明の実施例につき説明す
る。
第1図に概略的に示したこの発明の半導体素子の構造に
つき説明する。この実施例ではGaAsヘテロ接合光ト
ランジスタ(以下GaAgHBTと称する)につき説明
する。
第1図の断面図に示すように、1はn −GaAs基板
、この基板1上にn−GaAgのコレクタ層2.p−G
aAsのベース暦3、n −NJI Ga 7−χAx
のエミッタ層4.  n−GaAsのキャップI!!1
5が、液相エピタキシャル成長法又は気相エピタキシャ
ル成長法で、それぞれ順次に形成されている。尚、Xの
値は0.3〜0.5とするのが好適である。さらに、こ
のキャップ層5は発光及び受光用の窓5aが形成されて
いる。6はキャップ7ij5の一部分から下側のベース
暦3に達するまでZn拡散を行って得られたp型領域で
、所要に応じて形成される領域である。基板l上あこれ
らエピタキシャル成長層はメサ構造7となっていて、こ
のメサ構造7がヘテロ接合光トランジスタの動作領域を
形成している。
このメサ構造は基板面との段差が約4〜フルI程度あり
、このメサ構造7の周辺部に感光性及び耐熱性の樹脂層
例えばポリイミド樹脂の暦8が設けられ、この樹脂層8
の表面を平担面となし、その上側に絶縁膜9例えばS+
02とかM2O3とかの酸化膜或いはS+3N+とかの
窒化膜が平担に形成されていて、この樹脂層8と絶縁膜
9とで棚部10を形成している。この棚部1Gの面は基
板面に平行であっても良いし、又、基板面に対して傾斜
する面であっても良く、いずれの場合であっても、後述
する電極引出部が形成出来てワイヤポンディング或いは
配線を容易に行うことが出来る構造となっていれば良い
11及び12は動作領域にそれぞれ形成された所要の電
極すなわちエミッタ電極及びベース電極であり、13及
び!4はこれら各電極11及び12から引き出され棚部
10上に形成された電極引出部であって。
この電極引出部13及び14においてワイヤポンディン
グを行う、さらに、15は基板1の下面に設けられたコ
レクタ電極である。
この構成において、絶縁膜9は動作領域と電極引出部1
3及び14との間の層間絶縁と共に、光学的な反射膜と
して作用している。一方、ポリイミド樹脂層8はメサ構
造7によって生じている段差を埋め込み平担化を図ると
共に、電極引出部13及び14と、基板1との間の層間
絶縁として作用している。
次に、上述したGaAsHBTの製造方法につき説明す
る。
第2図(A)〜(G)はその製造方法を説明するための
工程図であり、第3図はその製造方法の説明に供する線
図である。
先ず、第2図(A)に示すようにn  GaAs基板1
上に、液相又は気相エピタキシャル成長により。
n型コレクタ層2、p型ベース層3、n型エミツタ層4
及びn型キャップ層5を順次に成長させる。
次に、所要に応じて、第2図(B)に示すように、ベー
ス電極11を取り出すためのZn拡散を行いp型頭域6
を形成する。
次に、第2図(C)に示すように、エミッタ電極11及
びベース電極12を形成し、これら電極が形成された部
分を含む必要な領域以外のキャップ層5をアンモニア−
過酸化水素系のエツチング液により選択エツチングして
発光及び受光用の窓5aを形成し、その後に、エツチン
グによりメサ構造7の動作領域を残存形成する。尚、こ
の窓5aの形成及びメサ構造7の形成順序は逆の順であ
っても良いが、この順序はこの発明の要旨ではない。
続いて、第2図(D)に示すように、TL極11及び1
2を有するメサ構造7の動作領域を埋め込むようにして
感光性で耐熱性の樹脂1例えば、ネカ型のポリイミド樹
脂を塗布して樹脂層8を形成する。
次に、動作領域のメサ構造7の外径よりも2〜5pg大
きい径の遮光部18を有するガラスマスク17を用いて
露光を行う、この場合の露光時間を使用するポリイミド
樹脂の適正露光時間の2〜3倍の露光時間とすることに
より、光がマスク17の遮光部16の下側に漏れて動作
領域のメサ構造7の側面にある樹脂部分を充分に感光さ
せるようにする。
この露光後に、現像し硬化することにより、第2図(E
)に示すような平担な断面を有する樹脂層8が残存する
。尚、この露光の際、遮光部18の径を動作領域の外径
よりも大きくしたのは、遮光部16の径が動作領域のメ
サ構造7の外径と同一かそれよりも小さくすると、第3
図に示すように、ポリイミド樹脂屑8のメサ構造7の周
囲の部分が上方に向けて盛り上がってしまい、この突出
部が電極の引き出しに障害となるので、これを回避する
ためである。
次に、第2図(E)に示す構造の表面に絶縁1li9を
、例えば化学堆積法(CVO法)、プラズマCvD法、
スパッタ蒸着法又はその他の方法によって、被着する。
この絶縁H9として、例えば5i02又は層203等の
酸化膜とか或いはSi3N牛の窒化膜を用いるのが好適
である。この絶J&1II9の被着により、第2図(F
)に示すように、棚部1oを形成し、然る後、エミッタ
電極11及びベース電極12の部分の絶縁膜9を部分的
にエツチングしてこれら電極を露出させる。
続いて、それぞれの電極引出部13及び14を棚部10
及びll上に引き出すような形態で通常の方法で形成し
、さらに、この構造の全体の厚みが150〜200 %
−程度となるように、基板lの下面を研摩し、その面に
コレクタ電極15を形成して、第2図(fly)に示す
ような構造の半導体素子を完成する。
尚、上述の実施例では、棚部10をポリイミド樹脂屑8
と、絶縁膜9とで形成しているが、その理由は解像度を
上げるためである。解像度を上げるためには微細加工が
必要となるが、樹脂は一般に微細加工するのが困難であ
るので、絶縁膜を設けて微細加工の出来ない部分を補っ
ている。
又、ポリイミド樹脂の露光時間を適正露光時間よりも長
くしたのは、マスク17の遮光部18が/す構造7の大
ささよりも大きいので、適正露光時間で露光すると、メ
サ構造7の周辺に隙間が出来てしまうので、この隙間が
出来ないように露光時間を調整する必要があるからであ
る。
又、感光性及び耐熱性の樹脂としてポリイミド樹脂を用
いたが、これに限定されるものではないこと勿論である
と共に、ネガ型でもポジ型であっても良い。
さらに、上述した実施例では、ペテロ接合光トランジス
タにつき説明したが、これに限定されるものではなく、
メサ構造の動作領域を有するトランジスタであれば良い
また、トランジスタの材料をGaAsとした例にっさ説
明したが、■−V族系の材料で形成したもので良い。
さらに、導電型を上述した導電型とは反対導電型のトラ
ンジスタであっても良い。
第4図(A)はこの発明を応用して2素子をfJat化
して形成したダーリントンGaAsHBTを路線的に示
す断面図及び第4図(B)はその回路図である。
これら図において、第1図に示した構成成分と同一の成
分については同一の符合を付して示す0図中、 PTr
はホトトランジスタ及びTrは増幅トランジスタで、メ
サ構造7によって生じた段差を樹脂層8により埋め込ん
で平担化を行い、その上側に絶縁膜9を設けて端部10
を形成した構造となっており、棚部lOの上側に電極引
出部を形成して配線18を行っている。尚、a、b及び
Cは電極取り出し用の端子である。
(発明の効果) と述した説明からも明らかなように、この発明の半導体
素子によれば、メサ構造により生じた段差を絶縁性の棚
部で平担化して、その上側に動作領域σ所要の電極から
の引出部を形成出来るので、動作領域上での電極領域を
狭くし得る。従って、素子の動作領域の面積を小さくす
ることが出来、それだけ素子に形成される静電容量も小
さくなり、そのため、高速動作が可能となると共に、製
造歩留まりも向上する。さらに、動作領域の小型化及び
棚部の平担化によって、素子の集積化を図ることが出来
る。
この発明の方法によれば、メサ構造の動作領域の形成後
に棚部を形成し、然る後動作領域上の所要の電極からこ
の棚部へと電極を引き出し形成すれば良いから、ワイヤ
ポンディング或いは配線の際動作領域に損傷を与えるこ
とがなく、シかも。
簡単かつ容易に、歩留まり良く製造することが出来る。
【図面の簡単な説明】
第1図はこの発明の半導体素子の一実施例を説明するた
めの路線的横断面図、 第2図(A)〜(G)は第1図に示した半導体素子の製
造工程を説明するための工程図。 第3図はこの発明の説明に供する線図、第4図(A)及
びCB)はこの発明に応用例を説明するための半導体装
置の横断面図及びその回路図、 第5図は従来の半導体素子の構造の説明に供する部分的
斜視図である。 l・・・基板、       2・・・コレクタ層3・
・・ベース層、     4・・・エミッタ層5・・・
キャップ層、    5a・・・窓6・・・p型頭域、
    7・・・メサ構造8・・・樹脂層、     
9・・・絶縁層lO・・・棚部、       11・
・・エミッタ電極12・・・ベース電極、   13.
14・・・電極引出部15・・・コレクタ電極、1B・
・・遮光部17・・・ガラスマスク 18・・・配線(又は電極引出部) a、b、c・・・端子。 特許出願人      沖電気工業株式会社−二)ンン
1 4ど′−5 く      ロ 手続補正書 1事件の表示  昭和5S年特許願183480号2発
明の名称 半導体素子及びその製造方法 3補正をする者 事件との関係  特許出願人 住所(〒−105) 東京都港区虎ノ門1丁目7番12号 名称(029)沖7L気工業株式会社 代表者 橋本 南海男 4代理人 〒170   tx (988)5583住
所 東京都豊島区東池袋1丁目20番地5明wJ書の発
明の詳細な説明の欄、図面の簡単な説明の欄、図面の第
1図、第2図(C)〜(G)及び第4図(A) 7桶正の内容  別紙の通り (1)、明細書、第12頁第5行rlO及び11上に」
をrlO及び電極11及び12上に」と訂正する。 (2)、同、第13頁第3〜6行「又、感光性及び・・
・・・・・・・・・・ポジ型であっても良い。」を削除
する。 (3)、同、第14頁第4行「端部10」をT棚部10
jと訂正する。 (4)、同、第15頁第14行「発明に応用例」をr発
明の応用例Jと訂正する。 (5)、同、第16頁第3行「絶縁層」をfM!!縁1
1!、]と訂正する。 (6)0図面の第1図、第2図(C)〜(G)及び第4
図を、添付した訂正図の通り訂正する。 ζり どゝ                       
               へ口二

Claims (1)

  1. 【特許請求の範囲】 1、基板上に積層されたエピタキシャル成長層から成り
    トランジスタの、メサ構造の動作領域と、 該メサ構造の周辺部に設けられ感光性及び耐熱性の樹脂
    層及び該樹脂層上に設けられた絶縁膜を含む棚部と、 前記動作領域に形成された所要の電極から引き出され前
    記棚部上に形成された電極引出部とを具えることを特徴
    とする半導体素子。 2、基板上にトランジスタを形成するエピタキシャル成
    長層を積層した後、エッチングを行いメサ構造の動作領
    域を形成する工程と、 該動作領域に所要の電極を形成する工程と、該電極が形
    成された前記メサ構造の動作領域を感光性及び耐熱性の
    樹脂で埋め込み、マスクを用いて露光し、然る後現像を
    行って前記メサ構造の周辺部に樹脂層を残存させる工程
    と、 残存した前記樹脂層及び電極が形成された前記メサ構造
    の動作領域上に絶縁膜を形成する工程と、 前記電極上の該絶縁膜の一部分を除去し、該電極から該
    絶縁膜上に電極引出部を形成する工程とを含むことを特
    徴とする半導体素子の製造方法。 3、前記樹脂をポリイミド樹脂とし、前記マスクの遮光
    部の外径を前記動作領域の外径よりも大きくし、かつ、
    前記露光を適正な露光時間よりも長く行うことを特徴と
    する特許請求の範囲第2項記載の半導体素子の製造方法
JP59183480A 1984-09-01 1984-09-01 半導体素子及びその製造方法 Pending JPS6181676A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59183480A JPS6181676A (ja) 1984-09-01 1984-09-01 半導体素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59183480A JPS6181676A (ja) 1984-09-01 1984-09-01 半導体素子及びその製造方法

Publications (1)

Publication Number Publication Date
JPS6181676A true JPS6181676A (ja) 1986-04-25

Family

ID=16136543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59183480A Pending JPS6181676A (ja) 1984-09-01 1984-09-01 半導体素子及びその製造方法

Country Status (1)

Country Link
JP (1) JPS6181676A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63307783A (ja) * 1987-06-09 1988-12-15 Omron Tateisi Electronics Co 半導体発光素子
JP2015041766A (ja) * 2013-08-20 2015-03-02 正幸 安部 光半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63307783A (ja) * 1987-06-09 1988-12-15 Omron Tateisi Electronics Co 半導体発光素子
JP2015041766A (ja) * 2013-08-20 2015-03-02 正幸 安部 光半導体装置

Similar Documents

Publication Publication Date Title
JPS6240858B2 (ja)
US7352042B2 (en) Radiation-emitting semiconductor device and method of manufacturing such a device
JPS6181676A (ja) 半導体素子及びその製造方法
JP2002083993A (ja) 光半導体受光素子およびその製造方法
JPH02152283A (ja) 発光ダイオードアレイの製造方法
JP2783888B2 (ja) 半導体装置およびその製造方法
JPS6412105B2 (ja)
JP2747574B2 (ja) バイポーラトランジスタ及びその製造方法
JPH0521442A (ja) 半導体装置
JPS58110074A (ja) 半導体装置およびその製造方法
JPH077846B2 (ja) 発光素子の製造方法
JPH05175238A (ja) 接合型電界効果トランジスタ
JPH06291134A (ja) ヘテロ接合バイポ―ラトランジスタの製造方法
JPH0220853Y2 (ja)
JPH0621080A (ja) 半導体装置の製法
JPS5966168A (ja) 半導体装置の製法
JP2000164892A (ja) 半導体装置及びその製造方法
JPH0567624A (ja) 半導体装置
JPS5649531A (en) Mesa type semiconductor device
JPH01273353A (ja) バイポーラトランジスタの製法
JPH0621079A (ja) 半導体装置
JPS63300569A (ja) ツエナ−ザツプダイオ−ド
JPS58210659A (ja) 半導体装置およびその製造方法
JPS6174367A (ja) ヘテロ接合バイポ−ラトランジスタ
JPH06216160A (ja) ヘテロ接合型電界効果トランジスタ及びその製法