JPS6175397A - 音声デ−タメモリ制御方式 - Google Patents
音声デ−タメモリ制御方式Info
- Publication number
- JPS6175397A JPS6175397A JP59196653A JP19665384A JPS6175397A JP S6175397 A JPS6175397 A JP S6175397A JP 59196653 A JP59196653 A JP 59196653A JP 19665384 A JP19665384 A JP 19665384A JP S6175397 A JPS6175397 A JP S6175397A
- Authority
- JP
- Japan
- Prior art keywords
- data memory
- memory
- audio data
- voice
- speech
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はＰＣＭ方式等の逐次変換形音声合成システムの
音声データメモリ制御方式に関する。
音声データメモリ制御方式に関する。
従来のこの種の複数の音声合成チャネルに対して音声デ
ータメモリを共用する音声合成システムの音声データメ
モリ制御方式としては、各音声チャネル対応に音声デー
タバッファメモリを設置する方式が一般的である。この
方式のパックアメモリは通常２面設けられ、システム制
御により一定周期で一方のバッファメモリに音声データ
が音声データメモリからＤＭＡ方式で転送されて、他方
のバッファメモリから音声合成回路に音声データが取り
込まれる動作を交互に切り替えることにより中断のない
音声を合成する。
ータメモリを共用する音声合成システムの音声データメ
モリ制御方式としては、各音声チャネル対応に音声デー
タバッファメモリを設置する方式が一般的である。この
方式のパックアメモリは通常２面設けられ、システム制
御により一定周期で一方のバッファメモリに音声データ
が音声データメモリからＤＭＡ方式で転送されて、他方
のバッファメモリから音声合成回路に音声データが取り
込まれる動作を交互に切り替えることにより中断のない
音声を合成する。
しかしこの従来方式では、メッセージ長の制限がない利
点はあるが、他方で音声データ転送をシステムバスで行
なうためにバスのトラヒックが上ってシステム制御側の
処理能力が低下する問題点があるうえ、バッファメモリ
の切替えやＤＭＡ方式の転送等１ζ複雑な制御が必要と
なる０ 〔発明の目的〕 本発明の目的は上記した従来技術の問題点を解決し、シ
ステム制御側の処理能力にほとんど影響を与えることな
くかつ簡明な音声データメモリ制御方式を提供するにあ
る。
点はあるが、他方で音声データ転送をシステムバスで行
なうためにバスのトラヒックが上ってシステム制御側の
処理能力が低下する問題点があるうえ、バッファメモリ
の切替えやＤＭＡ方式の転送等１ζ複雑な制御が必要と
なる０ 〔発明の目的〕 本発明の目的は上記した従来技術の問題点を解決し、シ
ステム制御側の処理能力にほとんど影響を与えることな
くかつ簡明な音声データメモリ制御方式を提供するにあ
る。
本発明は、各音声合成チャネル対応に音声データメモリ
の実アドレス変換メモリおよび各異なる位相で動作する
論理アドレス発生カウンタを設け、論理アドレス発生カ
ウンタの発生する論理アドレスを実アドレス変換メモリ
により音声データメモリの実アドレスｌこ変換すること
（こより、各音声合成チャネルが音声データメモリを直
接にアクセス可能にして、これによりシステム側は各音
声合成チャネルの実アドレス変換メモリに送出すべき音
声の音声データメモリ上のセグメント値を書くだけの制
御とするうえ、システムパスと音声データメモリ転送）
（スとを分離可能にしてシステムパスのトラヒックに影
響を与えることのないようにし穴音声データメモリ制御
方式である。
の実アドレス変換メモリおよび各異なる位相で動作する
論理アドレス発生カウンタを設け、論理アドレス発生カ
ウンタの発生する論理アドレスを実アドレス変換メモリ
により音声データメモリの実アドレスｌこ変換すること
（こより、各音声合成チャネルが音声データメモリを直
接にアクセス可能にして、これによりシステム側は各音
声合成チャネルの実アドレス変換メモリに送出すべき音
声の音声データメモリ上のセグメント値を書くだけの制
御とするうえ、システムパスと音声データメモリ転送）
（スとを分離可能にしてシステムパスのトラヒックに影
響を与えることのないようにし穴音声データメモリ制御
方式である。
以下に本発明の一実施例を第１図ないし第６図により説
明する。
明する。
第１図は本発明による音声合成システムの音声データメ
モリ制御方式の一実施例を示すシステム構成ブロック図
である。第１図において、ＳＣはシステム制御部、ＳＡ
はシステムアドレスバス、ＳＤＨシステムテーデース、
ＶＣＨｏ〜ＶＣＨｎは複数の音声合成チャネル０〜ｎ、
ＶＳは各音声合成チャネル内の音声出力する音声合成回
路、ＣＴは同じく各位相の異なるクロックＣＬＫｏ〜ｎ
で動作する音声データメモリ論理アドレス発生カウンタ
、ＭＭは同じく音声データメモリ実アドレス変換メモリ
、ＶＭＣは音声データメモリコントローラ、ＶＭＡは音
声データメモリアドレスバス、ＶＭＤは音声データメモ
リデータバス、ＶＭは各音声合成チャネル共通の音声デ
ータメモリである。
モリ制御方式の一実施例を示すシステム構成ブロック図
である。第１図において、ＳＣはシステム制御部、ＳＡ
はシステムアドレスバス、ＳＤＨシステムテーデース、
ＶＣＨｏ〜ＶＣＨｎは複数の音声合成チャネル０〜ｎ、
ＶＳは各音声合成チャネル内の音声出力する音声合成回
路、ＣＴは同じく各位相の異なるクロックＣＬＫｏ〜ｎ
で動作する音声データメモリ論理アドレス発生カウンタ
、ＭＭは同じく音声データメモリ実アドレス変換メモリ
、ＶＭＣは音声データメモリコントローラ、ＶＭＡは音
声データメモリアドレスバス、ＶＭＤは音声データメモ
リデータバス、ＶＭは各音声合成チャネル共通の音声デ
ータメモリである。
第２図は第１図の各音声合成チャネル内のＶＭ論理アド
レスカウンタＣＴおよび該カウンタの発生するＶＭ論理
アドレスをＶＭ上セグメント位でｖＭ実アドレスに変換
するＶＭ実アドレス変換メモリ（ＶＭアドレスマツピン
グメモリ）ＭＭの部分の音声データメモリアドレス作成
回路の詳細を例示する機能図である。また第３図は第２
図により法域る第１図のｖ Ｍ実アドレス変換メモリＭ
Ｍデータ構成および合成データメモＩＪＶＭメモリ構
成とその相互の関連を例示する説明図である。
レスカウンタＣＴおよび該カウンタの発生するＶＭ論理
アドレスをＶＭ上セグメント位でｖＭ実アドレスに変換
するＶＭ実アドレス変換メモリ（ＶＭアドレスマツピン
グメモリ）ＭＭの部分の音声データメモリアドレス作成
回路の詳細を例示する機能図である。また第３図は第２
図により法域る第１図のｖ Ｍ実アドレス変換メモリＭ
Ｍデータ構成および合成データメモＩＪＶＭメモリ構
成とその相互の関連を例示する説明図である。
第１図のシステムの音声データはいま８ビツト、８ＫＨ
ｚサンプリングのＰＣＭ符号とし、共通の音声ｆ−タメ
そＩＪ Ｖ八・■は送出すべき全ての音声データが格納
されているメモリファイルであって、その音声データは
最小音節を格納できるメモリサイズ巣位のセグメント（
Ｓｅｇ ）単位で格納され、またそのセグメントサイズ
はカウンタＣＴ出力の下位ビットで決められるため、最
小音節は２のべき乗バイトとなる。かつ音声データはカ
ウンタＣＴサイズで決まるページ単位に分割して格納さ
れ、このカウンタＣＴサイズによりシステム制御部ＳＣ
で同時、に設定可能な１ペ一ジ分の音声メッセージ長が
決まる。この音声データメモＩＪＶＭのセグメント指定
はＶＭアドレス変換メモリＭＭに設定されるデータの下
位ビットにより行われ、同じくページ指定はその上位ビ
ットにより行われる。
ｚサンプリングのＰＣＭ符号とし、共通の音声ｆ−タメ
そＩＪ Ｖ八・■は送出すべき全ての音声データが格納
されているメモリファイルであって、その音声データは
最小音節を格納できるメモリサイズ巣位のセグメント（
Ｓｅｇ ）単位で格納され、またそのセグメントサイズ
はカウンタＣＴ出力の下位ビットで決められるため、最
小音節は２のべき乗バイトとなる。かつ音声データはカ
ウンタＣＴサイズで決まるページ単位に分割して格納さ
れ、このカウンタＣＴサイズによりシステム制御部ＳＣ
で同時、に設定可能な１ペ一ジ分の音声メッセージ長が
決まる。この音声データメモＩＪＶＭのセグメント指定
はＶＭアドレス変換メモリＭＭに設定されるデータの下
位ビットにより行われ、同じくページ指定はその上位ビ
ットにより行われる。
第２図の例ではカウンタＣＴ出力の下位１０ビツトがＶ
Ｍ上セグメントイズとなって約１／８秒分の最小音節の
音声データに相当し、かつカウンタＣＴサイズを１６ビ
ツトとしているためＶ Ｍ１ページ６４Ｋ Ｂ 、 ６
４ Ｓ ｅｇ となって、システム制御で同時に約８
秒分のメツセージが設定可能である。このＶＭアドレス
変換メモリＭＭは第３図に示すように１６ビツト、３２
ワードで構成されており、そのデータの下位５ビツトが
Ｖ Ｉ’ｉｉアドレス線ＶＭＡＩＯ〜１５としてＶＭ上
セグメント定となり、そのデータの上位１０ビツトがＶ
Ｍアドレス線ＶＭＡ１６〜２５としてＶＭページ指定と
なって、このページ数によりＶＭサイズが決まるため、
ＶＭメモリ構成は第５図に示すようにセグメントサイズ
Ｉ ＫＢ 、 ６４ｓｅｇ／ページ。
Ｍ上セグメントイズとなって約１／８秒分の最小音節の
音声データに相当し、かつカウンタＣＴサイズを１６ビ
ツトとしているためＶ Ｍ１ページ６４Ｋ Ｂ 、 ６
４ Ｓ ｅｇ となって、システム制御で同時に約８
秒分のメツセージが設定可能である。このＶＭアドレス
変換メモリＭＭは第３図に示すように１６ビツト、３２
ワードで構成されており、そのデータの下位５ビツトが
Ｖ Ｉ’ｉｉアドレス線ＶＭＡＩＯ〜１５としてＶＭ上
セグメント定となり、そのデータの上位１０ビツトがＶ
Ｍアドレス線ＶＭＡ１６〜２５としてＶＭページ指定と
なって、このページ数によりＶＭサイズが決まるため、
ＶＭメモリ構成は第５図に示すようにセグメントサイズ
Ｉ ＫＢ 、 ６４ｓｅｇ／ページ。
１０２４ページ、６４ＭＢとなる。
第１図の各音声合成チャネルＶＣ）Ｔｏ〜ＶＣＨｎに与
よるクロックＣＬＫＯ〜ｎけ各々位相の異なるクロック
で、各音声合成チャネル内の論理アドレス発生カウンタ
ＣＴを動作させるとともに各チャネルのＶＭアクセスタ
イミングを与えるクロックである。このクロック分割可
絆、数は合成音声のサンプリング周’９３８ Ｋ Ｈｚ
およびＶＭプサイルタイミングにより決まり、いまＶＭ
プサイル周期を１〜ＴＨｚとすればクロック分割数は（
１／８ Ｋ Ｉｌｚ ） ／ （１／１ ■！（ｚ ）
＝ １２５となって、１２５音声合成チャネルまで制
御可能となる０音声合成回路ｖＳけ内部にデータラッチ
回路を持ち、音声データメモリＶＭから読み出された音
声データを各音声合成チャネルに与えら虹たクロックＣ
ＬＫＯ〜ｎに同期して取り込み、この音声データにより
音声出力する合成回路である。
よるクロックＣＬＫＯ〜ｎけ各々位相の異なるクロック
で、各音声合成チャネル内の論理アドレス発生カウンタ
ＣＴを動作させるとともに各チャネルのＶＭアクセスタ
イミングを与えるクロックである。このクロック分割可
絆、数は合成音声のサンプリング周’９３８ Ｋ Ｈｚ
およびＶＭプサイルタイミングにより決まり、いまＶＭ
プサイル周期を１〜ＴＨｚとすればクロック分割数は（
１／８ Ｋ Ｉｌｚ ） ／ （１／１ ■！（ｚ ）
＝ １２５となって、１２５音声合成チャネルまで制
御可能となる０音声合成回路ｖＳけ内部にデータラッチ
回路を持ち、音声データメモリＶＭから読み出された音
声データを各音声合成チャネルに与えら虹たクロックＣ
ＬＫＯ〜ｎに同期して取り込み、この音声データにより
音声出力する合成回路である。
まな、音声データメモリコントローラｖＰＶｒＣはシス
テム稼動時にシステム制御部ＳＣからの指令で音声デー
タをロードするためのコントローラである。
テム稼動時にシステム制御部ＳＣからの指令で音声デー
タをロードするためのコントローラである。
つぎｔこ本方式り動作について説明する。゛まず／ステ
ム制御部ＳＣけ送出すべき音声メツセージを構成する各
旨戸セグメントのデータ（ページ番号、セグメント番号
）１６ビツトを恍出し順にＶＭ実アドレス変換メモリＭ
Ｍ上ｔこ書き込んだのち、音声合成チャネルＶＣＨＯ−
ＶＣＨｎ３こ起動信号を送る。音声合成チャネルＶ Ｃ
’ ＨＯ〜ＶＣＨｎはＶＭ論理アドレス発生カウンタＣ
Ｔをクリアジタッチ、クロックｃ Ｉ、Ｋ Ｏ〜ｎでカ
ウント動作を開始し、ＶＡＣＴ信号をアクティブにして
、実アドレス変換メモリＭ Ｍのアドレス線およびデー
タ出力を各々カウンタＣＴ側および音声データメモリＶ
Ｍ側に設定す、る。これよりカウンタＣＴの出力ＡＯ〜
９はｖＭアドレス線ＶＭＡＯ〜？としてＶ Ｍ−ｔグメ
ント内のアドレスを指定し、同じく出力Ａ１０〜１５は
実アドレス渥１僕メモリＭ〜■のアドレスをＯから指定
し、該メモリＭＭの読み出されたデータＤＯ〜Ｄ５はＶ
Ｍアドレス線ＶＭＡ１０〜１５として音声データメモリ
ＶＭのセグメント番号を指定し、同じくデータＤ６〜Ｄ
１５けｖＭアドレス線ｖＭＡ１６〜２５として音声デー
タメモＩＪＶＭのページ番号を指定する。この実アドレ
ス変換メモリＭ ＭのデータによるＶＭ実アドレス変換
により、第６図の９１１ではメモリＭＭの０〜４ワード
により各々音声データメモリＶＭの各音声セグメントの
実アドレスに変換して、「ハルツノ・す」の音節データ
が読み出される。このようにして音声メツセージが読み
出されたのち、カウンタＣＴオーバフローにエリストッ
プ信号が発生して、システム側に終了表示を出すと同時
に音声合成チャネルの動作を停止する。
ム制御部ＳＣけ送出すべき音声メツセージを構成する各
旨戸セグメントのデータ（ページ番号、セグメント番号
）１６ビツトを恍出し順にＶＭ実アドレス変換メモリＭ
Ｍ上ｔこ書き込んだのち、音声合成チャネルＶＣＨＯ−
ＶＣＨｎ３こ起動信号を送る。音声合成チャネルＶ Ｃ
’ ＨＯ〜ＶＣＨｎはＶＭ論理アドレス発生カウンタＣ
Ｔをクリアジタッチ、クロックｃ Ｉ、Ｋ Ｏ〜ｎでカ
ウント動作を開始し、ＶＡＣＴ信号をアクティブにして
、実アドレス変換メモリＭ Ｍのアドレス線およびデー
タ出力を各々カウンタＣＴ側および音声データメモリＶ
Ｍ側に設定す、る。これよりカウンタＣＴの出力ＡＯ〜
９はｖＭアドレス線ＶＭＡＯ〜？としてＶ Ｍ−ｔグメ
ント内のアドレスを指定し、同じく出力Ａ１０〜１５は
実アドレス渥１僕メモリＭ〜■のアドレスをＯから指定
し、該メモリＭＭの読み出されたデータＤＯ〜Ｄ５はＶ
Ｍアドレス線ＶＭＡ１０〜１５として音声データメモリ
ＶＭのセグメント番号を指定し、同じくデータＤ６〜Ｄ
１５けｖＭアドレス線ｖＭＡ１６〜２５として音声デー
タメモＩＪＶＭのページ番号を指定する。この実アドレ
ス変換メモリＭ ＭのデータによるＶＭ実アドレス変換
により、第６図の９１１ではメモリＭＭの０〜４ワード
により各々音声データメモリＶＭの各音声セグメントの
実アドレスに変換して、「ハルツノ・す」の音節データ
が読み出される。このようにして音声メツセージが読み
出されたのち、カウンタＣＴオーバフローにエリストッ
プ信号が発生して、システム側に終了表示を出すと同時
に音声合成チャネルの動作を停止する。
以上のように本実施例によれば、システム制御側は音声
合成チャネル制御が起動時に６／１・くイトのアドレス
変換データを各音声合成チャネルの実アドレス変換メモ
ＩＪＭＭに書き込むだけでよくて極く軽微な処理となる
うえ、各音声合成チャネルの構成も論理アドレス発生カ
ウンタおよび極く小容量の実アドレス変換メモリを置く
だけの簡単なものとなる。
合成チャネル制御が起動時に６／１・くイトのアドレス
変換データを各音声合成チャネルの実アドレス変換メモ
ＩＪＭＭに書き込むだけでよくて極く軽微な処理となる
うえ、各音声合成チャネルの構成も論理アドレス発生カ
ウンタおよび極く小容量の実アドレス変換メモリを置く
だけの簡単なものとなる。
なお上記冥施例ではメッセージ長を１ペ一ジ分の固定長
としたが、これを可変長とすることも可能である。この
簡単な可変長の制量方法としては、実アドレス変換メモ
’） ＭＩ Ｍのデータ内に制御ビットを付与してスト
ップフラグとＭＭ継続フラグを設けることにより、Ｍ
ｈｉ設設定への最終音節セグメント脱出し後にストップ
ピット検出であれば終了とし、最終音節セグメント読出
しに入った時に継続フラグ検出であればＭＭ設定要求を
システム制＠側に表示するとともに、システム制御側で
は本説明の条件で１２５ｍ５（１セグメントａ出し時間
プ以内に仄のＭＭアドレスから変換データを設定するよ
うにすればよい。
としたが、これを可変長とすることも可能である。この
簡単な可変長の制量方法としては、実アドレス変換メモ
’） ＭＩ Ｍのデータ内に制御ビットを付与してスト
ップフラグとＭＭ継続フラグを設けることにより、Ｍ
ｈｉ設設定への最終音節セグメント脱出し後にストップ
ピット検出であれば終了とし、最終音節セグメント読出
しに入った時に継続フラグ検出であればＭＭ設定要求を
システム制＠側に表示するとともに、システム制御側で
は本説明の条件で１２５ｍ５（１セグメントａ出し時間
プ以内に仄のＭＭアドレスから変換データを設定するよ
うにすればよい。
以上の説明のように本発明によれば音声合成システムの
システム制御側の処理能力に影響を与えることなくかつ
簡明な音声データメモリ制御方式が提供される。
システム制御側の処理能力に影響を与えることなくかつ
簡明な音声データメモリ制御方式が提供される。
第１図は本発明ｌこよる音声データメモリ制御方式の一
実施例を示すシステム構成図、第２図は第１図の音声合
成チャネル内の論理アドレス発生カウンタおよび実アド
レス変換メモリ部分の詳細機能図、第３図は第１．２図
の実アドレス変換メモリ構成および音声データメモリ構
成の説明図である。 ＳＣ・・・システム制御部 ＶＣＨＯ〜Ｖ ＣＨｎ・・・音声合成チャネルＶＳ・・
・音声合成回路 ＣＴ・・・論理アドレス発生カウンタ ＭＭ・・・実アドレス変換メモリ ＭＭＣ・・・音声データメモリコントローラＶＭ・・・
音声データメモリ ヱ １ 図 ５Ｉ− 茅２ ｉ
実施例を示すシステム構成図、第２図は第１図の音声合
成チャネル内の論理アドレス発生カウンタおよび実アド
レス変換メモリ部分の詳細機能図、第３図は第１．２図
の実アドレス変換メモリ構成および音声データメモリ構
成の説明図である。 ＳＣ・・・システム制御部 ＶＣＨＯ〜Ｖ ＣＨｎ・・・音声合成チャネルＶＳ・・
・音声合成回路 ＣＴ・・・論理アドレス発生カウンタ ＭＭ・・・実アドレス変換メモリ ＭＭＣ・・・音声データメモリコントローラＶＭ・・・
音声データメモリ ヱ １ 図 ５Ｉ− 茅２ ｉ
Claims (1)
- 複数の音声合成チャネルに対して共通の音声データメモ
リを設置する多チャネル共通メモリの音声合成システム
において、音声合成チャネルごとに音声データメモリ実
アドレス変換メモリおよびそれぞれ異なる位相で動作す
る音声データメモリ論理アドレス発生カウンタを設け、
上記音声データメモリ論理アドレス発生カウンタの発生
する音声データメモリの論理アドレスを上記音声データ
メモリ実アドレス変換メモリにより音声データメモリの
実アドレスに変換することにより、各音声合成チャネル
が共通の音声データメモリを直接にアクセス可能とした
音声データメモリ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59196653A JPS6175397A (ja) | 1984-09-21 | 1984-09-21 | 音声デ−タメモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59196653A JPS6175397A (ja) | 1984-09-21 | 1984-09-21 | 音声デ−タメモリ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6175397A true JPS6175397A (ja) | 1986-04-17 |
Family
ID=16361354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59196653A Pending JPS6175397A (ja) | 1984-09-21 | 1984-09-21 | 音声デ−タメモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6175397A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS641000A (en) * | 1987-04-22 | 1989-01-05 | Terry D Beard | High speed access digital audio message system and its method |
| JPH02140800A (ja) * | 1988-11-22 | 1990-05-30 | Sharp Corp | 音声録音再生装置 |
| JPH02176798A (ja) * | 1988-12-28 | 1990-07-09 | Sharp Corp | 音声録音再生装置 |
| JPH10214099A (ja) * | 1997-01-31 | 1998-08-11 | Matsushita Electric Works Ltd | 音声の重畳発声制御システム |
-
1984
- 1984-09-21 JP JP59196653A patent/JPS6175397A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS641000A (en) * | 1987-04-22 | 1989-01-05 | Terry D Beard | High speed access digital audio message system and its method |
| JPH02140800A (ja) * | 1988-11-22 | 1990-05-30 | Sharp Corp | 音声録音再生装置 |
| JPH02176798A (ja) * | 1988-12-28 | 1990-07-09 | Sharp Corp | 音声録音再生装置 |
| JPH10214099A (ja) * | 1997-01-31 | 1998-08-11 | Matsushita Electric Works Ltd | 音声の重畳発声制御システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2774862B2 (ja) | Ｄｍａ制御装置および情報処理装置 | |
| US5652847A (en) | Circuit and system for multiplexing data and a portion of an address on a bus | |
| JPS6175397A (ja) | 音声デ−タメモリ制御方式 | |
| WO1984000630A1 (en) | Virtual memory addressing system and method | |
| JPH0778102A (ja) | 擬似ｃｄ−ｒｏｍ装置 | |
| JPH079280Y2 (ja) | スタック回路 | |
| JPH11184797A (ja) | Ｄｍａ制御装置及びその制御方法並びにその制御プログラムを記録した記録媒体 | |
| JPS58196680A (ja) | 仮想マシンシステムにおけるアドレス変換方式 | |
| JP3480963B2 (ja) | Ｄｍａ転送システム | |
| JP2867449B2 (ja) | アドレス変換機能を有したマイクロプロセッサ | |
| JPH0235551A (ja) | チャネル装置におけるアドレス変換方式 | |
| EP0971353A1 (en) | Av data input/output device | |
| JP2570986B2 (ja) | データ転送制御装置及び方法 | |
| JPS6319858Y2 (ja) | ||
| JPH04348442A (ja) | アドレス変換装置 | |
| JP3496942B2 (ja) | メモリアクセス方法 | |
| JPS58196678A (ja) | 仮想マシンシステムにおけるアドレス変換方式 | |
| SU1390820A1 (ru) | Устройство дл выбора и переадресации каналов | |
| JPS62276655A (ja) | Ｄｍａ転送方式 | |
| JPS58196677A (ja) | 仮想マシンシステムにおけるアドレス変換方式 | |
| JPS58196681A (ja) | 仮想マシンシステムにおけるアドレス変換方式 | |
| JPS628246A (ja) | ダイナミツクｒａｍのアクセス方式 | |
| JPS60254477A (ja) | メモリシステム | |
| JPH09269890A (ja) | エンディアン変換方式 | |
| JPS63255749A (ja) | メモリ・システム |