SU1390820A1 - Устройство дл выбора и переадресации каналов - Google Patents
Устройство дл выбора и переадресации каналов Download PDFInfo
- Publication number
- SU1390820A1 SU1390820A1 SU864143114A SU4143114A SU1390820A1 SU 1390820 A1 SU1390820 A1 SU 1390820A1 SU 864143114 A SU864143114 A SU 864143114A SU 4143114 A SU4143114 A SU 4143114A SU 1390820 A1 SU1390820 A1 SU 1390820A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- information
- inputs
- unit
- block
- outputs
- Prior art date
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
Изобретение относитс к обработке измерительной информации. Цель изобретени - повьгаение скорости выборки каналов и снижение объема оперативной пам ти, приход щейс на один выбранный канал. Устр-во содержит блок 1 приема информации, коммутаторы 3 и 6, блок 4 оперативной пам ти, блок 6 выделени управл ющих сигналов. Введены блок 2 динамического распределени пам ти, имеющий . узел формировани таблицы адресов страниц, узел чтени /записи адресов свободных страниц, узел чтени адреса выдаваемой страницы, узел записи адреса закрываемой страницы, регистр
Description
(Р) адреса 1-й свободной страницы, Р адреса 1-й; выдаваемой страницы, Р адреса конца очереди выдаваемой страницы; блок 5 выдачи информации, содержа1чий узел анализа запросов, коммутатор данных, Р адреса выдаваемой страницы, 1-й буферный Р; блок 7 анализа признаков, содержащий узел сканировани запросов, узел сравнени признаков, узел записи адреса :свободной страницы, узел записи а- iголовка, узел записи информации.
Устр-во обеспечивает побайтный прием информации от большого кол-ва источников и формирование страниц информации , принадлежащей одному и тому же источнику, с сохранением пор дка поступлени байтов, размер всех страниц посто нен. В устр-ве аппаратно реализован динамич.принцип распределени пам ти, что позвол ет значительно эффективнее использовать выделенный объем пам ти, повысив коэф. его загрузки, 5 ил.
1
Изобретение относитс к обработке измерительной информации и может быть использовано дл ввода измерительной информации в системы обработки данньЬс.
Целью изобретени вл етс повышение скорости выборки каналов и снижение объема оперативной пам ти, приход щейс на один выбранный канал
На фиг,1 приведена структурна схема предлагаемого устройства; на фиг.2 - блок анализа признаков; на фиг.З - блок динамического распределени пам ти; на фиг,4 - блок вьщачи информации; на фиг,5 - блок приема информации.
Устройство содержит блок 1 приема информации, блок 2 динамического распределени пам ти, первый коммутатор 3, блок 4 оперативной пам ти, блок 5 выдачи информации, второй коммутатор 6, блок 7 анализа признаков и блок 8 выделени управл ющих сигналов,
Блок 7 анализа признаков (фиг,2) содержит узел 9 сканировани запросов , узел 10 сравнени признаков, узел 11 записи адреса свободной страницы , узел 12 записи заголовка, узел 13 записи информации.
Блок 2 динамического раслределе- ни пам ти (фиг,3) содержит узел 14 формировани таблицы адресов страниц узел 15 чтени /записи адресов свободных страниц, узел 16 чтени адреса выдаваемой страницы, узел 17 за- писи адреса закрываемой страницы, регистр 18 адреса первой свободной
страницы, регистр 19 адреса первой выдаваемой страницы и регистр 20 адреса конца очереди выдаваемой страницы .
Блок 5 выдачи информации (фиг,4) содержит узел 21 анализа запросов, коммутатор 22 данных, регистр 23 адреса вьздаваемой страницы и первый буферный регистр 24,
Блок 1 приема информации (фиг,5) содержит коммутатор 25 запросов, дешифратор 26, счетчик 27, генератор 28 импульсов,- триггер 29 и второй буферный регистр 30,
Выполнение указанных узлов и элементов устройства может быть осуществлено следующим образом,
Узел 9 выполн етс на основе счетчиков , приоритетных схем, осуществл ющих вы вление приоритетных запросов и дешифраторов. Узел 10 реализуетс на элементарных логических схемах поразр дного сравнени слов длиной один байт, выполненных на дешифраторах матричного типа, узлы 11-13 - на сдвиговых регистрах и дешифраторах , а узлы 14-17 - на обычных регистровых схемах с входной логикой, вытекакщей из описани работы устройства .
Регистры 18 - 20 выполн ютс на счетчиках, работающих как в счетном режиме, так и в режиме параллельной записи информации с нескольких направлений приема. Узлы 21 и 22 выполнены на основе коммутаторов и дешифраторов .
Устройство работает следующим обазом .I
Устройство обеспечивает побайтный рием информации от большого коли- j честна источников и формирование страниц информации, принадлежащей одному и тому же источнику с сохранением пор дка поступлени байтов, при этом размер всех страниц пос- 10 то нен, В устройстве аппаратно реаизован динамический принцип распределени пам ти, что позвол ет значительно эффективнее использова- ть вьделенньй объем пам ти, повысив 15 коэффициент его загрузки.
При аппаратной реализации этого принципа существенно повышаетс быстродействие по сравнению с программным методом. С этой целью оператив- 20 на пам ть устройства разделена на ве области, В первой области содеритс служебна информаци , во второй хранитс непосредственна информаци , поступивша от источников 25 (буферна область). К служебной информации относ тс управл ющие слова (УС), с помощью которых происходит процесс формировани страниц, и начальные адреса страниц буферной об- ЗО асти пам ти, определ емые как табица адресов.
Содержимое УС состоит из кода адреса зан той страницы, отличительных признаков информации и колнчест- ,,. ва байт информации в странице.
Дл приведени устройства в рабочее состо ние необходима предварительна роспись служебной области оперативной пам ти. Эту задачу вы- Q полн ет узел 15 формировани таблицы адресов участков в блоке 2, При этом происходит обнуление буферной области пам ти и участка хранени УС, а в участок хранени таблицы адресов дд (ТАС) записываютс начальные адреса страниц буферной области.
Работа устройства инициируетс поступлением в блок 1 приема информации запроса на передачу от одного из источников информации.
Наличие запросов от источников определ етс в блоке 1 с помощью циклического опроса всей совокупности данных сигналов (счетчик 27, дешифратор 26, коммутатор 25 запросов). После фиксации запроса дальнейший опрос прекращаетс и устройство выдает сигнал разрешени передачи ин50
0 5 О
,.
Q д
0
формации соответствующему источнику (выход триггера 29). Источник совместно с информационным байтом устанавливает код номера источника, от которого поступает информаци , и ;при необходимости отличительные приз наки начала или конца передаваемой информации. Затем по сигналу сопровождени сформированное слово записываетс во второй буферньй регистр 30.
После приема информации сигналом с блока 7 сбрасываетс разрешение на передачу информации и соответствующий источник снимает сигналы запроса и сопровождени , освобожда информационные шины.
При поступлении запроса от блока 1 в блок 7 анализа признаков узел 10 сравнени признаков формирует последовательность считывани с блока 4 оперативной пам ти УС по адресу поступившего номера источника и фиксации его в блоке 8 выделени управ- л юпщх сигналов. В узел 10 сравнени признаков поступают отличительные признаки, Сопровождающие байт информации из блока 1, и признаки, хран щиес в блоке 4 по выбранному номеру источника, а также значение счетчика байтов, зафиксированное в блоке 8, Если от данного источника информаци ранее не поступала (т.е. произоишо изменение информации), то узел 10 формирует сигнал Зан ть страницу ; поступающий в узел 11 записи адреса свободной страницы. Результатом действи этого сигнала вл етс выдача адреса свободной страницы и сопровождающего его сигнала, поступающих в узел 16 записи/чтени адреса свободной страницы. Этот узел организует считывание из таблицы адресов, хран щихс в блоке 4 оперативной пам ти , начального адреса очередной свободной страницы и-записи его в блок 8. При этом обращение к блоку 4 происходит по адресу, определ емому содержимым регистра 19 адреса таблицы адресов свободных страниц. По мере поступлени очередного байта информации от опрашиваемого источника по адресу зан той страницы, наход щемус в блоке 8, узел 13 записи информации обеспечивает его запись , в блок 4 оперативной пам ти .
После записи поступившего байта информации управл ющее слово, содер10
15
20
25
51390820
ащее признаки информации Б модифи- ированный счетчик байтов, записы- аетс в блок 4 под управлением бло а 8 приема управл ющей информации, а в блок 1 приема информации выдаетс сигнал разрешени на следующий цикл сканировани запро-Сов, также сбрасывающий триггер 29. Узел . 10 сравнени признаков осуществл ет вы- вление признака Конец передачи либо переполнение счетчика байтов, указывающего на полное заполнение страницы, В случае возникновени любого из этих сигналов по сигналу из узла 10 узел 12 записи заголовка обеспечивает формирование сигналов л записи заголовка страницы в блок 4 оперативной пам ти. На адресные шины блока 4 подаетс начальный адес зан той страницы, .наход рщйс в блоке 8 вьщелени управл ющих сигналов , а на информационные шины - номер источника, содержимое счетчика байтов и отличительные признаки сопровождени информации. Адрес сформированной стран1П,ы записываетс в блок 4, . i
После записи заголовка из блока 7 анализа признаков в блок 2 поступает сигнал о записи в очередь адреса сформированной страницы, который через узел 15 переписываетс в регистр 20 адреса конца очереди выдаваемых страниц.
Таким образом, в регистре 18 формируетс адрес первой свободной страницы данного участка информации, в регистре 10 - адрес первой выдаваемой страницы, а в регистре 20 - адрес Q конца очереди сформированных страниц.
После записи в очередь на выдачу адреса готовой страницы информаци УС в блоке 8 обнул етс по адресу последнего номера источника. При этом в блок 1 (триггер 29) из блока 7 (узел 9) поступает сигнал разрешени на опрос следуюо его источника. Конец обработки запТроса от источника в блоке 7 определ ет дальнейшую проверку наличи запроса от блока 5 . вьщачи информации и признака готовности страницы.
В случае выполнени обоих условий узел 21 анализа запросов обеспечивает формирование последовательности сигналов дл обращени к блоку 4 оперативной пам ти и записи слова содержимого страницы в буферньй ре30
35
45
50
55
0
5
0
5
Q
0
5
5
0
5
гистр 24 блока 5, а также последующей модификации адреса. Затем блок 7 снова провер ет наличие запроса от блока 1 и при отсутствии запроса блока 5 выдачи информации или его зан тости взаимодействием с устройством приема информации сразу переходит к обработке запроса от источника информации.
По окончании выдачи страницы информации из блока 7 анализа признаков поступает сигнал Конец страницы , и в ответ на это блок 5 снимает свой запрос. Коммутатор 22 обеспечивает формирование сигналов дл побайтной выдачи информации путем адресации блока 4 через регистр 23 и первый коммутатор 3.
Claims (1)
- Формула изобретени IУстройство дл выбора и переадресации каналов, содержащее блок приема информации, первый и второй выходы которого соединены соответственно с первыми входами первого и второго коммутаторов, причем выход первого коммутатора подключен к адресным входам блока .оперативной пам ти, выход которого соединен с первым входом блока выделени управл ющих сигналов , отличающеес тем, что, с целью повышени скорости выборки каналрв и снижени объема оперативной пам ти, приход щейс на один выбранный канал, в него введены блок динамического распределени пам ти , первый выход которого соединен с вторым входом блока вьщелени управл ющих сигналов, блок анализа признаков и блок вьщачи информации, причем второй выход блока динамического распределени пам ти через первый коммутатор соединен с его вторьм входом, а третий выход блока динамического распределени пам ти соединен с первым входом блока анализа признаков, второй, третий, четвертый, п тый и шестой выходы которого подключены соответственно к первому входу блока динамического распределени пам ти, первому входу блока приема информации, управл ющим входам первого и второго коммутаторов, первому входу блока выдачи информации, вторые входы которого соединены с выходом блока оперативной пам ти, информационные входы которого подключены к выходам второго коммутатора, третьи входы которого соединены с первыми выходами блока выделени управл ющих сигналов, вторые и третьи выходы которого соединены соответственно с вторыми входами блока анализа признаков и третьими входами первогоitiSnoiail из1лмл9 . 8бмн1 азтонаг азвмиаУф гf3TIжIt« «г ф fп6 а онЗ д SaoKS dSnox eS/isKкоммутатора, четвертые входы которого подключены к первым выходам блока вьщачи информации, вторые выходы которого подключены к третьим входам блока анализа признаков, четвертые входы которого соединены с третьими выходами блока приема информации .10иЗм тоетр.Яонец треЗачишеипSnox eS/isKвBSaanего ФпЛиз SflOHu3м.2122пЛв Ьлон7 дыкод ycmpoac/nSa e$yjo/f3 фиъМРедактор А.ШандорСоставитель В.ПаницкийТехред М.ХоданичКорректор М. МаксимишинецJОгз. г f оФив.5Д|7 «/игД«7
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864143114A SU1390820A1 (ru) | 1986-11-06 | 1986-11-06 | Устройство дл выбора и переадресации каналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864143114A SU1390820A1 (ru) | 1986-11-06 | 1986-11-06 | Устройство дл выбора и переадресации каналов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1390820A1 true SU1390820A1 (ru) | 1988-04-23 |
Family
ID=21265986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864143114A SU1390820A1 (ru) | 1986-11-06 | 1986-11-06 | Устройство дл выбора и переадресации каналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1390820A1 (ru) |
-
1986
- 1986-11-06 SU SU864143114A patent/SU1390820A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 1177056, кл. Н 04 Q 9/14, 1984.(54)УСТРОЙСТВО ДЛЯ ВЫБОРА И ПЕРЕАДРЕСАЦИИ КАНАЛОВ * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960018931A (ko) | 페이지-인 버스트-아웃 피포(pibo fifo) 시스템 | |
US3755788A (en) | Data recirculator | |
US4592013A (en) | Method and device for addressing a memory | |
US5657055A (en) | Method and apparatus for reading ahead display data into a display FIFO of a graphics controller | |
SU1390820A1 (ru) | Устройство дл выбора и переадресации каналов | |
US3492648A (en) | Keyboard selection system | |
SU1251181A1 (ru) | Буферное запоминающее устройство | |
SU600926A1 (ru) | Устройство дл записи информации | |
JPS6175397A (ja) | 音声デ−タメモリ制御方式 | |
SU962909A2 (ru) | Устройство дл обмена информации | |
SU1262510A1 (ru) | Устройство дл сопр жени абонентов с каналами св зи | |
SU1003065A1 (ru) | Устройство дл распределени подканалов | |
SU1265771A1 (ru) | Устройство дл динамического преобразовани адреса | |
SU560219A1 (ru) | Устройство обмена информацией | |
RU1789993C (ru) | Устройство дл редактировани элементов таблиц | |
SU1566372A1 (ru) | Устройство экранной пам ти | |
SU765805A1 (ru) | Устройство динамического преобразовани адресов | |
SU1282124A1 (ru) | Устройство дл обработки прерываний | |
SU920696A1 (ru) | Устройство дл вывода информации на дисплей | |
SU1711229A1 (ru) | Запоминающее устройство | |
SU1070554A1 (ru) | Устройство дл организации очереди | |
SU1151976A1 (ru) | Устройство дл управлени обменом | |
SU1399768A1 (ru) | Устройство дл информационного поиска | |
SU1234844A1 (ru) | Многоканальное устройство управлени вводом информации в микроЭВМ | |
SU1728863A1 (ru) | Устройство дл обслуживани запросов |