JPS6167151A - マイクロプロセツサのプログラム暴走監視装置 - Google Patents
マイクロプロセツサのプログラム暴走監視装置Info
- Publication number
- JPS6167151A JPS6167151A JP59189886A JP18988684A JPS6167151A JP S6167151 A JPS6167151 A JP S6167151A JP 59189886 A JP59189886 A JP 59189886A JP 18988684 A JP18988684 A JP 18988684A JP S6167151 A JPS6167151 A JP S6167151A
- Authority
- JP
- Japan
- Prior art keywords
- program
- steps
- counter
- runaway
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はμmROM制御方式のプロセラ?におけるμm
ROMの暴走を監視し検出するマイクロプロセッサのプ
ログラム暴走監視装置に関する。
ROMの暴走を監視し検出するマイクロプロセッサのプ
ログラム暴走監視装置に関する。
(従来の技術)
従来、この種のプログラム暴走監視においては、ウォッ
チドッグタイマ方式が用いられている。この方式は、プ
ログラムの途中にウォッチドッグタイマをクリヤーする
命令を入れておき、その命令を実行する度にウォッチド
ッグタイマをクリヤーするものである。この方式におい
て、正常にプログラムが動作している場合は、ウォッチ
ドッグタイマがオーバー7、ローしない。しかし、一度
プログラム暴走が起ると、あるアドレスに固定され九t
ま、あるいはある区間で意味もなくプログラムが回って
しまう。そのため、ウォッチドッグタイマがクリヤ命令
を通過しないためインクリメントされつづけ、最終的に
はオーバーフローが起シ、外部に対しその結果を知らせ
る等の処理が行なわれている。
チドッグタイマ方式が用いられている。この方式は、プ
ログラムの途中にウォッチドッグタイマをクリヤーする
命令を入れておき、その命令を実行する度にウォッチド
ッグタイマをクリヤーするものである。この方式におい
て、正常にプログラムが動作している場合は、ウォッチ
ドッグタイマがオーバー7、ローしない。しかし、一度
プログラム暴走が起ると、あるアドレスに固定され九t
ま、あるいはある区間で意味もなくプログラムが回って
しまう。そのため、ウォッチドッグタイマがクリヤ命令
を通過しないためインクリメントされつづけ、最終的に
はオーバーフローが起シ、外部に対しその結果を知らせ
る等の処理が行なわれている。
このように従来の方式では、プログラムの途中に必らず
ウォッチドッグタイマをクリヤーする命令(以下WDT
という)を複数偏入れる必要がある。例えば、第3図に
示すように、プログラム20.22の後およびプログラ
ム21の中にウォッチドッグタイマのクリア命令23.
25および24が挿入され、WDT24をカウンタ(イ
ンクリメンタ)26で計数するとオーバーフローを検出
することが出来る。あるプログラム24の区間で暴走を
生じ、その区間にウォッチドッグタイマクリヤー命令が
あれば、暴走しているにもかかわらず監視機能が失なわ
れてしまっていた。
ウォッチドッグタイマをクリヤーする命令(以下WDT
という)を複数偏入れる必要がある。例えば、第3図に
示すように、プログラム20.22の後およびプログラ
ム21の中にウォッチドッグタイマのクリア命令23.
25および24が挿入され、WDT24をカウンタ(イ
ンクリメンタ)26で計数するとオーバーフローを検出
することが出来る。あるプログラム24の区間で暴走を
生じ、その区間にウォッチドッグタイマクリヤー命令が
あれば、暴走しているにもかかわらず監視機能が失なわ
れてしまっていた。
そのため、プログラムのステップ数の増加が発生すると
か、監視機能が失なわれる等の信頼性の面からも問題の
ある方法であった。さらに、今日μ−几OM制御方式の
プロセッサが増加しているが、その内容は大容量化して
いるため、ステップ数の増加を防ぎ、チップ面積の縮少
9歩留りの向上を図る方向に進んでいるので、従来の方
式は決してよい方法ではなかった。
か、監視機能が失なわれる等の信頼性の面からも問題の
ある方法であった。さらに、今日μ−几OM制御方式の
プロセッサが増加しているが、その内容は大容量化して
いるため、ステップ数の増加を防ぎ、チップ面積の縮少
9歩留りの向上を図る方向に進んでいるので、従来の方
式は決してよい方法ではなかった。
(発明の目的)
本発明の目的は、この上、うな欠点を除き、プログラム
ステップ数の増加を防ぎ、信頼性の高いマイクロプロセ
ッサのプログラム暴走監視装置を提供することにある。
ステップ数の増加を防ぎ、信頼性の高いマイクロプロセ
ッサのプログラム暴走監視装置を提供することにある。
(発明の構成)
本発明のマイクロプロセッサのプログラム暴走監視装置
の構成は、マイクロプロセッサのμ−ROMに紀1され
た各マイクロプログラムを開始させるスタート信号によ
りリセットされそのマイクロプログラムを終了させるエ
ンド信号によりリセットされるスイッチ回路と、前記μ
mROMに含まれるプログラムのうちの最大ステップ数
を記憶し前記各マイクロプログラムのステップ数を計数
しこの計数されたインクリメント値と前記最大ステップ
数とを比較するカウンタと、このカウンタの出力を前記
スイッチ回路の出力があるとき出力するゲート回路とを
含み、前記インクリメント値が前記最大ステップ数より
大きいときプログラム暴走と判定することを特徴とする
。
の構成は、マイクロプロセッサのμ−ROMに紀1され
た各マイクロプログラムを開始させるスタート信号によ
りリセットされそのマイクロプログラムを終了させるエ
ンド信号によりリセットされるスイッチ回路と、前記μ
mROMに含まれるプログラムのうちの最大ステップ数
を記憶し前記各マイクロプログラムのステップ数を計数
しこの計数されたインクリメント値と前記最大ステップ
数とを比較するカウンタと、このカウンタの出力を前記
スイッチ回路の出力があるとき出力するゲート回路とを
含み、前記インクリメント値が前記最大ステップ数より
大きいときプログラム暴走と判定することを特徴とする
。
(発明の作用)
本発明においては、μ−ROMプログラム暴走を監視す
るためにマイクロプログラムのスタート信号でスイッチ
をセットし、そのマイクロプログラムのステップごとに
カウンタをインクリメントする。このカウンタには、あ
らかじめμmR,OM内で最大のステップ数を持つプロ
グラムのステップ数が記憶されているので、その記憶値
とカウンタのインクリメント値を比較して、そのインク
リメント値が記憶値を纏えれば異状つまシブログラム暴
走と判断し、正常の状態においては、インクリメント値
が記憶値に成る前にμmプログラムの終了を示すエンド
(END)信号でリセットされて常に正常と判断するこ
とができる。
るためにマイクロプログラムのスタート信号でスイッチ
をセットし、そのマイクロプログラムのステップごとに
カウンタをインクリメントする。このカウンタには、あ
らかじめμmR,OM内で最大のステップ数を持つプロ
グラムのステップ数が記憶されているので、その記憶値
とカウンタのインクリメント値を比較して、そのインク
リメント値が記憶値を纏えれば異状つまシブログラム暴
走と判断し、正常の状態においては、インクリメント値
が記憶値に成る前にμmプログラムの終了を示すエンド
(END)信号でリセットされて常に正常と判断するこ
とができる。
(実施例)
次に図面により本発明の詳細な説明する。
第1図は本発明の一実施例のブロック図、第2図は本実
施例に用いるプログラムの流れ図である。
施例に用いるプログラムの流れ図である。
μmROMの内には、第2図に示すように個々に分れた
μmプログラム15,16.17が複数個(ここでは3
個)ある。そして各プログラム15゜16.17の終シ
にはEND命令が存在する。又、各μmプログラム15
,16.17は、それぞれmQ、ml、m2のステップ
の大きさをもっている。ここでm l ) m Q )
m 2とするとmlが最大のステップ数となる。
μmプログラム15,16.17が複数個(ここでは3
個)ある。そして各プログラム15゜16.17の終シ
にはEND命令が存在する。又、各μmプログラム15
,16.17は、それぞれmQ、ml、m2のステップ
の大きさをもっている。ここでm l ) m Q )
m 2とするとmlが最大のステップ数となる。
第1図において、1はフリップフロップなどのスイッチ
、2はカウンタ、3はステップ数を記憶する配置回路、
4は比較回路、5はクロックを計数するインクリメンタ
、6はANDゲートである。
、2はカウンタ、3はステップ数を記憶する配置回路、
4は比較回路、5はクロックを計数するインクリメンタ
、6はANDゲートである。
第2図に示したμmプログラムの最大数mlが化1回路
3によって記はされている。ここで一度μ−プログラム
がスタートされると、スタート信号8によりスイッチ1
がセットされ、同時にカウンタ6の内に含まれるインク
リメンタ5をリセットする。ここでμmプログラムのス
テップがクロック9によって制御されるとすれば、イン
クリメンタ5は常にクロック9によりインクリメントさ
れている。ここで記憶回路3とインクリメンタ5の内容
が比較回路4によって比較される。ここでμmプログラ
ムのステップ数が設定された値(ml)よ)も大きい場
合には比較出力10がアクティブになり、ANDゲート
6の出力の暴走信号7がアクティブになる。
3によって記はされている。ここで一度μ−プログラム
がスタートされると、スタート信号8によりスイッチ1
がセットされ、同時にカウンタ6の内に含まれるインク
リメンタ5をリセットする。ここでμmプログラムのス
テップがクロック9によって制御されるとすれば、イン
クリメンタ5は常にクロック9によりインクリメントさ
れている。ここで記憶回路3とインクリメンタ5の内容
が比較回路4によって比較される。ここでμmプログラ
ムのステップ数が設定された値(ml)よ)も大きい場
合には比較出力10がアクティブになり、ANDゲート
6の出力の暴走信号7がアクティブになる。
一方、インクリメ/り5の内容が化1回路3の値より小
さい時に、μm几OMのEND信号11が出力されると
スイッチ1はリセットされ、暴走信号7がインアクティ
ブになり、正常状態と判断する。
さい時に、μm几OMのEND信号11が出力されると
スイッチ1はリセットされ、暴走信号7がインアクティ
ブになり、正常状態と判断する。
(発明の効果)
以上説明したように、本発明によれば、通常のプログラ
ムフローでプログラムの暴走を監視できるので、信頼性
の高いプロセッサが実現できる。
ムフローでプログラムの暴走を監視できるので、信頼性
の高いプロセッサが実現できる。
又、プログラムステップ数の増加を防ぎ、チップの縮少
化、動作時間の短縮に有効である。
化、動作時間の短縮に有効である。
第1図は本発明の一実施例のブロック図、第2図は本実
施例のプログラムの流れ図、第3図は従来用いられてい
るウォッチドッグタイマ方式のプログラム流れ図である
。図において 1・・・・・・スイッチ、2.26・・・・・・カウン
タ、3・・・・・・記憶回路、4・・・・・・比較回路
、5・・・・・・インクリメンタ、6・・・・・・AN
Dゲート、7・・・・・・暴走(出力)信号、8・・・
・・・スタート信号、9・・・・・・クロック、10・
・・・・・比較出力、11・・・・・・エンド(END
)信号、15,16,17.20〜22・・・・・・プ
ログラムステップ、23,24.25・・・・・・クリ
ア命令、である。 7二5 代理人 弁理士 内 原 晋、、r−/ゼ−)又
゛二1′
施例のプログラムの流れ図、第3図は従来用いられてい
るウォッチドッグタイマ方式のプログラム流れ図である
。図において 1・・・・・・スイッチ、2.26・・・・・・カウン
タ、3・・・・・・記憶回路、4・・・・・・比較回路
、5・・・・・・インクリメンタ、6・・・・・・AN
Dゲート、7・・・・・・暴走(出力)信号、8・・・
・・・スタート信号、9・・・・・・クロック、10・
・・・・・比較出力、11・・・・・・エンド(END
)信号、15,16,17.20〜22・・・・・・プ
ログラムステップ、23,24.25・・・・・・クリ
ア命令、である。 7二5 代理人 弁理士 内 原 晋、、r−/ゼ−)又
゛二1′
Claims (1)
- マイクロプロセッサのμ−ROMに記憶された各マイ
クロプログラムを開始させるスタート信号によりセット
されそのマイクロプログラムを終了させるエンド信号に
よりリセットされるスイッチ回路と、前記μ−ROMに
含まれるプログラムのうちの最大ステップ数を記憶し前
記各マイクロプログラムのステップ数を計数しこの計数
されたインクリメント値と前記最大ステップ数とを比較
するカウンタと、このカウンタの出力を前記スイッチ回
路の出力があるとき出力するゲート回路とを含み、前記
インクリメント値が前記最大ステップ数より大きいとき
プログラム暴走と判定することを特徴とするマイクロプ
ロセッサのプログラム暴走監視装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59189886A JPS6167151A (ja) | 1984-09-11 | 1984-09-11 | マイクロプロセツサのプログラム暴走監視装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59189886A JPS6167151A (ja) | 1984-09-11 | 1984-09-11 | マイクロプロセツサのプログラム暴走監視装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6167151A true JPS6167151A (ja) | 1986-04-07 |
Family
ID=16248822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59189886A Pending JPS6167151A (ja) | 1984-09-11 | 1984-09-11 | マイクロプロセツサのプログラム暴走監視装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6167151A (ja) |
-
1984
- 1984-09-11 JP JP59189886A patent/JPS6167151A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6112320A (en) | Computer watchdog timer | |
JP2000010800A (ja) | 計算機システムに於けるスレッド制御装置、及び同システムに於けるスレッド制御方法 | |
JPS6167151A (ja) | マイクロプロセツサのプログラム暴走監視装置 | |
JP2870250B2 (ja) | マイクロプロセッサの暴走監視装置 | |
JPS6158054A (ja) | プログラムの暴走検出方式 | |
JP2666732B2 (ja) | コンピュータシステムにおける負荷制御方式 | |
US5778207A (en) | Assisting operating-system interrupts using application-based processing | |
JPH05324409A (ja) | ソフトウェアの暴走監視方式 | |
JPS61226843A (ja) | 割込み異常検出装置 | |
JPH05257748A (ja) | マイクロプロセッサ装置 | |
JPS58140853A (ja) | プロセツサの誤動作検出解除方式 | |
JPH01310422A (ja) | マイクロコンピュータのリセット回路 | |
JP2814587B2 (ja) | ウォッチドッグタイマ | |
JPS59135557A (ja) | 情報処理装置 | |
JPH02244345A (ja) | 情報処理装置 | |
JP2505044B2 (ja) | 割込制御方式 | |
JP2000181755A (ja) | 異常検知方法、異常検知装置、マルチタスクシステムおよび記録媒体 | |
JPH0319574B2 (ja) | ||
JPS59148961A (ja) | プロセツサの動作監視方式 | |
JPS6298435A (ja) | コンピユ−タの異常検出方法 | |
JPH01154257A (ja) | 相互監視処理方式 | |
JPS58169640A (ja) | マイクロコンピユ−タ暴走防止回路 | |
JPH0797335B2 (ja) | コンピユータの暴走検知装置 | |
JPH0477935A (ja) | 故障検出回路 | |
JPH01295352A (ja) | データチェイン処理方式 |