JPS616691A - 楽音発生システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

産業上の利用分野 本発明は電子楽器等に用いることができる楽音発生シス
テムに関するものである。 従来例の構成とその問題点 近年、電子楽器の構成は、複雑化しておシ、多くの音源
システムや、補助記憶装置や、ディスプレイ制御装置な
ど多種多様のシステムの側合体となっておシ、それらの
制御をマイクロ・コンピュータを用いて行う場合が多い
。 １つのマイクロ・コンピュータで、全体のシステムの制
御を行う場合、処理量が多くなりすぎて、処理時間が長
くなるという問題が生じる。特に電子楽器のようにリア
ル・タイムの処理を中心とするシステムでは、処理時間
が長いというのは致命的な問題となる。 電子楽器のマイクロ・コンピュータによル制御において
、ノート・データ、オクターブ・データ。 キーオン／オフ・データＫＤがら構成される多数の発音
コントロール・データＳＯＤを限られた数の発音チャネ
ルに割当てるキーアサイナ処理は大きなウェイトを占め
ている。 従来の楽音発生システムにおけるキーアサイナは、デー
タｓｅｐを限られた数の発音チャネルに割当てるととも
に、現在発音中のチャネルに新たなデータＳＣＤを割当
てる場合、楽音発生装置に対して、ファーストダンパ要
求信号を出して発生中の楽音を速く減衰させるように要
求し、楽音発生装置が、発音中か否かを定期的に見て、
発音が完了した時点で、データＳＯＤを送出するか、あ
るいは、ファースト・ダンパ要求信号を送出してから一
定時間待ってからデータＳＯＤを送出するという手段を
とってきた。 この処理を、全体システムを制御するマイクロコンピュ
ータで行うと処理時間が、かかりすぎるという問題点を
有する。またファースト・ダンパ要求信号を送出してか
ら何のタイミング制御もなく、データＳＣＤを送出すれ
ば、処理は簡単になるが、ディジタル式の楽音発生装置
を用いる場合、データの不連続によるクリック・ノイズ
が発生するという問題点を有する。 発明の目的 本発明の目的は、発音中のチャネルに新たな発音コン）
　ｏ　　ｔｖ・データｓｃＤを割当てる際のタイミング
制御をキーアサイナ処理を行うマイクロ・コンピュータ
上ではなく、楽音発生装置側のマイクロ・コンピュータ
上にＳＯＤメモリをもって、−担データＳＯＤを格納し
、発音中のチャネルに対して、ファースト・ダンパ要求
を行い、発音が完了した時点で、データＳＣＤを楽音発
生装置に対して送出するようにし、データＳＯＤ切９換
えの際のクリック・ノイズの発生を防ぐとともに、全体
システムを制御するマイクロ・コンピュータの処理量を
減らした楽音発生システムを提供することにある。 発明の構成 本発明の楽音発生システムは、発生楽音の音階と発音タ
イミングを指定する発音コントロール・データを発音制
御装置に供給する発音コントロール“データ発生装置と
、上記発音コントロール・データを受け取って記憶する
発音コントロール・データ記憶手段と、記憶された発音
コントロール・データを楽音発生装置に転送する発音コ
ントロール・データ割当て手段がら彦る発音制御装置と
、発音制御装置から転送される発音コントロール・デー
タにもとづいて楽音を発生する楽音発生装置から構成し
たもので、１、発音コントロール・データを発生する、
発音コントロール・データ発生装置は、単に発音コント
ロール・データを発音制御装置に送出する処理だけを行
えばよく、楽音発生装置への発音コントロール・データ
送出のタイミング制御は、すべて発音制御装置で行うこ
とができる。 実施例の説明 〔１〕　　楽音発生システムの構成 第１図は、本発明の楽音発生システムを電子楽器に応用
した、本発明の実施例の構成を示すブロック図である。 メイン・マイクロコンピュータＭμＣ（１０１）はキー
余−ド（１０２）、タブ・スイッチ（１０３）などの入
力装置から信号を受けとって、複数の楽音発生システム
（１０８−１〜４）を制御する。 楽音発生システム（１０８−１〜４）から出力された楽
音信号は、加算器（１０９）で加算され、増幅器（１１
０）を通して、スピーカ（１１１）から発音される。 サブ・マイクロコンピュータＳμＣ（１０４）は、メイ
ン・マイクロコンピュータＭμＧ（１０１）から送出さ
れる発音コントロール・データＳ　ＣＤ。 音色セレクト・データＴＳＤ等を受けとって、ディンタ
ル・サウンドジェネレータＤＳＧ（１ｏｓ）。 ローパス・フィルりＬ　Ｐ　Ｆ　（１０６）　、　振Ｉ
Ｍ変調部ＡＭＳ（１０７）を制御する。ＤＳＧ（１０５
）ハ、サブ・マイクロコンピュータＳμＣ（１ｏ４）か
ら送出される発音コントロール・データＳ　Ｇ　Ｄ。 音色セレクト・データＴＳＤ等にもとづいて８チヤネル
の楽音を独立に発生する。 このような機能をもつディジタル・サウンド・ジェネレ
ータＤＳＧは、特願昭５７−２３１４８２号の「楽音発
生装置」において、提案されている。 上記の楽音発生装置は、波形メモリから、２つの波形デ
ータを順次読み出して、補間演算を行い、得られた出力
データをディジタル−アナログ変換器ＤＡＣを通して、
アナログ楽音出力を得る構成になっている。 ただし、本発明の楽音発生システムにおけるディジタル
・サウンド・ジェネレータＤＳＧ（１０５）は、音階に
対応した周波数データの発生、ビブラート付加処理、グ
ライド付加処理等の機能を持たず、上記の処理をサブ・
マイクロ・コンピュータＳμＧ（１０４）で行っておシ
、またディジタル−アナログ変換器ＤＡＣの前のディジ
タル楽音ＩＢ力をチャネル独立に見て、オール０検出を
行い、楽音が発生中か、否かを示すチャンネル・ステー
ト・データＣＨ３Ｔをサブ・マイクロ・コンピュータＳ
μＧ（１０４）に対して、送出する機能をもっている。 またＤＳＧ（１０５）は、ＳμＣ（１ｏ４）から送出さ
れるチャネル独立のファースト・ダンパ要求信号を受け
とると、発音中の楽音を短時間で減衰させる機能を持っ
ている。このファースト・ダンパ機能は、ＤＳＧ（１ｏ
５）内のエンベロープ・データを操作することによって
、容易に実現できる。またＳμＣ（１０４）から送出さ
れる信号ＦＤＰは、該当するチャネルのキーオン／オフ
データＫＤの反転値ＫＤと論理積がとられて、データＫ
Ｄが、オンのときは、ファースト・ダンノくがかからな
いようになっている。 ［２’ｌ　　サシ・マイクロコンピュータの入力データ
・フォーマット 第２図は、メイン・マイクロ・コンピュータＭμＣ（１
０１）から、サブ・マイクロ・コンピュータＳμＣ（１
０４）へのデータ転送のＩ１０マツプである。 第３図〜第６図は、第２図に示されているデータのデー
タ・フォーマット図である。 発音コントロール・データＳＯＤは、ノートデータＮＴ
Ｄ、オクターブ・データＯＴＤ　、キー・データＫＤで
構成され、ＯＴＤ　、ＮＴＤは、ディジタル・サウンド
・ジェネレータＤ　Ｓ　Ｇ（１０５）に送られて、音名
に対応する基本ピッチと、音色。 エンベロー１をもつ、楽音が発生される。 キー・オン／オフデータＫＤは、ＤＳＧ（１０５）に送
られ、発音の開始と終了に関する制御を行う。 ピッチ・コントロール・データＰＯＤは、ノート・デー
タＮＴＤとオクターブ−・データＯＴＤで、決定される
基本ピッチからのピッチのずれをチャネル独立に与える
データである。 レベル・コントロール・データＬＣＤは、発音される楽
音のレベルをチャネル独立に設定するデータである。 音色セレクト・データＴＳＤは、波形データ・メモリ上
の、どの音色に相当するメモリ領域を選択するかを決定
するデータで、このデータによって、例えば、ピアノ、
ギター等の音色を各チャネル独立に１６種類まで選択す
ることができる。 ビブラート・イネイブル・データＭＥＮは、チャネル独
立にビブラートのオン／オフを指定するデータである。 グライド・イネイブル・データＧＥＮはチャネル独立に
グライドのオン／オフを指定するデータである。 効果コントロール・データＲＯＤは、ディレィビブラー
ト、オシ／オフを指定するデータＤＶＩＢと、ビブラー
トの深さを４段階で指定するビブラ−ト・デグス、デー
タＶＤＰと、ビブラートの周波数を４段階で指定するビ
ブラート周波数データＶＦＤと、ダンパのオン／オフを
指定するダンパオン／オフデータＤＭＰと、トレモロの
オン／オフを指定するトレモロオン／オフ・データＴＲ
Ｍとグライドのオン／オフを指定するデータＧＬとで構
成されている。 〔３〕　　データ転送方式 次に上記のメイン・マイクロコンピュータＭＩＪ、Ｃ（
１ｏ１）からサブ・マイクロコンピュータＳμＧ（１０
４）へ送られるデータの転送方式について説明する。 第６図は、本発明の楽音発生システムで、用いているデ
ータ転送方式を実現するデータ転送装置のブロック図で
ある。 メイン・マイクロコンピュータ（２０１）Ｕ、８ビツト
のデータ・パスＤＢを介して、サブ・マイクロコンピュ
ータ（２０３）にデータを転送スる。そのデータバス上
のデータは、メイン・マイクロコンピュータＭμＣ（２
ｏ１）から送出される転送フラグＴＲＦによって、アド
レスとデータの区別および、データの順序の判断が行わ
れる。 サブ・マイクロコンピュータＳμＧのデータの受ケ取シ
は、メイン・マイクロコンピュータＭμＣから送出され
る割込み要求信号ＷＲによって、ＲＳフリップ・フロッ
プ（２０２）がセットされることによって、始−１ｆｉ
Ｒ３Ｔから送出されるリセット信号によって、ＲＳフリ
ップ・フロップ（２０２）がリセットされることによっ
て終了する。 第７図は、データ転送装置の機能ブロック図である。 データ送出装置（３０６）は、発音コントロール・デー
タｓａＤ、ピッチ・コントロール・データバス上等を生
成するデータ生成手段（３０１）と、データ生成手段（
３０１）によって生成されたデータを、データ受信装置
（３１２）に対して送出するデータ出力手段（３０４）
とデータ出力の前に、転送フラグＴＲＦを所定の値にセ
フ）して送出するＴＲＦ出力手段（３０３）と、データ
出力手段（３０４）によるデータ出力のタイミングを制
御するタイマ手段（３０２）と、データ出力の際にＳμ
Ｃ（３１２）に対して、割込み要求信号を送出する割込
み要求手段（３０５）によって構成される。 データ受信装置（３１２）は、データ送信装置（３０６
）から送出される割込み要求信号を受け取って、データ
入力手段（３０Ｂ　）を割込み処理状態にし、データ入
力が完了すると、割シ込み待機状態になる割込み制御手
段（３０９）と、ＴＲＦ入力手段（３ｏ−ｒ　）から送
られてくる転送フラグＴＲＦによって、データ入力手段
（３０Ｂ　）から送られてくるデータの区別を行ない、
データを格納するデータ格納手段（３１０）にょシ構成
される。 上記のデータ転送装置を第６図のような構成で８０４９
などのマイクロ・コンピュータで’Ｉした場合のプログ
ラムのフローチャートを第８図。 第９図に示す。 第８図は、ＭｇＯ（２０１）で実現されるデータ送信装
置の動作を表わすフロー・チャートで、第９図は、Ｓμ
Ｃ（２０３）で実現されるデータ受信装置の動作を表わ
すフロー・チャートである。 Ｖｂｅ（２０１）のデータ転送プログラムには２通シあ
シ、第８図（ａ）は、複数ワードのデータを一度に転送
するブロック転送方式のフロー・チャートで、第８図（
ｂ）は、１ワードのデータを特定のアドレスに対して転
送する、ワード転送方式のフロー・チャ７トである。 第８図（ａ）のブロック転送方式の場合、あらかじめ、
２４ワードのブロック・データ（ＳＯＤ。 ＰＯＤ　、ＬＣＤ　）がＭｔｔＧ　（２０１）上のメモ
リに連続的に格納されているとする。 処理（４０１）で、ＭｇＯ（２０１）　上のメモリのブ
ロック・データ・エリアの先頭にアドレス・カウンタを
セットし、処理（４０２）で、転送フラグＴＲＦ−“０
“（“０“は論理０を表わす）を出力して、初期設定す
る。処理（４０３）で、ＳμＣ（２０３）に対して、割
込み要求信号ＷＲを出力し、次に処理（４０４）で、グ
ロック転送を開始することを示す。データＯＯＨ（Ｈは
１６進数を表わす）を出力し、処理（４０５）で、次の
データを送出することを示すフラグＴＲＦ＝“１°’　
（”　１”は論理１を表わす）を出力し、処理（４０６
）において、一定時間待つことによって、ＳＭＣ（２０
３）が次のデータを受け取ることが、可能になるまで、
次のデータの送出を保留する。 次に処理（４０７）で、ＭμＣ（２０１）上のメモリの
ブロック・データ・エリアからデータを読み、処理（４
０８）で、データをｓ、μｃ（２０３）に送出し、処理
（４０９）で、メモリのアドレス・カウンタをインクリ
メントする。その後、上述の処理（４０６）と同じ目的
で、処理（４１ｏ）で、一定時間待つ。処理（４１２）
で、アドレス・カウンタが最終のアドレスまでインクリ
メントしたか否かを見ている。例えば、ＳＯＤ、ＰＣ，
Ｄ。 ＬＣＤの８ワードのデータを同時にブロック転送すると
すれば、（４０７）〜（４１１）までの処理が２４回繰
り返される。 第８図中）のワード転送方式の場合、処理（４１３）で
出力するアドレス・データをセットし、処理（４１４）
で、アドレス・デーｉＯ送出を示すフラグＴＲＦ＝”Ｏ
°゛を出力し処理（４１５）でＳＭＣ（２０３）に対゛
して割込み要求信号ＷＲを出力し、処理（４１６）でア
ドレス・データを出力し、処理（４１７）で、上述の処
理（４ｏ６）と同様の目的で、一定時間待つ。次に、デ
ータを送出することを示すフラグＴＲＦ＝、“１゛を出
力し、処理（４１９）で割込み要求信号ＷＲを出力し、
処理（４２０）でデータを出力し、処理（４２１）で、
上述の処理（４０６）と同様の目的で、一定時間待つ。 第９図は、ＭμＧ（２０１）が送出されるデータをＳＭ
Ｃ（２０３）で、受けとる場合の割込みルーチンのフロ
ー・チャートを示している。 ＶμＣ（２ｏ１）からの割込み要求信号ＷＲによって、
割込みル−チンに入ると、まず処理（５０１）で、デー
タを入力し、処理（５０２）で、入力データがＯＯＨか
否かを見てＯＯＨならば、ブロック転送が開始されると
判断して、処理（５０４）を実行し、ｏｏ）ｌでなけれ
ば、ワード転送と、判断して処理（５１５）を実行する
。 ブロック転送の場合、処理（５ｏ４）で、データを格納
すべき、ＳＯＤ　、ＰＯＤ　、ＬＣＤメモリのアドレス
・カウンタを初期設定する。 なおＳＭＣ（２０３）内のメモリのメモリ・マツプを第
１０図に示す。ここに記されているデータのデータ・フ
ォーマントは、アドレス２０Ｈ〜３ＦＨ捷では、第４図
で説明したデータ・フォーマットと同様である。 次に処理（５０５）で、７ラグＴＲＦが”　ｏ　”から
１°゛に変化するまで待ってから、処理（５０６）で、
データを入力し、処理（５０７）で第１ｏ図に示された
メモリに格納する。次に処理（５ｏａ）で、アドレス・
カウンタをインクリメントし、処理（５０９）で、フラ
グＴＲＦが反転するまで待ってか呟アドレス・カウンタ
をインクリメントし、アドレス・カウンタが、最後のア
ドレスを越えているが否かを見る。つまり、アドレス・
カウンタが３８Ｈか否かを見て、処理（５ｏｅｓ　）か
、処理（５１４）を実行する。 アドレス・カウンタが３８Ｈでないとき、再ヒ（５０６
）〜（５１２）の処理を繰り返し、アドレス・カウンタ
が３８Ｈになると、処理（５１４）で、インタラブドフ
リップ・フロップ（第６図のＲ３７リツプ・フロップ（
２０２）に相当する）をリセットする信号Ｒ３Ｔを出し
て、処理を終了する。 ワード転送の場合、処理（５１５）において、処理（Ｓ
Ｏｌ）で、入力したデータをアドレス・データとして、
セーブし処理（５１６）でフラグＴＲＦが反転するのを
待ってから、処理（５１７）で、データを入力し、処理
（５１Ｂ）において、処理（５１５）で、セーブされた
アドレス・データにもとづいてメモリにデータを格納し
、最後に処理（５１９）で、インタラブド・フリップ　
フロップをリセットする。 第１１図（＆）は、ｙμｃ（２０１）からｓμｃｒ２ｏ
３）ヘブロノク転送を行うときのタイミング・チャート
であシ、第１１図（ｂ）はワード転送を行うときのタイ
ミング・チャートである。なお図中の信号名は、第６図
中の信号名と一致しヤいる。 第１１図（＆）において、ＭｇＯ（２０１）からＳμＣ
（２０３）に対して、割込み要求信号ＷＲが送出される
と、ＳμＣ（２０３）は割込み処理に入り、ＤＢババス
上データＯＯＨを見てブロック転送であることを判断し
、転送フラグＴＲＦＯ値を見ながら順次データを受けと
って行き、データ５ＣＤｏからデータＬＣＤ７までの２
４個のデータをすべて受けとると、信号ＲＳＴによって
ＲＳフリップ・フロップ（２０２）がリセットされ、割
込み待機状態になる。 なお信号工ＮＴは、Ｒ３フリップ・フロップ（２０２）
からＳμＣ（２０３）に送られる割込み要求信号であシ
、信号Ｒ８Ｔによってリセットされるまで保持される。 第１１図（ｂ）において、ＭｇＯ（２０１）は、割込み
要求信号ＷＲをＳμＣ（２０３）に送出し、その後、Ｄ
Ｂババス介して、アドレス人ＤＲを送り、フラグＴ−Ｒ
Ｆが反転してからデータＤＡＴＡをＳμＣ（２０３）に
対して送る。 ＳμＣ（２０３）はデータＤＡＴＡを受けとるとＲＳフ
リップ・フロップ（２０２）をリセットして通常処理に
戻る。 以上のようなタイミングで、ブロック転送とワード転送
が行われる。 なお本発明の楽音発生システムにおけるＭｇＯ（１０１
）からＳμＣ（１０４）へのデータ転送は、ワード数が
多く、転送頻度が高いデータＳ（Ｄ　。 ＰＯＤ、ＬＣＤ等は、ブロック転送を用いワード数が少
なく転送頻度の低いデータＴＳＤ　、ＥＦＴＶＢＥ等は
ワード転送を用いている。 つ′ｉ！シ、同じタイミングで多数のデータを１度に転
送する場合、アドレスの転送を必要としないブロック転
送は有利で、少数のデータをばらばらのタイミングで転
送するときは、ワード転送が有利なので、この２つの転
送方式を転送するデータによって使い分けることによっ
て、ｃｐｕの占有時間の少ない転送処理を実現すること
ができる。 ［４）　　サブ・マイクロコンピュータの処理サブ・マ
イクロコンピュータＳμＣ（１０４）は、ディジタル・
サウンド・ジェネレータＤＳ（。 （１０５）に対する発音コントロール・データＳＯＤの
送出のタイミング制御、音色セレクトデータＴＳＤの切
シ換え時の制御、データＳＯＤにもとづいて基本周波数
に対応する周波数データＦＱＤを作成する処理、゛ディ
レィビブラートの制御、トレモロ付加処理、グライド付
加処理、及び各種データのＤＳＧ（１ｏ５）に対する出
力処理を行う。 〔５〕　　ディジタル・サウンド・ジェネレータの入量
カテ゛−タ・フォーマット 第１２図は、ＳμＣ（１０４）とＤ　Ｓ　Ｇ（１０５）
ノ間ノデータの入出力形式を示すＩ１０マツプでアル。 Ｉ１０アドレス４４Ｈのチャネル・ステート・データは
、ＤＳＧ（１０５）が発音中であることをチャネル独立
に示すデータであり、ＤＳ（ｒ（’１０５）からＳμＣ
（１０４）に送られる。他＼のすべてのデータはＳμｃ
（１ｏ４）がらＤＳＧ（１ｏ５）に送出される。 発音コントロール・データＳＧＤは、第３図に示される
ＭｇＯ（１０１）からＳμＣ（１０４）へのデータ転送
の際のデータ・フォーマント図と全く同様である。 レベル・コントロール・データＬＣＤ、音色セレクトデ
ータＴＳＤ　、エンベロープ・データＥＮＶは第４図に
示されるＭｔｔｃ（１０１）からＳμＣ（１０４）への
転送の際のデータ・フォーマ、／）と同様である。 第１３図（ａ）〜（Ｃ）は、ＳμＣ（１０４）からＤＳ
（１゜（１Ｑ５）に送られる周波数データＦＱＤのデー
タ・フォーマットである。データＦＱＤは８チヤネル独
立のデータで１ワードが１３ビツトの構成になっておシ
、下位８ビツトと上位５ビツトが、順次、転送され、Ｄ
ＳＧ（１０５）はとのテ゛−タＦＱＤの値に対応した周
期の楽音信号を出力する。 第１３図（ｄ＋）　、　（ｄ２）は、ダンパ・オン／オ
フデータＤＭＰのデータ・フォーマントを示す。第１３
図（ｅ＋）　、　（６２）はファースト・ダンパ・デー
夕ＦＤＰのデータ・フォーマツ１−を示しており、デー
タＦＤＰはＤＳＧ（１ｏ５）で発音する８チヤネルの発
音チャネルに対して、独立にファースト・ダンパを要求
するデータである。ＤＳＧ（１ｏｔｓ　）のあるチャネ
ルに対してＳμＣ（１０４）から、ファースト・ダンパ
が要求されると、そのチャネルが発音中である場合、Ｄ
ＳＧ（１０５）は通常の楽音の減衰よシ短かい時間で楽
音を減衰させる。 この、ファースト・ダンパの減衰時間は短いほど、次の
新だな楽音の発生は速いが、短がすぎると、クリックに
聞こえるので適当な時間に設定する必要がある。 第１３図（ｆ＋）、（ｆ２）は、上述のチャネル・ステ
ート・データＣＨ８Ｔのデータ・フォーマット図である
。 〔６〕　　発音コントロール・データの割当て処理Ｓμ
Ｃ（１０４）からＤｓＧ（１０５）に対する発音コント
ロール・データｓｃＤの送出タイミングの制御について
以下に説明する。 第１４図は、第１図におけるＭｇＯ（１０１）。 ＳμＣ（１０４）、ＤＳＧ（１０５）の部分を、発音制
御を行う１つのシステムと見た場合の機能ブロック図で
ある。 ｓｅｐ発生装置（６ｏ１）は、実際にはＭｇＯ（１０１
）上のソフト・ウェアで実現される発音コントロール・
データＳＯＤの生成装置である。 発音制御装置（６００）はＳμｃ　（１０４）上のソフ
ト・ウェアで実現される、データＳｃＤの割当てタイミ
ングの制御手段であり、楽音発生装置（６０４）はＤＳ
Ｇ（１ｏ６）に相当する。 発音制御装置（ｅｏｏ）は、ＳＣＤ発生装置（６０１）
から送出されるデータＳＣＤを受けとって楽音発生装置
（６０４）から送出されるチャネル・ステート・データ
Ｃ１（ＳＴを見て、データＳＯＤを楽音発生装置（６ｏ
４）に送出するとともに、楽音発生装置（６０４）の該
当するチャネルが、発音中であればファースト・ダンパ
要求手段（６０３）によシ、該当するチャネルに対して
ファースト・ダンパの要求を行う。 第１５図は、発音制御装置（ＳＯＯ）の機能を示した詳
細な機能ブロック図である。 ＳＣＤ発生装置（６０１）で、生成されたデータＳＯＤ
は、上述のデータ転送方式の項で説明したブロック転送
方式で転送され、ＳＣＤ記憶手段（６０６）によって記
憶される。ＳＣＤ記憶手段で記憶されたデータＳＯＤは
アサイン・フラグ発生手段（ｅｏ−ｒ　）に転送される
。アサイン・フラグ発生手段（６ｏ−ｒ　）は、ＳＣＤ
記憶手段（６ｏｅ　）からのデータＳＯＤを記憶してお
いて、データＳＣ，Ｄが変化したとき、アザイン：フラ
グをオンにする機能をもっている。このアサイン・フラ
グはＳＯＤ出力手段（６０９）に対して、データＳＯＤ
の出力を要求するフラグであり、新たなデータＳＣＤが
出力されるとＳＯＤ出力手段におい。 て、リセットされる。 発音コントロール・データＳＯＤは、第３図に示される
ようにノート・データＮＴＤとオクターブ・データＯＴ
Ｄとキー・オン／オフデータＫＤとで構成されており、
データＮＴＤとデータＯＴＤは、発音する楽音の基本ピ
ンチ、音色、基本エンベロープを決定し、データＫＤは
発音の開始及び終了のタイミングを制御する。ただし、
データＫＤがオフのデータＳＯＤが楽音発生装置（６０
４）に送出されても、すぐに発音が終了することはなく
、特定のリリース区間を経てから楽音の出力はゼロにな
る。 ＫＤ判定手段（６ｏ５．　）は、ＳＣＤ記憶手段（ｅｏ
ｅ　）に記憶されているデータＳＣＤ中のデータＫＤの
オン／オフを判定する。ＣＨＳＴ判定手段（６１ｏ）は
楽音発生装置（６０４）から送出されるチャネル・ステ
ート・データＧＨ３Ｔを受けとって、アサイン・フラグ
がオンで、新たなデータＳＯＤの出力が要求されている
とき、ファースト・ダンパ要求手段（６０３）を制御し
て、楽音発生装置（６０４）に対してファースト・ダン
パの要求を行う。 ＳＯＤ出力手段（６０９）は、ＫＤ判定手段（ｅｏ５）
、アサイン・フラグ発生手段（６０７）とＣＨ８Ｔ判定
手段からの信号をもとにして、ＳＯＤ記憶手段（ｅｏｅ
　）に格納されているデータＳＯＤを、楽音発生装置（
６０４）に出力すると同時にファースト・ダンパ要求手
段（６０３）を制御して、ファースト・ダンパ要求をリ
セットする。それと同時に０８ＣＤ（現５ＣＤ）記憶手
段（６ｏａ）に、出力したデータＳＣＤと同じデータを
格納する機能をもっている。 またＳＯＤ出力手段は、ＫＤ判定手段（ｅｏｔｓ　）か
らキーオンを示す信号が送出されているとき、データＳ
ＯＤを出力する前に、Ｃ８ＣＤ記憶手段に格納されてい
る現ＳＯＤデークｃｓｃＤのデータＫＤをリセットして
出力する機能をもっている。 言い換えると、キーオンに対応して、データＳＣＤが出
力される前に必ずキーオフ処理が行われる。したがって
、ＳＯＤ発生装置から、キーオンの異なるデータＳＯＤ
が送られてきても、−担ギーオフ処理を行ってから新た
なキーオンのデータＳＯＤを、楽音発生装置（６０４）
へ送出するようになっている。 第１６図は発音制御装置（６ｏＯ）の機能をインテル社
の８０４９等のマイクロコンピュータを利用して実現し
た場合のプログラムのフローチャートである。 発音制御処理において、マイクロコンピュータの内部メ
モリは変数エリアとして用いられる。第１０図にサブ・
マイクロコンピュータＳμＣ（１０４）のメモリ・マツ
プを示す。第１０図において、アドレス２０Ｈ〜３ＦＨ
までのデータの内容は第３図〜第６図のＭｇＯ（１０１
）とＳμＧ（１０４）間の転送データ・フォーマットと
同一であるので、ここでは説明を省略する。 アサイン・フラグＡＳＮは、ＭｇＯ（１０１）から転送
されてきた発音コントロール・データＳＯＤが変化した
ときにセントされ、データＳＯＤの割当てが終了したと
きに、リセットされるフラグであり、８チヤネル分のエ
リアを持っている。 旧発音コントロール・データ０３ＣＤは前述のアサイン
・フラグ発生手段（６０７）の機能の実現するだめのメ
モリで、アサイン・フラグ発生手段（６０７）はｓａＤ
記憶手段（６０６）に格納されているデータＳＯＤと０
３ＣＤメモリのデータ０８ＣＤ　（旧５ＯＤ）を比較し
て異っていればアサイン・フラグＡＳＮ”をセットし、
次に０８ＣＤメモリを新たなデータＳＣＤに書き換える
。 ｃｓｃｐ（現５ｅｐ）メモリは、ＳＯＤ出力手段（６０
９）から楽音発生装置（６０４）に送出されるデータＳ
ＯＤの状態をモニタするメモリで、ＳＯＤ出力手段（６
０９）からのデータＳＯＤの出力と同時に書き換えられ
る。 次に第１６図のフローチャートについて説明する。この
フローチャートはデータＳＯＤ割当てのタイミング制御
の基本的な処理の１チャネル分を示したものである。処
理（７００）は、メモリ上のアサイン・フラグＡＳＮを
見てオン／オフを判断し、オフならばデータＳＯＤの割
当てを行わず、オンならば、ＳＣＤの割当て処理のルー
チンを実行するようにする処理であり処理（７０１）で
、ＳＯＤのキーオン／オフ・データＫＤを見て、キーオ
フならば、データＳＯＤをそのまま出力し、“ギ゛了オ
ンならば、処理（了０２）において、ｓｅｐキーオフ処
理を行う。ＳＣＤキーオフ処理は、ＧＳＧＤ（現ＳＯＤ
データ）メモリからデータｃｓｃｐを読み出して、デー
タＫＤをクリアしたデータを出力して、キーオフ処理を
行う。この処理によって、キーオンのデータＳＯＤが出
力されるとき、つまり、新たなデータＳＯＤに対応する
発音が行われる前には、必ずキーオフ処理が行われるこ
とになる。したがって、異なるキーオンのデータＳＣＤ
が、ＭｇＯ（１０１）から連続して送られてきても、必
ずキーオフ処理が間に入ることになり、新たなデータＳ
ＯＤが出力される度にＤＳＧ（１０５）において、新た
な発音情報として認識される。 処理（７０３）において、ＤＳＧ（１０５）か“ら送出
されるチャネルステート・データＣＨ３Ｔを見て、デー
タＣＨ，ＳＴがオン（発音中）であれば、処理（７０９
）において、ファーストダンパ・データＦＤＰをセット
し、データＣＨ８Ｔがオフであれば処理（７０４）で、
データＦＤＰをクリアし、処理（７０５）において、デ
ータｓｅｐを出力する。次に処理（７０６）で０５ＣＤ
メモリに、処理（７０５）で出力したデータｓｅｐを書
き込み、処理（７０７）で、アサイン・フラグＡＳＮを
クリアし、データＳＣＤの割当てが終了したことを示す
。処理（７０８）では、処理（７０４）、（７０９）で
操作されたデータＦＤＰをＤＳＧ（１０５）に対して出
力する。 第１８図は、ＳＯＤ割当てタイミング制御の際のＤＳＧ
（１０５）の入出力を示したタイミングチャートである
。第１８図（ａ）はＳμＣ（１０４）からＤＳＧ（１０
５）への出力を示し第１８図（ｂ）はＳμＣ（１０４）
の入力を示している。 第１８図（ａ）のＫＤは、データＳＯＤ中のキーオン／
オフデータＫＤを表わしておシ、ＦＤＰはファースト・
ダンパ・データＦＤＰを表わしている。 第１８図（ｂ）のＡＯＴＪＴは、ＤＳ、Ｇ（１０５）の
アナログ楽音出力信号の振幅を表わしておシ、ＧＨ３Ｔ
は発音中であることを示すチャネル・ステート・データ
ＣＨ５Ｔを表わしている。 第１８図においてデータＫＩ）は時間（８００）で立ち
上がシ、それにともなって信号ＡＯＵＴも立ち上がる。 次に時間（ａＯｌ）において、テークＫＤが立ち下がる
と、信号ＡＯＵＴはリリース部に入り、減衰する。この
状態でＳμＣ（１ｏ４）から、次のデータＳＣＤを割当
てるためにファースト・ダンパ・データＦＤＰがオンに
なる。すると信号ＡＯＵＴはリリース状態より速い減衰
状態、つマシ、ファースト・ダンパ・モードに入る。そ
の後時間（８０２）において信号ＡＯＵＴがゼロになシ
、データＣＨ８Ｔがオフになると５ＩＩＣ（１０４）は
時１１ｆ３（８０３）で新た１　テークＳ（Ｄを送出し
、その後時間（８０４）でデータＦＤＰをリセットして
くる。この新たなデータＳＣＤの割当てと、データＦＤ
Ｐのリセットは、直列処理のマイクロ・コンピュータを
使用している場合、同時に行うことができない。またＦ
ＤＰのオフ・データをデー、夕ＳＣＤの割当てよシ先に
行うようにすると、各チャネルごとに、毎回データＦＤ
Ｐを送出する必要があるので、プログラムの高速化のた
めに、ＦＤＰのオフ・データの送出を８チャネル分のテ
ークＳＣＤの送出が終了してから行い（８０５）の区間
で、ファースト・ダンパ・モードにならないように、Ｆ
ＤＰとＫＤの論理積をとった信号ＦＤＰをファースト・
ダンパ要求信号として、ＤＳＧ（１０６）内部で用いて
いる。 以上のような処理を８チャネル独立に行って、チャネル
独立にデータＳＯＤの割当てタイミングの制御を実現す
る。 Ｓμｃ　（１０４）上で上述のよう々発音制御処理を行
った場合、下記のような利点がある。 ■　発音コントロール・デエタＳＣＤは、ＳμＣ（１０
４）上で、−担保持されてから、所定のタイミングでデ
ィジタル・サウンド・ジェネレータＤｓＧ（１０５）に
転送されるので、ＭμＧ（１０１）のデータＳＯＤの送
出タイミングに制約がないためＭｔＩＣ（１０１）の処
理が簡単になる。 ■　ＳμＣ（１０４）において、現在発音中のチャネル
に新だなデータＳＯＤを割当てるとき、該当するチャネ
ルに、ファースト・ダンパ要求をして、発音中の楽音を
速く減衰させるとともに、発音の終了を確認してから新
だなデータＳＯＤを割当てるので、クリックノイズが生
じない範囲で、最短時間で、新たな発音を行うことがで
きる。 〔７〕　　強制消音処理 強制消音フラグ発生装置（６１１）は、音色セレクト・
データＴＳ″Ｄの切換わシ時や、楽音発生システム自体
のリセット時に、楽音発生装置（６０４）において、発
音中の楽音を短時間で減衰させる強制消音フラグを発生
する。 第１５図において発音制御装置（６００）内の強制消音
制御手段（６１２）は強制消音フラグを受けて、ＳＯＤ
出力手段（６０９）か、ｃｓｃｎ記憶手段（６０８）に
格納されているデータｃｓｃｎのデータＫＤをリセット
して、出力するように制御し、またファースト・ダンパ
要求手段（６０３）に対して、無条件にファースト・ダ
ンパ要求信号を送出するように制御する機能をもってい
る。 第１７図は、第１６図の発音制御装置（６００）上のプ
ログラムに強制消音処理の機能を加えたプログラムのフ
ローチャートである。 なおＭμＧ（１０１）から送出される強制消音を指定す
る信号に、第３ばに示される発音コントローフｔノ・デ
ータＳＣＤを用いて、データ５ｃｎ＝００Ｈのとき強制
消音モードと定義する。 第１７図において、処理（７１０）でデータ５ｃｎ＝ｏ
○Ｈか否かを判断し、データＳＯＤヰ○ＯＨならば、通
常のＳＯＤ割当て処理を付い、一方データ５ＣＤ＝＝Ｏ
ＯＨならば、処理（７１１）で、ファースト・ダンパ・
データＦＩ）Ｐの該当するビットをセットし、処理（７
１２）で、データＳＯＤのキー・オフ処理を行う。この
キー・オフ処理は処理（７０２）のキー・オフ処理と同
様のものである。以上のような消音処理が、ＭμＣ（１
ｏ１）からの強制消音要求信号（データ５ＯＤ＝ＯＯＨ
）によって実現され、音色切シ換え時やシステムのリセ
ット時にスムーズに楽音を消滅させることができる。 なお、音色切り換わり時などの強制消音処理は、ＳμＣ
（１ｏ４）の中で、音色セレクト・データＴＳＤを記憶
するメモリを持ち、新旧のデータＴＳＤを比較すること
によって、強制消音処理に入るようにしてもよい。 〔８〕　　ビブラート付加処理 ＳμＣ（１０４）で行われるビブラート付加処理につい
て説明する。 本発明の楽音発生システムにおけるビブラート付加処理
は、特定のチャネルのみにビブラート効果を付加するこ
とが可能で、効果が付加されているチャネルだけのキー
オンを検出して、少なくとも１つのキーオンが検出され
たときにディレィ・ビブラートを開始するようになって
いる。 ビブラート付加処理は、ＳμＣ（１０４）上のソフト・
ウェアによって実現される機能である。 第１９図は、ＳμＣ（１０４）をビブラート付加という
機能をもった１つの装置と見た場合の機能ブロック図で
ある。 ビブラート付加装置（９０３）は、ＳμＣ（１０４）上
のソフト・ウェアで実現されるビブラート付加機能をも
った装置であシ、ＳＯＤ発生手段（９００）。 ＴＥＮ、ＤＶＩＢ発生手段（９０１）は、ＭμＧ（１０
１）上のソフトウェアで実現される機能であり楽音発生
装置（９１５）は、第１図におけるＤＳＧ（１０５）に
当たる。 ＳＯＤ発生手段（９００）は、発音コントロール・デー
タＳＯＤを発生＋る機能であシ、Ｖ　Ｅ　Ｎ。 ＤＶＩＢ発生手段（９０１）は、第５図で説明した効果
コントロール・データＥＣＤ中のディレィ・ビブラート
・オン／オフ・データＤＶＩＢを設定する機能と、第４
図で説明したビブラート・イネイブル・データＶＥＮを
設定し、８チヤネルのうち、どのチャネルをビブラート
・オンにするかを指定する機能をもっている。 これらの機能は、すべて第１図におけるＭμＣ（１ｏ１
）上のソフト・ウェアで実現される。 ビブラート付加装置（９０３）はＳμｃ　（１０４）上
のソフト・ウェアで実現される装置であり、ＳＣＤ記憶
手段（９０５）及びＶＥＮ　、ＤＶＩＢ記憶手段（９０
Ｂ）は、Ｍμｃ（１０１）から転送されてくるデータを
記憶するメモリに相当し、第１０図のメモリ・マツプに
示されるメモリに相当する。 オンキー・データ生成部（９０６）は、ＳＣＤ記憶手段
（９０５）に格納されているデータＳＯＤの中のキーオ
ン／オフ・データＫＤを見て、８チャネルのうち、どの
チャネルがキーオンになっているかを示すオンキー・デ
ータＯＮＫを生成する。 キーオン・スタート・フラグＫＯ８生成部（９０７）は
、ＯＮＫ生成部（９０６）で生成されるデータＯＮＫと
ＹＥＮ　、　ＤｖｘＢ記憶手段（９０８）に記憶されて
いるビブラート・イネイブル・データＶＥＮ（第４図（
ｄ））を読んできて各チャネルごとに論理積をとシ、全
チャネルがゼロになるか否かを判断する。つまシ、ビブ
ラート・オンのチャネルの中でキーオンになっているチ
ャネルが存在するか、否かを判断し、全チャネル共通の
ディレィ・ビブラート付加のだめのスタート・フラグに
する。 ビブラート・データ読み出し手段（９１０）は、タイマ
手段（９１３）によって、アドレスの更新タイミングを
制御されるビブラート・アドレス・カウンタ（９１１）
をもとに、ビブラート・テ゛−タが格納されたビブラー
ト・データ・メモリ（９０９）から、ビブラート・デー
タを読み出す機能をもつ。 第２０図は、ビブラート・データ・メモリ（９０９）に
格納されるビプラーＩ・・データの一例である。横軸は
メモリのアドレスを示し、縦軸はテ゛−り値を示してい
る。 このビブラート・データは、ディレィ・ビブラート７波
形分をＰＣＭデータとして格納しているモノで、１波形
６４サンプルの構成になっており、最後の６４サンプル
（最大振幅の正弦波）が、通常のビブラート・モードの
ときに読み出される。 またＫｏＳ生成部から送出されるキー・オン・スタート
・フラグＸＯ５がオンになシ、かっＶＸＮ　。 ＤＶより記憶手段（９０８）に格納されているデータＤ
ＶＩＢがオンのとき、ビブラート読み吊し手段（９１０
）はビブラート・データ・メモリの最初のアドレスから
ディレィ・ビブラート波形を順次読み出していく機能を
もっている。 このとき、ＤＶＩＢアドレス・カウンタ（９１２）はＶ
ＩＢアドレス・カウンタ（９１１）の６４カウントごと
のオーバーフローによって更新され、ディレィ・ビブラ
ート波形を読み出すときに用いられる。 ビブラー１−・データ読み出し手段（９１ｏ）の出力デ
ータは、加算手段（９１４）において、基本ピッチデー
タ発生手段（９０４）よシ送出されル基本ヒツチ・デー
タと加算され対数ピンチ・データを形成しＥＸＰ変換手
段（９１５）によって指数変換され楽音発生装置（９１
６）に送出される。なお、基本ピッチ・データ発生手段
（９０４）は、ＳＯＤ記憶手段（９０５）に記憶されて
いるデータＳＯＤの中のノート・データＮＴＤをもとに
、Ｃ音からＢ音までのいずれかの音程に相当する基本ピ
ッチ・データを発生する機能をもっている。一方ＳＯＤ
中のオクターブ・データＯＴＤに相当する周波数の制御
は、第３図に示されるように、１周期のサンフ諏し数を
変化させることによって得ている。 また指数変換手段（９１４）で発生される周波数データ
ＦＱＤは、第１２図のＩ１０マツプに示されるよう々形
式で、楽音発生装置（９１５）に送出される。 第２１図〜第２３図は、上記のビブラート付加処理をＳ
μＧ（１０４）上のソフト・ウェアで実現した場合のプ
ログラムのフローチャートである。 ビブラート付加処理は、タイマによって一定時間間隔で
、ビブラート・データの読み出しアドレスを変化させて
いく処理と、それとは非同期のディレィ・ビブラートの
スタート及びビブラー１〜・データの読み出しの処理に
分けられる。 第２１図は、ディレィ・ビブラ＋トのスタート及びビブ
ラート・データの読み出し処理を実現するだめのプロク
ラムのイロー・チャートである。 まず処理（９２０）で第６図に示される効果コントロー
ル・データ’ＲＯＤ中のビブラート周波数データＶＦＤ
をみて、それに対応するタイマ・データＣＹＣＩ４をセ
ットする。 このタイマ・データｃｙｃＬｇは、タイマで処理タイミ
ングを管理されるルーチンの処理間隔を規定するデータ
であシ、このデータによってビブラートのスピードが決
定される。 処理（９２１）ではデータＲＯＤ中のディレィ・ビブラ
ートオン／オフ・データＤＶＩＢを見て、オフナラハ処
理（９３５）でディレィ・ビグラード・アドレス・カウ
ンタＤＣＯＵＮＴを６にセットする。 ビグラード・データの読み出しアドレスｖ　ＡＤＲは、
上記のディレィ・ビブラート・アドレス・カウンタＤＣ
ＯＵＮＴと、ビブラート、アト、７゜カウンタｖＣＯＵ
ＮＴによって、下記のように計算される。 ＶＡＤＲ＝ＤＣＯＵＮＴ　・６４＋ＶＣＯＵＮＴ　　・
川・・−４１）処理（９２１）において、データＤＶＩ
Ｂがオンと判断されたとき、処理（９２２）で、第４図
に示されるビブラート・イネイブル・データＴＥＮとオ
ンキー、データＯＮＫの論理積をとる。 オンキー・データＯＮＫは第２４図に示されるよう々デ
ータ・フォーマットになっており、楽音発生装置（６０
４）に出力されているデータ５ＣＩ）中のキー・オン／
オフ・データＫＤの８チャネル分で構成されたデータで
あり、０チヤネルから７チヤネルに対応するデータＳＯ
Ｄ上のデータＫＤの内容を示している。 第２５図は、第１７図の発音制御処理用プログラムに、
データＯＮＫの生成処理を組み込んだプログラムのフロ
ーチャートである。 処理（７１３）、（７１５）において、現在処理中のチ
ャネルに対応するオンキー・データＯＮＫのビットをク
リアし、処理（７１４）において、現在処理中のチャネ
ルに対応するデータＯＮＫのビットをセットする。 ここで、第２１図のビブラート付加処理プログラムのブ
ロー・チャートの説明にもどる。処理（９２２）で、ｙ
’　＝ｌ　Ｖ　Ｅ　Ｎ　トデータＯＮ　Ｋノｍ理積全色
った結果をキーオン・スタート・フラグＫＯ３とすると
、ビブラートがオンになっているチャネルのうち、すべ
てのチャネルがキーオフのときフラグＫＯ３はＯＯＨと
なり、少なくとも１つのチャネルがキーオンになってい
るときＯＯＨにならない。 本実施例では、ビブラートがオンのチャネルのデータＫ
Ｄがオー／Ｌ１０からオー／Ｌ／Ｑ以外に変化したとき
だけ、ディレィ・ビブラート・モードに入るような処理
を実行している。 処理（９２３）で、フラグＫＯ８かＯＯＨと判断すると
、処理（９３４）においてディレィ・ビブラート・スタ
ート・フラグＤＳＴをクリアし、オンであると判断する
と、処理（９２５）においてカウンタｌＩＣ０ＵＮＴを
クリアし、処理（９２６）においてカウンタｖＣＯＵＮ
Ｔをクリアし、処理（９２７）において、フラグＤＳＴ
を反転する。 第２６図は、上述のディレィ・ビブラート・スタート処
理を示したタイミングチャートである。 キー・オン・スタート・フラグＫＯ８が時間（１０２０
）でＯＯＨからＯＯＨ以外に変化すると、カウンタＤＣ
ＯＵＮＴ　、ＶＣＯＵＮＴがクリアされ、それと同時に
ディレィ・ビブラート・スタート・フラグＤＳＴが時間
（１０２１）でセットされる。次に時間（１０２２）に
おいてフラグＫＯ３かＯＯＨになると、゛フラグＤＳＴ
は時間（１０２３）において、クリアされる。 つまシ、一度、１つのチャネルがキーオンになって、デ
ィレィ・ビブラートがスタートすると、それ以後のキー
オンに対しては、ディレィ・ビブラートはスタートせず
、一度、すべてのチャネルがキーオフになると、新たな
最初のキーオンに対して、ディレィ・ビブラートがスタ
ートする。 第２１図のフロー・チャートにおいて処理（９２８）以
後は、ビブラート・データの読み出し処理のルーチンで
ある。 処理（９２８）において、ディレィ・ビブラート・アド
レス・カウンタが０のとき処理（９３３）において、ビ
ブラート・データを０にセットする。 本実施例においては、第２０図に示されるようなディレ
ィ・ビブラート波形を読み出すようになっているが、ア
ドレスＯ〜６３までの部分は、出力がデータが常に○に
々っているので、メモリから０データ読み出す代わりに
、あらかじめビブラート・データを０に七ソｌ−する。 このことによって処理速度が増大するだけではなく、ア
ドレスＱ〜６３の部分を、プログラム・メモリなどに使
用することができる。 処理（９２９）は、ビブラート・データ・アト”レスを
計算する処理で、式（１）に示されるような計算を実行
して、読み出しアドレスＶＡＤＲを求め、処理（９３０
）でアドレス・データＶＡＤＲにもとづいて、ビブラー
ト・データを読み出す。 処理（９３１）は、上記の読み出されたビブラート・デ
ータの振幅を制御する処理を行う部分で第５図に示され
たビブラート・デップス・データＶＤＰに従った変換を
行う。この処理は、ビットシフトと加算を繰返し用いて
実現しており、乗算なしで、振幅が’Ａ　、　５／ａ　
、　’／ａのビブラート・データを容易に得ることがで
きる。その結果得られたビブラート・データは処理（９
３２）で基本ピッチ・データと加算される。 また上述のようにディレィ・ビブラート・オン／オフ・
データＤＶＩＢがオフのときは処理（９３６）が実行さ
れ、カウンタＤＣＯＵＮＴ＝６と設定されるので、常に
第２ｏ図における最後の波形が読み出されることになる
。 第２２図はビブラート・アドレス・カウンタＶＧＯＵＮ
Ｔ　、ディレィ・ビブラート・アドレス・カウンタＤ　
、ＣＯＵ　Ｎ　Ｔを定期的に更新する処理を示したフロ
ー・チャートである。 ココテ、−１Ｊ−ブ・／ｌ／−チンＴＩＭＥＲ（１００
３）は、第２３図のフロー・チャートで示されるように
、タイマによって定期的に実行される。 第２３図において、処理（１００ｏ）によってＳμＧ（
１０４）に関する各種の初期設定が行われる。次に処理
（１００１）で、データＳＣＤの割当てなど各種処理が
行われて、処ｆ！Ｉ！（１０ｏ２）で、タイマ・フラグ
を参照してタイマがオーバー・フローしたか否かを見る
。タイマ・フラグがオンになると、サブ・）Ｖ−チンＴ
　ＩＭＥＲ（１００３）が実行され、このサブ・ルーチ
ンで、タイマの初期設定が行われる。このような処理を
くり返すことによって、サブ・ルーチンＴ　Ｉ　Ｍ　Ｅ
　Ｒ（１００３）力ず、定期的に実行される。 第２２図において、処理（１００４）で、第２１図の処
理（９２０）で説明したタイマ・データＣＹＯＬＥをタ
イマにセーブしてタイマを初期設定し、処理（１ｏ０５
）で−ｈ　ウンタＶＣＯＵＮＴをインクリメントシ処理
（１００６）で、カウンタｖＣＯＵＮＴが６４になった
か否かを判断し、カウンタＶＣＯＵＮＴ＝６ａｆｚらば
、処理（１００７）でカウンタｖＣＯＵＮＴをクリアし
、処理（１００９）で、カウンタＤＣＯＵＮＴが６か否
かを判定してカウンタＤＣＯＵＮＴΦ６であれば、処理
（１Ｑ１０）でカウンタＤＧＯＵＮＴをインクリメント
する。 つまりカウンタＤＣＯＵＮＴは第２１図で説明した非同
期のルーチンでカウンタＤＣＯＵＮＴ−〇に初期設定さ
れ、サブ・ルーチンＴ　ＩＭＥＲでカウンタＤＣＯＵＮ
Ｔ＝６になるまでインクリメントされる。またカウンタ
ＶＣＯＵＮＴは、サブ・ル−チンＴＩＭｉＨにおいて、
毎回インクリメントされカウンタＶＣＯＵＮＴ＝６４に
なるとカウンタＶｃＯＵＮＴ＝ｏにもどる。 以上のような処理によって、ＳμＧ（１０４）上でビブ
ラート付加装置の機能が実現される。

〔９〕トレモロ制御処理 第２７図は、ＳμＧ（１０４）上のソフトウェアによっ
て、ビブラートと同期が可能なトレモロ制御機能を実現
した場合の機能ブロック図である。 ＴＲＭ発生手段（１０３０）は、ＭμＧ（１ｏ１）上の
ソフトウェアで実現される機能で、トレモロのオン／オ
フを指定するトレモロ・オン／オフ・データＴＲＭ（Ｅ
ＣＤ上）を発生する。トレモロ制御手段（１０３２）は
、ＴＲＭ発生手段（１０３０）から送出されたデータＴ
ＲＭを受けとって記憶するＴＲＭ記憶手段（１０３３）
と、ＭμＧ（１０１）上のソ“フトウェアで実現される
ＳＣＤ発生手段（１ｏ３１）から送出されるデータＳＣ
Ｄを記憶するＳＯＤ記憶手段（１０３５）と、記憶され
たデータＳＯＤをもとに、オンキー・データＯＮＫを生
成するＯＮＫ生成手段（１０３８）とデータＯＮＫより
キーオン・スタート・フラグＫＯ８を生成するＫＯ３生
成部（１０３４）とデータＴＲＭがオンのときに、タイ
マ手段（１０３７）の制御のもとに、トレモロ・フラグ
ＴＭＦを発生するとともに、フラグＫＯ５がＯＯＨから
Φ○ＯＨに変化するタイミングで、トレモロ・フラグＴ
ＭＦを初期設定する機能をもったＴＭＦ生成手段で構成
される。 トレモロ付加手段（１０４ｏ）は、トレモロ制御手段か
ら送出されるトレモロ・フラグＴＭＦ（一定周期の矩形
波）をろ波するローパス・フィルりＬＰＦ（１ｏ４１）
とＬＰＦの出力信号によって、楽音発生装置（１０４４
）から出力されるアナログ楽音出力の振幅を制御する電
圧制御型増幅器ＶＣＡ（１０４２）にヨッて構成され、
ＶａＡ（１０４２）からの出力は、アンプスピーカー等
から構成される楽音再生装置（１０４３）で発音される
。 トレモロ制御手段（１０３２）のタイマ手段（１０３７
）、ＫＯ８生成手段（１０３４）。 ＯＮＫ生成手段（１０３８）、ＳＯＤ記憶手段（１０３
５）等を前述のビグツー１−付加装置（９０３）（第１
９図）と共用することによって、ビブラートに同期した
トレモロが得られる。 上述のトレモロ制御手段（１０３２）の機能をＳμＧ（
１０４）上のソフトウェアで実現した場合の処理の流れ
が、第２２図のフロー・チャートに示されている。 はとんどの処理は、ビブラート付加処理の項で説明した
ので、相違点のみを説明する。 処理（１００６）でビブラート・アドレス・カウンタＶ
ＣＯＵＮＴが６４になると、トレモロ・ニア７グＴＲＦ
を発生するサブルーチンＴＦＩＭＳＥＴ（１ｏｏ、ｓ）
を実行する。 カウンタＶＣＯＵＮＴが６４になっていないとキ、処理
（１，ｏ　１１）でトレモロ・オン／；ｔ−ｙ−データ
ＴＲＭを参照し、データＴＲＭがオンならば、処理（１
０１２）で力＋７ｙ夕ＶＣＯＵＮＴ＝３２か否かを判断
し、カウンタＶＣＯＵＮＴ＝３２であれば、サブｔＶ　
−ｆ　ンＴ、ＲＭ　Ｓ　’Ｅ　Ｔ（１０１３）を実行す
る。 つまり、データＴＲＭがオンのときは、カウンタＶＣＯ
ＵＮＴ＝３２及びカウンタｖＣＯＵＮＴ＝６４のときに
、サブルーチンＴＲＭＳＥＴ（１０１４）が実行される
。 サブル−チンＴＲＭＳＩＣＴ　（１０１４）は、データ
ＴＲＭがオフあるいはカウンタＤＣＯＵＮＴ＝０のとき
常にフラグＴＭＦをオンにし、データＴＲＭがオンのと
き、フラグＴＭＦを反転する機能をもっている。 処理（１０１６）において、データＴＲＭの判定をし、
オフならば、無条件にフラグＴＭＦをオンにセットし、
オンならば、処理（１０１６）においてカウンタＤＣＯ
ＵＮＴ＝Ｏか否かを判定しＯならば処理（１０１９）を
実行し、０でなければ、処理（１０１７）でトレモロ・
フラグＴＭＦのオン／オフを見てフラグＴＭＦがオンな
らば、処理（１０１８）でフラグＴＭＦをオフにし、フ
ラグＴＭＦがオフならば処理（１ｏ　１９　）でフラグ
ＴＭＦをオンにして出力する。 第２８図は、トレモロ制御処理のタイミングを示すタイ
ミング・チャートである。 トレモロ・フラグＴＭＦは、トレモロ・オン／オフ・デ
ータＴＲＭがオフのとき常にオンになっており、データ
ＴＲＭがオンになると、ビブラート波形ＶＩＢＯ棒周期
ごとにフラグＴＭＦを反転させる。 キーオン・スタート・フラグＫＯ３がＯＯＨから中００
Ｈになると、フラグＴＭＦがオンの状態からスタートす
る。それと同時にディレィ・ビブラートがスタートする
。 ＬＰＦＯＵＴは、ＬＰＦ（１０４１）の出力信号を示し
たもので、フラグＴＭＦをろ波した出力である。 このＬＰＦＯＵＴによって、ＶＣＡ（１０４２）を制御
し、トレモロをかける。 発明の効果 以上の説１明から明らかなように、本発明の楽音発生シ
ステムは発生楽音の音階と発音タイミングを指定する発
音コントロール・データＳＣＤを発音制御装置に供給す
る発音コントロール・データ発生装置と、上記発音コン
トロール・データＳＯＤを受け取って記憶する発音コン
トロール・データ記憶手段と、記憶された発音コントロ
ール・データＳＣＤを楽音発生装置に転送する発音コン
トロール・データ割当て手段からなる発音制御装置と発
音制御装置から転送される発音コントロール・データＳ
ＯＤにもとづいて楽音を発生する楽音発生装置から構成
しているので、データＳＣＤの発生処理を全体システム
を制御するマイクロコンピュータで行った場合でも、単
にデータｓｅｐを発生し、送出するだけの処理を行えば
よく、処理量が軽減される。また上記発音制御装置は発
音コントロール・データ記憶手段１允音コントロール・
データ割当て手段とともに、楽音発生装置の発音中の楽
音を短時間で減衰させるファースト・ダンパ要求信号を
楽音発生装置に送出するファニスト・ダンパ要求手段と
で構成され、上記発音コントロ−）ｖ・データ割当て手
段は、楽音発生装置において、楽音が発音中か否かを見
て、楽音の発音が終了した時点で、新だなデータＳＯＤ
を送出するようにしているので、発音コン１−ロール・
データ発生装置から送出されたデータＳＯＤは、マイク
ロコンピュータ等で実現される発音制御装置において、
−担記憶されるとともに、楽音発生装置に対してファー
スト・ダンパ要求を出して、新たなデータＳＯＤを割当
てるべき発音中のチャネルの楽音を短時間で減衰させる
ようにし、発音が終了した時点で、新たなデータＳＯＤ
を楽音発生装置に対して送出するようにしているので、
データＳＯＤ切り換えの際のクリック・ノイズの発生を
防止するとともに最短の時間で新たなデータＳＯＤの割
当てを行うことができる。

【図面の簡単な説明】

第１図は、本発明の実施例における楽音発生システムの
ブロック図、第２図はメイン・マイクロコンピュータＭ
ｌｉＧとサブ・マイクロコンピュータＳμＣの間のＩ１
０マツプ、第３図〜第５図はＭμＣと８８０間の転送デ
ータのフォーマット図、第６図はデータ転送装置のブロ
ック図、第７図はデータ転送装置の機能ブロック図、第
８図はデータ送信装置の処理を示すフロー・チャート、
第９図はデータ受信装置の処理を示すフロー・チャート
、第１０図はＳμＣ内のメモリのメモリ・マツプ、第１
１図はデータ転送装置のタイミング・チャート、第１２
図はＳμＣとＤＳＧの間のＩ１０マツプ、第１３図はＳ
μＣ，ｌ！：ＤＳＧの間の転送データのフォーマット図
、第１４図、第１５図は発音制御装置の機能ブロック図
、第１６図、第１７図は発音制御装置の処理を示すフロ
ー・チャート、第１８図はディジタル・サウンド・ジェ
ネレータＤＳＧの入出力を示すタイミング・チャート、
第１９図はビブラート付加装置の機能ブロック図、第２
０図はビブラート・データ・メモリの内容を示すグラフ
、第２１図〜第２３図はビブラート付加装置とトレモロ
制御手段の処理を示すフロー・チャート、第２４図はオ
ンキー・データのフォーマット図、第２５図はオンキー
・データ生成処理を示すフロー・チャート、第２６図は
ビブラート付加装置のタイミング・チャート、第２７図
はトレモロ制御手段の機能ブロック図、第２８図はトレ
モロ制御処理を示すタイミング・チャートである。 １０１　・・・・・メイン・マイクロコンピュータ、１
０４・・・・・サブ・マイクロコンピュータ、１０５・
・・・・テ゛イジタル−サウンド・シエ不レーク、１０
７・・・・・・振幅変調部、６００・・・・・・発音制
御装置１．６０１・・　ＳＯＤ発生装置、６０２・・・
・・ＳＯＤ割当て手段、６０３・・・・・ファースト・
ダンパ要求手段、６０４　・・・・楽音発生装置、６０
５・・・・・・ＫＤ判定手段、６０６・・・・・・ＳＣ
Ｄ記憶手段、６０７・・印アサイン・フラグ発生手段、
６０８・・・・・・Ｃ８ＣＤ記憶手段、６０９・・・・
・ＳＯＤ呂力学力手段１０・印ＣＨ８Ｔ判定手段、６１
１・・・・・・強制消音フラグ発生手段、６１２・・・
・・・強制消音制御手段、９００・・・・・ＳＣＤ発生
手段、９０１・・・・・４ＥＮ　、ＤＶＩＢ発生手段、
９０３・・・・・・ビブラート付加装置、９ｏ４・・・
・・・基本ピッチ・データ発生手段、９０６・・・・Ｏ
ＮＫ発生手段、９０７・・・・・・ＫＯ３生成手段、９
０９・・・・・・ビブラート・データ・メモリ、９１０
・・・・・・ビブラート・データ読出し手段、９１１・
・・・ビブラート・アドレス・カウンタ、９１２・・・
・・ディレィ・ビブラート・アドレス・カウンタ、９１
３・・・・・・タイマ手段、９１４・・・・・・加算手
段、９１５・・・・・指数変換手段、９１６・・・・・
楽音発生装置、１０３１・・・・・・ＳＣＤ発生手段、
１０３２・・・　１−レモロ制御手段、１０３４・・・
・・・ＫＯ５生成手段、１０３６・・・・・・ＴＭＦ生
成手段、１ｏ３７・・・・・・タイマ手段、１０４ｏ・
・・・・・トレモロ付加手段、１０４１・・・・・・ロ
ーパス・フィルり、１ｏ４２・・・・・ｔ　圧制御型増
幅器、１０４４・・・・・楽音発生装置。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第２
図 （αア　　　　　　　＜Ｉｎ 第４図 へ　　　　　　　　　　＋　　　　　　ｄ−へ　　　　
　　　　　　　の　　　　　　　　　　リ　　　　　　
−一＠　　　　　　　　　　　　ｑ 第６図 第７図 ＠９図 第１θ図 第１６図 第１７図 第１８図 Ｒｎｔ： ０５０のλ記力 第２１図 第２２図 （α）（ｂ） 第２３図 第２４図 （６しン （ｂ〕 ＠２５図 第２６図

Claims (4)

【特許請求の範囲】
1. （１）発生楽音の音階と発音タイミングを指定する発音
   コントロール・データを発音制御装置に供給する発音コ
   ントロール・データ発生装置と、上記発音コントロール
   ・データを受け取って記憶する発音コントロール・デー
   タ記憶手段と、記憶された発音コントロール・データを
   楽音発生装置に転送する発音コントロール・データ割当
   て手段からなる発音制御装置と、発音制御装置から転送
   される発音コントロール・データにもとづいて楽音を発
   生する楽音発生装置から構成されることを特徴とする楽
   音発生システム。
2. （２）発音コントロール・データ割当て手段は、楽音発
   生装置において、楽音が発音中か否かを判断して、楽音
   の発音が終了した時点で、新たな発音コントロール・デ
   ータを送出することを特徴とする特許請求の範囲第１項
   記載の楽音発生システム。
3. （３）発音制御装置は、発音コントロール・データ記憶
   手段と発音コントロール・データ割当て手段と、楽音発
   生装置の発音中の楽音を短時間で減衰させるファースト
   ・ダンパ要求信号を上記楽音発生装置に送出するファー
   スト・ダンパ要求手段とで構成されることを特徴とする
   特許請求の範囲第１項記載の楽音発生システム。
4. （４）発音コントロール・データ発生装置は、複数チャ
   ネルの発音コントロール・データを独立に発生し、発音
   制御装置は、複数チャネルの発音コントロール・データ
   を独立に制御し、楽音発生装置は複数チャネルの楽音を
   独立に発生することを特徴とする特許請求の範囲第１項
   記載の楽音発生システム。