JPH067328B2 - 楽音発生システム - Google Patents

Description

【発明の詳細な説明】

産業上の利用分野 本発明は電子楽器等に用いることができる楽音発生シス
テムに関するものである。 従来例の構成とその問題点 近年、電子楽器の構成は、複雑化しており、多くの音源
システムや、補助記憶装置や、ディスプレイ制御装置な
ど多種多様のシステムの集合体となっており、それらの
制御をマイクロ・コンピュータを用いて行う場合が多
い。 １つのマイクロ・コンピュータで、全体のシステムの制
御を行う場合、処理量が多くなりすぎて、処理時間が長
くなるという問題が生じる。特に電子楽器のようにリア
ル・タイムの処理を中心とするシステムでは、処理時間
が長いというのは致命的な問題となる。 電子楽器のマイクロ・コンピュータによる制御におい
て、ノート・データ，オクターブ・データ，キーオン／
オフ・データＫＤから構成される多数の発音コントロー
ル・データＳＣＤを限られた数の発音チャネルに割当て
るキーアサイナ処理は大きなウエイトを占めている。 従来の楽音発生システムにおけるキーアサイナは、デー
タＳＣＤを限られた数の発音チャネルに割当てるととも
に、現在発音中のチャネルに新たなデータＳＣＤを割当
てる場合、楽音発生装置に対して、ファーストダンパ要
求信号を出して発生中の楽音を速く減衰させるように要
求し、楽音発生装置が、発音中か否かを定期的に見て、
発音が完了した時点で、データＳＣＤを送出するか、あ
るいは、ファースト・ダンパ要求信号を送出してから一
定時間待ってからデータＳＣＤを送出するという手段を
とってきた。 この処理を、全体システムを制御するマイクロコンピュ
ータで行うと処理時間が、かかりすぎるという問題点を
有する。またファースト・ダンパ要求信号を送出してか
ら何のタイミング制御もなく、データＳＣＤを送出すれ
ば、処理は簡単になるが、ディジタル式の楽音発生装置
を用いる場合、データの不連続によるクリック・ノイズ
が発生するという問題点を有する。 発明の目的 本発明の目的は、発音中のチャネルに新たな発音コント
ロール・データＳＣＤを割当てる際のタイミング制御を
キーアサイナ処理を行うマイクロ・コンピュータ上では
なく、楽音発生装置側のマイクロ・コンピュータ上にＳ
ＣＤメモリをもって、一担データＳＣＤを格納し、発音
中のチャネルに対して、ファースト・ダンパ要求を行
い、発音が完了した時点で、データＳＣＤを楽音発生装
置に対して送出するようにし、データＳＣＤ切り換えの
際のクリック・ノイズの発生を防ぐとともに、全体シス
テムを制御するマイクロ・コンピュータの処理量を減ら
した楽音発生システムを提供することにある。 発明の構成 本発明の楽音発生システムは、発生楽音の音階を指定す
る発音コントロール・データを発生する発音コントロー
ル・データ発生装置と、 上記発音コントロール・データを受け取って記憶する発
音コントロール・データ記憶手段と、発音中の楽音を短
時間で減衰させるファースト・ダンパ要求信号を楽音発
生装置へ送出するファースト・ダンパ要求手段と、上記
楽音が発音中か否かを判断して、上記楽音の発音が終了
した時点で、上記発音コントロール・データ記憶手段に
記憶された新たな発音コントロール・データを送出する
発音コントロール・データ出力手段とを具備する発音制
御と、 上記発音コントロール・データ出力手段から送出される
発音コントロール・データにもとづいて楽音を発生する
楽音発生装置とを備え、 上記発音コントロール・データ発生装置は第１のマイク
ロプロセッサで構成され、上記発音制御装置は第２のマ
イクロプロセッサで構成されることを特徴とする。 実施例の説明 〔１〕楽音発生システムの構成 第１図は、本発明の楽音発生システムを電子楽器に応用
した、本発明の実施例の構成を示すブロック図である。 メイン・マイクロコンピュータＭμＣ（101）はキーボ
ード（１０２）、タブ・スイッチ(103)などの入力装置
から信号を受けとって、複数の楽音発生システム（１０
８−１〜４）を制御する。楽音発生システム（１０８−
１〜４）から出力された楽音信号は、加算器（１０９）
で加算され、増幅器（１１０）を通して、スピーカ（１
１１）から発音される。 サブ・マイクロコンピュータＳμＣ（１０４）は、メイ
ン・マイクロコンピュータＭμＣ(101)から送出される
発音コントロール・データＳＣＤ，音色セレクト・デー
タＴＳＤ等を受けとって、ディジタル・サウンドジェネ
レータＤＳＧ（１０５），ローパス・フィルタＬＰＦ
（１０６），振幅変調部ＡＭＳ（１０７）を制御する。
ＤＳＧ（１０５）は、サブ・マイクロコンピュータＳμ
Ｃ（１０４）から送出される発音コントロール・データ
ＳＣＤ，音色セレクト・データＴＳＤ等にもとづいて８
チャネルの楽音を独立に発生する。 このような機能をもつディジタル・サウンド・ジェネレ
ータＤＳＧは、特願昭５７−231482号の「楽音発生装
置」において、提案されている。 上記の楽音発生装置は、波形メモリから、２つの波形デ
ータを順次読み出して、補間演算を行い、得られた出力
データをディジタル−アナログ変換器ＤＡＣを通して、
アナログ楽音出力を得る構成になっている。 ただし、本発明の楽音発生システムにおけるディジタル
・サウンド・ジェネレータＤＳＧ(105)は、音階に対応
した周波数データの発生，ビブラート付加処理，グライ
ド付加処理等の機能を持たず、上記の処理をサブ・マイ
クロ・コンピュータＳμＣ（１０４）で行っており、ま
たディジタル−アナログ変換器ＤＡＣの前のディジタル
楽音出力をチャネル独立に見て、オール０検出を行い、
楽音が発生中か、否かを示すチャンネル・ステート・デ
ータＣＨＳＴをサブ・マイクロ・コンピュータＳμＣ
（１０４）に対して、送出した機能をもっている。 またＤＳＧ（１０５）は、ＳμＣ（１０４）から送出さ
れるチャネル独立のファースト・ダンパ要求信号を受け
とると、発音中の楽音を短時間で減衰させる機能を持っ
ている。このファースト・ダンパ機能は、ＤＳＧ（１０
５）内のエンベロープ・データを操作することによっ
て、容易に実現できる。またＳμＣ（１０４）から送出
される信号ＦＤＰは、該当するチャネルのキーオン／オ
フデータＫＤの反転値▲▼と論理積がとられて、デ
ータＫＤが、オンのときは、ファースト・ダンパがかか
らないようになっている。 〔２〕サブ・マイクロコンピュータの入力データ・フォ
ーマット 第２図は、メイン・マイクロ・コンピュータＭμＣ（１
０１）から、サブ・マイクロ・コンピュータＳμＣ（１
０４）へのデータ転送のＩ／Ｏマップである。 第３図〜第５図は、第２図に示されているデータのデー
タ・フォーマット図である。 発音コントロール・データＳＣＤは、ノート・データＮ
ＴＤ，オクターブ・データＯＴＤ，キー・データＫＤで
構成され、ＯＴＤ，ＮＴＤは、ディジタル・サウンド・
ジェネレータＤＳＧ（１０５）に送られて、音名に対応
する基本ピッチと、音色，エンベロープをもつ、楽音が
発生される。 キー・オン／オフデータＫＤは、ＤＳＧ(105)に送ら
れ、発音の開始と終了に関する制御を行う。 ピッチ・コントロール・データＰＣＤは、ノート・デー
タＮＴＤとオクターブ・データＯＴＤで、決定される基
本ピッチからのピッチのずれをチャネル独立に与えるデ
ータである。 レベル・コントロール・データＬＣＤは、発音される楽
音のレベルをチャネル独立に設定するデータである。 音色セレクト・データＴＳＤは、波形データ・メモリ上
の、どの音色に相当するメモリ領域を選択するかを決定
するデータで、このデータによって、例えば、ピアノ，
ギター等の音色を各チャネル独立に１６種類まで選択す
ることができる。 ビブラート・イネイブル・データＶＥＮは、チャネル独
立にビブラートのオン／オフを指定するデータである。 グライド・イネイブル・データＧＥＮはチャネル独立に
グライドのオン／オフを指定するデータである。 効果コントロール・データＥＣＤは、ディレイビブラー
ト，オン／オフを指定するデータＤＶＩＢと、ビブラー
トの深さを４段階で指定するビブラート・デプス、デー
タＶＤＰと、ビブラートの周波数を４段階で指定するビ
ブラート周波数データＶＥＤと、ダンパのオン／オフを
指定するダンパオン／オフデータＤＭＰと、トレモロの
オン／オフを指定するトレモロオン／オフ・データＴＲ
Ｍとグライドのオン／オフを指定するデータＧＬとで構
成されている。 〔３〕データ転送方式 次に上記のメイン・マイクロコンピュータＭμＣ（１０
１）からサブ・マイクロコンピュータＳμＣ（１０４）
へ送られるデータの転送方式について説明する。 第６図は、本発明の楽音発生システムで、用いているデ
ータ転送方式を実現するデータ転送装置のブロック図で
ある。 メイン・マイクロコンピュータ（２０１）は、８ビット
のデータ・バスＤＢを介して、サブ・マイクロコンピュ
ータ（２０３）にデータを転送する。そのデータバス上
のデータは、メイン・マイクロコンピュータＭμＣ（２
０１）から送出される転送フラグＴＲＦによって、マド
レスとデータの区別および、データの順序の判断が行わ
れる。 サブ・マイクロコンピュータＳμＣのデータの受け取り
は、メイン・マイクロコンピュータＭμＣから送出され
る割込み要求信号ＷＲによって、ＲＳフリップ・フロッ
プ（２０２）がセットされることによって、始まりＲＳ
Ｔから送出されるリセット信号によって、ＲＳフリップ
・フロップ（２０２）がリセットされることによって終
了する。 第７図は、データ転送装置の機能ブロック図である。 データ送出装置（３０６）は、発音コントロール・デー
タＳＣＤ，ピッチ・コントロール・データＰＣＤ等を生
成するデータ生成手段（３０１）と、データ生成手段
（３０１）によって生成されたデータを、データ受信装
置（３１２）に対して送出するデータ出力手段（３０
４）とデータ出力の前に、転送フラグＴＲＦを所定の値
にセットして送出するＴＲＦ出力手段（３０３）と、デ
ータ出力手段（３０４）によるデータ出力のタイミング
を制御するタイマ手段（３０２）と、データ出力の際に
ＳμＣ（３１２）に対して、割込み要求信号を送出する
割込み要求手段（３０５）によって構成される。 データ受信装置（３１２）は、データ送信装置（３０
６）から送出される割込み要求信号を受け取って、デー
タ入力手段（３０８）を割込み処理状態にし、データ入
力が完了すると、割り込み待機状態になる割込み制御手
段（３０９）と、ＴＲＦ入力手段（３０７）から送られ
てくる転送フラグＴＲＦによって、データ入力手段（３
０８）から送られてくるデータの区別を行ない、データ
を格納するデータ格納手段（３１０）により構成され
る。 上記のデータ転送装置を第６図のような構成で８０４９
などのマイクロ・コンピュータで実現した場合のプログ
ラムのフローチャートを第８図，第９図に示す。 第８図は、ＭμＣ（２０１）で実現されるデータ送信装
置の動作を表わすフロー・チャートで、第９図は、Ｓμ
Ｃ（２０３）で実現されるデータ受信装置の動作を表わ
すフロー・チャートである。ＭμＣ（２０１）のデータ
転送プログラムには２通りあり、第８図(a)は、複数ワ
ードのデータを一度に転送するブロック転送方式のフロ
ー・チャートで、第８図(b)は、１ワードのデータを特
定のアドレスに対して転送する、ワード転送方式のフロ
ー・チャートである。 第８図(a)のブロック転送方式の場合、あらかじめ、２
４ワードのブロック・データ（ＳＣＤ，ＰＣＤ，ＬＣ
Ｄ）がＭμＣ（２０１）上のメモリに連続的に格納され
ているとする。 処理（４０１）で、ＭμＣ（２０１）上のメモリのブロ
ック・データ・エリアの先頭にアドレス・カウンタをセ
ットし、処理（４０２）で、転送フラグＴＲＦ＝“０”
（“０”は論理０を表わす）を出力して、初期設定す
る。処理（４０３）で、ＳμＣ（２０３）に対して、割
込み要求信号ＷＲを出力し、次に処理（４０４）で、ブ
ロック転送を開始することを示す。データ００Ｈ（Ｈは
１６進数を表わす）を出力し、処理（４０５）で、次の
データを送出することを示すフラグＴＲＦ＝“１”
（“１”は論理１を表わす）を出力し、処理（４０６）
において、一定時間待つことによって、ＳμＣ（２０
３）が次のデータを受け取ることが、可能になるまで、
次のデータの送出を保留する。 次に処理（４０７）で、ＭμＣ（２０１）上のメモリの
ブロック・データ・エリアからデータを読み、処理（４
０８）で、データをＳμＣ（２０３）に送出し、処理
（４０９）で、メモリのアドレス・カウンタをインクリ
メントする。その後、上述の処理（４０６）と同じ目的
で、処理（４１０）で、一定時間待つ。処理（４１２）
で、アドレス・カウンタが最終のアドレスまでインクリ
メントしたか否かを見ている。例えば、ＳＣＤ，ＰＣ
Ｄ，ＬＣＤの８ワードのデータを同時にブロック転送す
るとすれば、（４０７）〜（４１１）までの処理が２４
回繰り返される。 第８図(b)のワード転送方式の場合、処理(413)で出力す
るアドレス・データをセットし、処理（４１４）で、ア
ドレス・データの送出を示すフラグＴＲＦ＝“０”を出
力し処理（４１５）でＳμＣ（２０３）に対して割込み
要求信号ＷＲを出力し、処理（４１６）でアドレス・デ
ータを出力し、処理（４１７）で、上述の処理（４０
６）と同様の目的で、一定時間待つ。次に、データを送
出することを示すフラグＴＲＦ＝“１”を出力し、処理
（４１９）で割込み要求信号ＷＲを出力し、処理（４２
０）でデータを出力し、処理（４２１）で、上述の処理
（４０６）と同様の目的で、一定時間待つ。 第９図は、ＭμＣ（２０１）が送出されるデータをＳμ
Ｃ（２０３）で、受けとる場合の割込みルーチンのフロ
ー・チャートを示している。 ＭμＣ（２０１）からの割込み要求信号ＷＲによって、
割込みルーチンに入ると、まず処理（５０１）で、デー
タを入力し、処理（５０２）で、入力データが００Ｈか
否かを見て００Ｈならば、ブロック転送が開始されると
判断して、処理（５０４）を実行し、００Ｈでなけれ
ば、ワード転送と、判断して処理（５１５）を実行す
る。 ブロック転送の場合、処理（５０４）で、データを格納
すべき、ＳＣＤ，ＰＣＤ，ＬＣＤメモリのアドレス・カ
ウンタを初期設定する。 なおＳμＣ（２０３）内のメモリのメモリ・マップを第
１０図に示す。ここに記されているデータのデータ・フ
ォーマットは、アドレス２０Ｈ〜３ＦＨまでは、第４図
で説明したデータ・フォーマットと同様である。 次に処理（５０５）で、フラグＴＲＦが“０”から
“１”に変化するまで待ってから、処理（５０６）で、
データを入力し、処理（５０７）で第１０図に示された
メモリに格納する。次に処理（５０８）で、アドレス・
カウンタをインクリメントし、処理（５０９）で、フラ
グＴＲＦが反転するまで待ってから、アドレス・カウン
タをインクリメントし、アドレス・カウンタが、最後の
アドレスを越えているか否かを見る。つまり、アドレス
・カウンタが３８Ｈか否かを見て、処理（５０５）か、
処理（５１４）を実行する。 アドレス・カウンタが３８Ｈでないとき、再び（５０
５）〜（５１２）の処理を繰り返し、アドレス・カウン
タが３８Ｈになると、処理（５１４）で、インタラプト
フリップ・フロップ（第６図のＲＳフリップ・フロップ
（２０２）に相当する）をリセットする信号ＲＳＴを出
して、処理を終了する。 ワード転送の場合、処理（５１５）において、処理（５
０１）で、入力したデータをアドレス・データとして、
セーブし、処理（５１６）でフラグＴＲＦが反転するの
を待ってから、処理（５１７）で、データを入力し、処
理（５１８）において、処理（５１５）で、セーブされ
たアドレス・データにもとづいてメモリにデータを格納
し、最後に処理（５１９）で、インタラプト・フリップ
・フロップをリセットする。 第１１図(a)は、ＭμＣ（２０１）からＳμＣ（２０
３）へブロック転送を行うときのタイミング・チャート
であり、第１１図(b)はワード転送を行うときのタイミ
ング・チャートである。なお図中の信号名は、第６図中
の信号名と一致している。 第１１図(a)において、ＭμＣ（２０１）からＳμＣ
（２０３）に対して、割込み要求信号ＷＲが送出される
と、ＳμＣ（２０３）は割込み処理に入り、ＤＢバス上
のデータ００Ｈを見てブロック転送であることを判断
し、転送フラグＴＲＦの値を見ながら順次データを受け
とって行き、データＳＣＤ０からデータＬＣＤ７までの
２４個のデータをすべて受けとると、信号ＲＳＴによっ
てＲＳフリップ・フロップ（２０２）がリセットされ、
割込み待機状態になる。 なお信号ＩＮＴは、ＲＳフリップ・フロップ（２０２）
からＳμＣ（２０３）に送られる割込み要求信号であ
り、信号ＲＳＴによってリセットされるまで保持され
る。 第１１図(b)において、ＭμＣ（２０１）は、割込み要
求信号ＷＲをＳμＣ（２０３）に送出し、その後、ＤＢ
バスを介して、アドレスＡＤＲを送り、フラグＴＲＦが
反転してからデータＤＡＴＡをＳμＣ（２０３）に対し
て送る。 ＳμＣ（２０３）はデータＤＡＴＡを受けとるとＲＳフ
リップ・フロップ（２０２）をリセットして通常処理に
戻る。 以上のようなタイミングで、ブロック転送とワード転送
が行われる。 なお本発明の楽音発生システムにおけるＭμＣ（１０
１）からＳμＣ（１０４）へのデータ転送は、ワード数
が多く、転送頻度が高いデータSCD，ＰＣＤ，ＬＣＤ等
は、ブロック転送を用いてワード数が少なく転送頻度の
低いデータＴＳＤ，ＥＦＴＶＢＥ等はワード転送を用い
ている。 つまり、同じタイミングで多数のデータを１度に転送す
る場合、アドレスの転送を必要としないブロック転送は
有利で、少数のデータをばらばらのタイミングで転送す
るときは、ワード転送が有利なので、この２つの転送方
式を転送するデータによって使い分けることによって、
ｃｐｕの占有時間の少ない転送処理を実現することがで
きる。 〔４〕サブ・マイクロコンピュータの処理 サブ・マイクロコンピュータＳμＣ（１０４）は、ディ
ジタル・サウンド・ジェネレータＤＳＧ（１０５）に対
する発音コントロール・データＳＣＤの送出のタイミン
グ制御，音色セレクトデータＴＳＤの切り換え時の制
御，データＳＣＤにもとづいて基本周波数に対応する周
波数データＦＱＤを作成する処理，ディレイビブラート
の制御，トレモロ付加処理，グライド付加処理、及び各
種データのＤＳＧ（１０５）に対する出力処理を行う。 〔５〕ディジタル・サウンド・ジェネレータの入出力デ
ータ・フォーマット 第１２図は、ＳμＣ（１０４）とＤＳＧ(105)の間のデ
ータの入出力形式を示すＩ／Ｏマップである。Ｉ／Ｏア
ドレス４４Ｈのチャネル・ステート・データは、ＤＳＧ
（１０５）が発音中であることをチャネル独立に示すデ
ータであり、ＤＳＧ（１０５）からＳμＣ（１０４）に
送られる。他のすべてのデータはＳμＣ（１０４）から
ＤＳＧ（１０５）に送出される。 発音コントロール・データＳＣＤは、第３図に示される
ＭμＣ（１０１）からＳμＣ（１０４）へのデータ転送
の際のデータ・フォーマット図と全く同様である。 レベル・コントロール・データＬＣＤ，音色セレクトデ
ータＴＳＤ，エンベロープ・データＥＮＶは第４図に示
されるＭμＣ（１０１）からＳμＣ（１０４）への転送
の際のデータ・フォーマットと同様である。 第１３図(a)〜(c)は、ＳμＣ（１０４）からDSG（１０
５）に送られる周波数データＦＱＤのデータ・フォーマ
ットである。データＦＱＤは８チャネル独立のデータで
１ワードが１３ビットの構成になっており、下位８ビッ
トと上位５ビットが、順次、転送され、ＤＳＧ（１０
５）はこのデータＦＱＤの値に対応した周期の楽音信号
を出力する。 第１３図(d₁)，(d₂)は、ダンパ・オン／オフデータＤＭ
Ｐのデータ・フォーマットを示す。第１３図(e₁)，
(e₁)，(e₂)はファースト・ダンパ・データＦＤＰのデー
タ・フォーマットを示しており、データＦＤＰはＤＳＧ
（１０５）で発音する８チャネルの発音チャネルに対し
て、独立にファースト・ダンパを要求するデータであ
る。ＤＳＧ（１０５）のあるチャネルに対してＳμＣ(1
04)から、ファースト・ダンパが要求されると、そのチ
ャネルが発音中である場合、ＤＳＧ（１０５）は通常の
楽音の減衰より短かい時間で楽音を減衰させる。 この、ファースト・ダンパの減衰時間は短いほど、次の
新たな楽音の発生は速いが、短かすぎると、クリックに
聞こえるので適当な時間に設定する必要がある。 第１３図(₁)，(₂)は、上述のチャネル・ステート・
データＣＨＳＴのデータ・フォーマット図である。 〔6〕発音コントロール・データの割当て処理 ＳμＣ（１０４）からＤＳＧ（１０５）に対する発音コ
ントロール・データＳＣＤの送出タイミングの制御につ
いて以下に説明する。 第１４図は、第１図におけるＭμＣ（１０１），ＳμＣ
（１０４），ＤＳＧ（１０５）の部分を、発音制御を行
う１つのシステムと見た場合の機能ブロック図である。 ＳＣＤ発生装置（６０１）は、実際にはＭμＣ（１０
１）上のソフト・ウェアで実現される発音コントロール
・データＳＣＤの生成装置である。発音制御装置（６０
０）はＳμＣ（１０４）上のソフト・ウェアで実現され
る、データＳＣＤの割当てタイミングの制御手段であ
り、楽音発生装置（６０４）はＤＳＧ（１０５）に相当
する。 発音制御装置（６００）は、ＳＣＤ割当手段（６０２）
とファースト・ダンパ要求手段（６０３）で構成され
る。ＳＣＤ割当手段（６０２）は、ＳＣＤ発生装置（６
０１）から送出される発音コントロール・データＳＣＤ
を受けとって楽音発生装置（６０４）から送出されるチ
ャネル・ステート・データＣＨＳＴを見て、データＳＣ
Ｄを楽音発生装置（６０４）に送出するとともに、楽音
発生装置（６０４）の該当するチャネルが、発音中であ
ればファースト・ダンパ要求手段（６０３）により、該
当するチャネルに対してファースト・ダンパの要求を行
う。 第１５図は、発音制御装置（６００）の機能を示した詳
細な機能ブロック図である。 ＳＣＤ発生装置（６０１）で、生成されたデータＳＣＤ
は、上述のデータ転送方式の項で説明したブロック転送
方式で転送され、ＳＣＤ記憶手段（６０６）によって記
憶される。ＳＣＤ記憶手段で記憶されたデータＳＣＤは
アサイン・フラグ発生手段（６０７）に転送される。ア
サイン・フラグ発生手段（６０７）は、ＳＣＤ記憶手段
(606)からのデータＳＣＤを記憶しておいて、データＳ
ＣＤが変化したとき、アサイン・フラグをオンにする機
能をもっている。このアサイン・フラグはＳＣＤ出力手
段（６０９）に対して、データＳＣＤの出力を要求する
フラグであり、新たなデータＳＣＤが出力されるとＳＣ
Ｄ出力手段において、リセットされる。 発音コントロール・データＳＣＤは、第３図に示される
ようにノート・データＮＴＤとオクターブ・データＯＴ
Ｄとキー・オン／オフデータＫＤとで構成されており、
データＮＴＤとデータOTDは、発音する楽音の基本ピッ
チ，音色，基本エンベロープを決定し、データＫＤは発
音の開始及び終了のタイミングを制御する。ただし、デ
ータＫＤがオフのデータＳＣＤが楽音発生装置(604)に
送出されても、すぐに発音が終了することはなく、特定
のリリース区間を経てから楽音の出力はゼロになる。 ＫＤ判定手段（６０５）は、ＳＣＤ記憶手段（６０６）
に記憶されているデータＳＣＤ中のデータＫＤのオン／
オフを判定する。ＣＨＳＴ判定手段（６１０）は楽音発
生装置（６０４）から送出されるチャネル・ステート・
データＣＨＳＴを受けとって、アサイン・フラグがオン
で、新たなデータＳＣＤの出力が要求されているとき、
ファースト・ダンパ要求手段（６０３）を制御して、楽
音発生装置（６０４）に対してファースト・ダンパの要
求を行う。 ＳＣＤ出力手段（６０９）は、ＫＤ判定手段（６０
５），アサイン・フラグ発生手段(607)とＣＨＳＴ判定
手段からの信号をもとにして、ＳＣＤ記憶手段（６０
６）に格納されているデータＳＣＤを、楽音発生装置
（６０４）に出力すると同時にファースト・ダンパ要求
手段（６０３）を制御して、ファースト・ダンパ要求を
リセットする。それと同時にＣＳＣＤ（現ＳＣＤ）記憶
手段（６０８）に、出力したデータＳＣＤと同じデータ
を格納する機能をもっている。 またＳＣＤ出力手段は、ＫＤ判定手段（６０５）からキ
ーオンを示す信号が送出されているとき、データＳＣＤ
を出力する前に、ＣＳＣＤ記憶手段に格納されている現
ＳＣＤデータＣＳＣＤのデータＫＤをリセットして出力
する機能をもっている。 言い換えると、キーオンに対応して、データＳＣＤが出
力される前に必ずキーオフ処理が行われる。したがっ
て、ＳＣＤ発生装置から、キーオンの異なるデータＳＣ
Ｄが送られてきても、一担キーオフ処理を行ってから新
たなキーオンのデータＳＣＤを、楽音発生装置（６０
４）へ送出するようになっている。 第１６図は発音制御装置（６００）の機能をインテル社
の８０４９等のマイクロコンピュータを利用して実現し
た場合のプログラムのフローチャートである。 発音制御処理において、マイクロコンピュータの内部メ
モリは変数エリアとして用いられる。第１０図にサブ・
マイクロコンピュータＳμＣ（１０４）のメモリ・マッ
プを示す。第１０図において、アドレス２０Ｈ〜３ＦＨ
までのデータの内容は第３図〜第５図のＭμＣ（１０
１）とSμC（１０４）間の転送データ・フォーマットと
同一であるので、ここでは説明を省略する。 アサイン・フラグＡＳＮは、ＭμＣ（１０１）から転送
されてきた発音コントロール・データＳＣＤが変化した
ときにセットされ、データSCDの割当てが終了したとき
に、リセットされるフラグであり、８チャネル分のエリ
アを持っている。 旧発音コントロール・データＯＳＣＤは前述のアサイン
・フラグ発生手段（６０７）の機能の実現するためのメ
モリで、アサイン・フラグ発生手段（６０７）はＳＣＤ
記憶手段（６０６）に格納されているデータＳＣＤとＯ
ＳＣＤメモリのデータＯＳＣＤ（旧ＳＣＤ）を比較して
異っていればアサイン・フラグＡＳＮをセットし、次に
ＯＳＣＤメモリを新たなデータＳＣＤに書き換える。 ＣＳＣＤ（現ＳＣＤ）メモリは、ＳＣＤ出力手段（６０
９）から楽音発生装置（６０４）に送出されるデータＳ
ＣＤの状態をモニタするメモリで、ＳＣＤ出力手段（６
０９）からのデータＳＣＤの出力と同時に書き換えられ
る。 次に第１６図のフローチャートについて説明する。この
フローチャートはデータＳＣＤ割当てのタイミング制御
の基本的な処理の１チャネル分を示したものである。処
理（７００）は、メモリ上のアサイン・フラグＡＳＮを
見てオン／オフを判断し、オフならばデータＳＣＤの割
当てを行わず、オンならば、ＳＣＤの割当て処理のルー
チンを実行するようにする処理であり処理（７０１）
で、ＳＣＤのキーオン／オフ・データＫＤを見て、キー
オフならば、データＳＣＤをそのまま出力し、キーオン
ならば、処理（７０２）において、ＳＣＤキーオフ処理
を行う。ＳＣＤキーオフ処理は、ＣＳＣＤ（現ＳＣＤデ
ータ）メモリからデータＣＳＣＤを読み出して、データ
ＫＤをクリアしたデータを出力して、キーオフ処理を行
う。この処理によって、キーオンのデータＳＣＤが出力
されるとき、つまり、新たなデータＳＣＤに対応する発
音が行われる前には、必ずキーオフ処理が行われること
になる。したがって、異なるキーオンのデータＳＣＤ
が、ＭμＣ（１０１）から連続して送られてきても、必
ずキーオフ処理が間に入ることになり、新たなデータＳ
ＣＤが出力される度にＤＳＧ（１０５）において、新た
な発音情報として認識される。 処理（７０３）において、ＤＳＧ（１０５）から送出さ
れるチャネルステート・データＣＨＳＴを見て、データ
ＣＨＳＴがオン（発音中）であれば、処理（７０９）に
おいて、ファーストダンパ・データＦＤＰをセットし、
データＣＨＳＴがオフであれば処理（７０４）で、デー
タＦＤＰをクリアし、処理（７０５）において、データ
ＳＣＤを出力する。次に処理（７０６）でＣＳＣＤメモ
リに、処理（７０５）で出力したデータＳＣＤを書き込
み、処理（７０７）で、アサイン・フラグＡＳＮをクリ
アし、データＳＣＤの割当てが終了したことを示す。処
理（７０８）では、処理（７０４），（７０９）で操作
されたデータＦＤＰをＤＳＧ（１０５）に対して出力す
る。 第１８図は、ＳＣＤ割当てタイミング制御の際のＤＳＧ
（１０５）の入出力を示したタイミングチャートであ
る。第１８図(a)はＳμＣ（１０４）からＤＳＧ（１０
５）への出力を示し第１８図(b)はＳμＣ（１０４）の
入力を示している。 第１８図(a)のＫＤは、データＳＣＤ中のキーオン／オ
フデータＫＤを表わしており、ＦＤＰはファースト・ダ
ンパ・データＦＤＰを表わしている。 第１８図(b)のＡＯＵＴは、ＤＳＧ（１０５）のアナロ
グ楽音出力信号の振幅を表わしており、ＣＨＳＴは発音
中であることを示すチャネル・ステート・データＣＨＳ
Ｔを表わしている。 第１８図においてデータＫＤは時間（８００）で立ち上
がり、それにともなって信号ＡＯＵＴも立ち上がる。次
に時間（８０１）において、データＫＤが立ち下がる
と、信号ＡＯＵＴはリリース部に入り、減衰する。この
状態でＳμＣ（１０４）から、次のデータＳＣＤを割当
てるためにファースト・ダンパ・データＦＤＰがオンに
なる。すると信号ＡＯＵＴはリリース状態より速い減衰
状態、つまり、ファースト・ダンパ・モードに入る。そ
の後時間（８０２）において信号ＡＯＵＴがゼロにな
り、データＣＨＳＴがオフになるとＳμＣ（１０４）は
時間（８０３）で新たなデータSCDを送出し、その後時
間（８０４）でデータＦＤＰをリセットしてくる。この
新たなデータＳＣＤの割当てと、データＦＤＰのリセッ
トは、直列処理のマイクロ・コンピュータを使用してい
る場合、同時に行うことができない。またＦＤＰのオフ
・データをデータＳＣＤの割当てより先に行うようにす
ると、各チャネルごとに、毎回データＦＤＰを送出する
必要があるので、プログラムの高速化のために、ＦＤＰ
のオフ・データの送出を８チャネル分のデータＳＣＤの
送出が終了してから行い（８０５）の区間で、ファース
ト・ダンパ・モードにならないように、ＦＤＰと▲
▼の論理積をとった信号ＦＤＰをファースト・ダンパ要
求信号として、ＤＳＧ（１０５）内部で用いている。 以上のような処理を８チャネル独立に行って、チャネル
独立にデータＳＣＤの割当てタイミングの制御を実現す
る。 ＳμＣ（１０４）上で上述のような発音制御処理を行っ
た場合、下記のような利点がある。 発音コントロール・データＳＣＤは、ＳμＣ（１０
４）上で、一担保持されてから、所定のタイミングでデ
ィジタル・サウンド・ジェネレータＤＳＧ（１０５）に
転送されるので、ＭμＣ（１０１）のデータＳＣＤの送
出タイミングに制約がないためＭμＣ（１０１）の処理
が簡単になる。 ＳμＣ（１０４）において、現在発音中のチャネルに
新たなデータＳＣＤを割当てるとき、該当するチャネル
に、ファースト・ダンパ要求をして、発音中の楽音を速
く減衰させるとともに、発音の終了を確認してから新た
なデータＳＣＤを割当てるので、クリックノイズが生じ
ない範囲で、最短時間で、新たな発音を行うことができ
る。 〔７〕強制消音処理 強制消音フラグ発生装置（６１１）は、音色セレクト・
データＴＳＤの切換わり時や、楽音発生システム自体の
リセット時に、楽音発生装置（６０４）において、発音
中の楽音を短時間で減衰させる強制消音フラグを発生す
る。 第１５図において発音制御装置（６００）内の強制消音
制御手段（６１２）は強制消音フラグを受けて、ＳＣＤ
出力手段（６０９）か、ＣＳＣＤ記憶手段（６０８）に
格納されているデータＣＳＣＤのデータＫＤをリセット
して、出力するように制御し、またファースト・ダンパ
要求手段（６０３）に対して、無条件にファースト・ダ
ンパ要求信号を送出するように制御する機能をもってい
る。 第１７図は、第１６図の発音制御装置（600）上のプロ
グラムに強制消音処理の機能を加えたプログラムのフロ
ーチャートである。 なおＭμＣ（１０１）から送出される強制消音を指定す
る信号に、第３図に示される発音コントロール・データ
ＳＣＤを用いて、データＳＣＤ＝００Ｈのとき強制消音
モードと定義する。 第１７図において、処理（７１０）でデータＳＣＤ＝０
０Ｈか否かを判断し、データＳＣＤ≠００Ｈならば、通
常のＳＣＤ割当て処理を行い、一方データＳＣＤ＝００
Ｈならば、処理（７１１）で、ファースト・ダンパ・デ
ータＦＤＰの該当するビットをセットし、処理（７１
２）で、データＳＣＤのキー・オフ処理を行う。このキ
ー・オフ処理は処理（７０２）のキー・オフ処理と同様
のものである。以上のような消音処理が、ＭμＣ（１０
１）からの強制消音要求信号（データＳＣＤ＝００Ｈ）
によって実現され、音色切り換え時やシステムのリセッ
ト時にスムーズに楽音を消滅させることができる。 なお、音色切り換わり時などの強制消音処理は、ＳμＣ
（１０４）の中で、音色セレクト・データＴＳＤを記憶
するメモリを持ち、新旧のデータＴＳＤを比較すること
によって、強制消音処理に入るようにしてもよい。 〔８〕ビブラート付加処理 ＳμＣ（１０４）で行われるビブラート付加処理につい
て説明する。 本発明の楽音発生システムにおけるビブラート付加処理
は、特定のチャネルのみにビブラート効果を付加するこ
とが可能で、効果が付加されているチャネルだけのキー
オンを検出して、少なくとも１つのキーオンが検出され
たときにディレイ・ビブラートを開始するようになって
いる。 ビブラート付加処理は、ＳμＣ（１０４）上のソフト・
ウェアによって実現される機能である。 第１９図は、ＳμＣ（１０４）をビブラート付加という
機能をもった１つの装置と見た場合の機能ブロック図で
ある。 ビブラート付加装置（９０３）は、ＳμＣ(104)上のソ
フト・ウェアで実現されるビブラート付加機能をもった
装置であり、ＳＣＤ発生手段(900)，ＶＥＮ，ＤＶＩＢ
発生手段（９０１）は、ＭμＣ（１０１）上のソフトウ
ェアで実現される機能であり楽音発生装置（９１５）
は、第１図におけるＤＳＧ（１０５）に当たる。 ＳＣＤ発生手段（９００）は、発音コントロール・デー
タＳＣＤを発生する機能であり、ＶＥＮ，ＤＶＩＢ発生
手段（９０１）は、第５図で説明した効果コントロール
・データＥＣＤ中のディレイ・ビブラート・オン／オフ
・データＤＶＩＢを設定する機能と、第４図で説明した
ビブラート・イネイブル・データＶＥＮを設定し、８チ
ャネルのうち、どのチャネルをビブラート・オンにする
かを指定する機能をもっている。 これらの機能は、すべて第１図におけるＭμＣ（１０
１）上のソフト・ウェアで実現される。 ビブラート付加装置（９０３）はＳμＣ（１０４）上の
ソフト・ウェアで実現される装置であり、ＳＣＤ記憶手
段（９０５）及びＶＥＮ，ＤＶＩＢ記憶手段（９０８）
は、ＭμＣ（１０１）から転送されてくるデータを記憶
するメモリに相当し、第１０図のメモリ・マップに示さ
れるメモリに相当する。 オンキー・データ生成部（９０６）はＳＣＤ記憶手段
（９０５）に格納されてくるデータSCDの中のキーオン
／オフ・データＫＤを見て、８チャネルのうち、どのチ
ャネルがキーオンになっているかを示すオンキー・デー
タＯＮＫを生成する。 キーオン・スタート・フラグＫＯＳ生成部（９０７）は
ＯＮＫ生成部（９０６）で生成されるデータＯＮＫとＶ
ＥＮ，ＤＶＩＢ記憶手段（９０８）に記憶されているビ
ブラート・イネイブル・データＶＥＮ（第４図(d)）を
読んできて各チャネルごとに論理積をとり、全チャネル
がゼロになるか否かを判断する。つまり、ビブラート・
オンのチャネルの中でキーオンになっているチャネルが
存在するか、否かを判断し、全チャネル共通のディレイ
・ビブラート付加のためのスタート・フラグにする。 ビブラート・データ読み出し手段（９１０）は、タイマ
手段（９１３）によって、アドレスの更新タイミングを
制御されるビブラート・アドレス・カウンタ（９１１）
をもとに、ビブラート・データが格納されたビブラート
・データ・メモリ（９０９）から、ビブラート・データ
を読み出す機能をもつ。 第２０図は、ビブラート・データ・メモリ（９０９）に
格納されるビブラート・データの一例である。横軸はメ
モリのアドレスを示し、縦軸はデータ値を示している。 このビブラート・データは、ディレイ・ビブラート７波
形分をＰＣＭデータとして格納しているもので、１波形
６４サンプルの構成になっており、最後の６４サンプル
（最大振幅の正弦波）が、通常のビブラート・モードの
ときに読み出される。 またＫＯＳ生成部から送出されるキー・オン・スタート
・フラグＫＯＳがオンになり、かつVEN，ＤＶＩＢ記憶
手段（９０８）に格納されているデータＤＶＩＢがオン
のとき、ビブラート読み出し手段（９１０）はビブラー
ト・データ・メモリの最初のアドレスからディレイ・ビ
ブラート波形を順次読み出していく機能をもっている。 このとき、ＤＶＩＢアドレス・カウンタ(912)はＶＩＢ
アドレス・カウンタ（９１１）の６４カウントごとのオ
ーバーフローによって更新され、ディレイ・ビブラート
波形を読み出すときに用いられる。 ビブラート・データ読み出し手段（９１０）の出力デー
タは、加算手段（９１４）において、基本ピッチデータ
発生手段（９０４）より送出される基本ピッチ・データ
と加算され対数ピッチ・データを形成しＥＸＰ変換手段
（９１５）によって指数変換され楽音発生装置（９１
６）に送出される。なお、基本ピッチ・データ発生手段
（９０４）は、ＳＣＤ記憶手段（９０５）に記憶されて
いるデータＳＣＤの中のノート・データＮＴＤをもと
に、Ｃ音からＢ音までのいずれかの音程に相当する基本
ピッチ・データを発生する機能をもっている。一方ＳＣ
Ｄ中のオクターブ・データＯＴＤに相当する周波数の制
御は、第３図に示されるように、１周期のサンプル数を
変化させることによって得ている。 また指数変換手段（９１４）で発生される周波数データ
ＦＱＤは、第１２図のＩ／Ｏマップに示されるような形
式で、楽音発生装置（９１５）に送出される。 第２１図〜第２３図は、上記のビブラート付加処理をＳ
μＣ（１０４）上のソフト・ウェアで実現した場合のプ
ログラムのフローチャートである。 ビブラート付加処理は、タイマによって一定時間間隔
で、ビブラート・データの読み出しアドレスを変化させ
ていく処理と、それとは非同期のディレイ・ビブラート
のスタート及びビブラート・データの読み出しの処理に
分けられる。 第２１図は、ディレイ・ビブラートのスタート及びビブ
ラート・データの読み出し処理を実現するためのプログ
ラムのフロー・チャートである。 まず処理（９２０）で第５図に示される効果コントロー
ル・データＥＣＤ中のビブラート周波数データＶＦＤを
みて、それに対応するタイマ・データＣＹＣＬＥをセッ
トする。 このタイマ・データＣＹＣＬＥは、タイマで処理タイミ
ングを管理されるルーチンの処理間隔を規定するデータ
であり、このデータによってビブラートのスピードが決
定される。 処理９２１ではデータＥＣＤ中のディレイ・ビブラート
オン／オフ・データＤＶＩＢを見て、オフならば処理
（９３５）でディレイ・ビブラート・アドレス・カウン
タＤＣＯＵＮＴを６にセットする。 ビブラート・データの読み出しアドレスVADRは、上記の
ディレイ・ビブラート・アドレス・カウンタＤＣＯＵＮ
Ｔと、ビブラート・アドレス・カウンタＶＣＯＵＮＴに
よって、下記のように計算される。 VADR＝DCOUNT・64＋VCOUNT………(1) 処理（９２１）において、データＤＶＩＢがオンと判断
されたとき、処理（９２２）で、第４図に示されるビブ
ラート・イネイブル・データVENとオンキー・データＯ
ＮＫの論理積をとる。 オンキー・データＯＮＫは第２４図に示されるようなデ
ータ・フォーマットになっており、楽音発生装置（６０
４）に出力されているデータSCD中のキー・オン／オフ
・データＫＤの８チャネル分で構成されたデータであ
り、０チャネルから７チャネルに対応するデータＳＣＤ
上のデータＫＤの内容を示している。 第２５図は、第１７図の発音制御処理用プログラムに、
データＯＮＫの生成処理を組み込んだプログラムのフロ
ーチャートである。 処理（７１３），（７１５）において、現在処理中のチ
ャネルに対応するオンキー・データＯＮＫのビットをク
リアし、処理（７１４）において、現在処理中のチャネ
ルに対応するデータＯＮＫのビットをセットする。 ここで、第２１図のビブラート付加処理プログラムのフ
ロー・チャートの説明にもどる。処理（９２２）で、デ
ータＶＥＮとデータＯＮＫの論理積をとった結果をキー
オン・スタート・フラグＫＯＳとすると、ビブラートが
オンになっているチャネルのうち、すべてのチャネルが
キーオフのときフラグＫＯＳは００Ｈとなり、少なくと
も１つのチャネルがキーオンになっているとき００Ｈに
ならない。 本実施例では、ビブラートがオンのチャネルのデータＫ
Ｄがオール０からオール０以外に変化したときだけ、デ
ィレイ・ビブラート・モードに入るような処理を実行し
ている。 処理（９２３）で、フラグＫＯＳか００Ｈと判断する
と、処理（９３４）においてディレイ・ビブラート・ス
タート・フラグＤＳＴをクリアし、オンであると判断す
ると、処理（９２５）においてカウンタＤＣＯＵＮＴを
クリアし、処理(926)においてカウンタＶＣＯＵＮＴを
クリアし、処理（９２７）において、フラグＤＳＴを反
転する。 第２６図は、上述のディレイ・ビブラート・スタート処
理を示したタイミングチャートである。 キー・オン・スタート・フラグＫＯＳが時間（１０２
０）で００Ｈから００Ｈ以外に変化するとカウンタＤＣ
ＯＵＮＴ，ＶＣＯＵＮＴがクリアされ、それと同時にデ
ィレイ・ビブラート・スタート・フラグＤＳＴが時間
（１０２１）でセットされる。次に時間（１０２２）に
おいてフラグＫＯＳか００Ｈになると、フラグＤＳＴは
時間（１０２３）において、クリアされる。 つまり、一度、１つのチャネルがキーオンになって、デ
ィレイ・ビブラートがスタートすると、それ以後のキー
オンに対しては、ディレイ・ビブラートはスタートせ
ず、一度、すべてのチャネルがキーオンになると、新た
な最初のキーオンに対して、ディレイ・ビブラートがス
タートする。 第２１図のフロー・チャートにおいて処理（９２８）以
後は、ビブラート・データの読み出し処理のルーチンで
ある。 処理（９２８）において、ディレイ・ビブラート・アド
レス・カウンタが０のとき処理(933)において、ビブラ
ート・データを０にセットする。本実施例においては、
第２０図に示されるようなディレイ・ビブラート波形を
読み出すようになっているが、アドレス０〜６３までの
部分は、出力がデータが常に０になっているので、メモ
リから０データ読み出す代わりに、あらかじめビブラー
ト・データを０にセットする。このことによって処理速
度が増大するだけではなく、アドレス０〜６３の部分
を、プログラム・メモリなどに使用することができる。 処理（９２９）は、ビブラート・データ・アドレスを計
算する処理で、式(1)に示されるような計算を実行し
て、読み出しアドレスＶＡＤＲを求め、処理（９３０）
でアドレス・データＶＡＤＲにもとづいて、ビブラート
・データを読み出す。 処理（９３１）は、上記の読み出されたビブラート・デ
ータの振幅を制御する処理を行う部分で第５図に示され
たビブラート・デップス・データＶＤＰに従った変換を
行う。この処理は、ビット・シフトと加算を繰返し用い
て実現しており、乗算なしで、振幅が1/2，3/8，1/4の
ビブラート・データを容易に得ることができる。その結
果得られたビブラート・データは処理（９３２）で基本
ピッチ・データと加算される。 また上述のようにディレイ・ビブラート・オン／オフ・
データＤＶＩＢがオフのときは処理（９３５）が実行さ
れ、カウンタＤＣＯＵＮＴ＝６と設定されるので、常に
第２０図における最後の波形が読み出されることにな
る。 第２２図はビブラート・アドレス・カウンタＶＣＯＵＮ
Ｔ，ディレイ・ビブラート・アドレス・カウンタＤＣＯ
ＵＮＴを定期的に更新する処理を示したフロー・チャー
トである。 ここで、サブ・ルーチンＴＩＭＥＲ（１００３）は、第
２３図のフロー・チャートで示されるように、タイマに
よって定期的に実行される。 第２３図において、処理（１０００）によってＳμＣ
（１０４）に関する各種の初期設定が行われる。次に処
理（１００１）で、データＳＣＤの割当てなど各種処理
が行われて、処理（１００２）で、タイマ・フラグを参
照してタイマがオーバー・フローしたか否かを見る。タ
イマ・フラグがオンになると、サブ・ルーチンＴＩＭＥ
Ｒ（１００３）が実行され、このサブ・ルーチンで、タ
イマの初期設定が行われる。このような処理をくり返す
ことによって、サブ・ルーチンＴＩＭＥＲ(1003)が、定
期的に実行される。 第２２図において、処理（１００４）で、第２１図の処
理（９２０）で説明したタイマ・データＣＹＣＬＥをタ
イマにセーブしてタイマを初期設定し、処理（１００
５）でカウンタＶＣＯＵＮＴをインクリメントし処理
（１００６）で、カウンタＶＣＯＵＮＴが６４になった
か否かを判断し、カウンタＶＣＯＵＮＴ＝６４ならば、
処理(1007)でカウンタＶＣＯＵＮＴをクリアし、処理(1
009)で、カウンタＤＣＯＵＮＴが６か否かを判定してカ
ウンタＤＣＯＵＮＴ≠６であれば、処理(1010)でカウン
タＤＣＯＵＮＴをインクリメントする。 つまりカウンタＤＣＯＵＮＴは第２１図で説明した非同
期のルーチンでカウンタＤＣＯＵＮＴ＝０に初期設定さ
れ、サブ・ルーチンＴＩＭＥＲでカウンタＤＣＯＵＮＴ
＝６になるまでインクリメントされる。またカウンタＶ
ＣＯＵＮＴは、サブ・ルーチンＴＩＭＥＲにおいて、毎
回インクリメントされカウンタＶＣＯＵＮＴ＝６４にな
るとカウンタＶＣＯＵＮＴ＝０にもどる。 以上のような処理によって、ＳμＣ（１０４）上でビブ
ラート付加装置の機能が実現される。

〔９〕トレモロ制御処理 第２７図は、ＳμＣ（１０４）上のソフトウェアによっ
て、ビブラートと同期が可能なトレモロ制御機能を実現
した場合の機能ブロック図である。 ＴＲＭ発生手段（１０３０）は、ＭμＣ(101)上のソフ
トウェアで実現される機能で、トレモロのオン／オフを
指定するトレモロ・オン／オフ・データＴＲＭ（ＥＣＤ
上）を発生する。トレモロ制御手段（１０３２）は、Ｔ
ＲＭ発生手段(1030)から送出されたデータＴＲＭを受け
とって記憶するＴＲＭ記憶手段（１０３３）と、ＭμＣ
(101)上のソフトウェアで実現されるＳＣＤ発生手段
（１０３１）から送出されるデータＳＣＤを記憶するＳ
ＣＤ記憶手段（１０３５）と、記憶されたデータＳＣＤ
をもとに、オンキー・データＯＮＫを生成するＯＮＫ生
成手段（１０３８）とデータＯＮＫよりキーオン・スタ
ート・フラグＫＯＳを生成するＫＯＳ生成部（１０３
４）とデータTRMがオンのときに、タイマ手段（１０３
７）の制御のもとに、トレモロ・フラグＴＭＦを発生す
るとともに、フラグＫＯＳが００Ｈから≠００Ｈに変化
するタイミングで、トレモロ・フラグＴＭＦを初期設定
する機能をもったＴＭＦ生成手段で構成される。 トレモロ付加手段（１０４０）は、トレモロ制御手段か
ら送出されるトレモロ・フラグＴＭＦ（一定周期の矩形
波）をろ波するローパス・フィルタＬＰＦ（１０４１）
とＬＰＦの出力信号によって、楽音発生装置（１０４
４）から出力されるアナログ楽音出力の振幅を制御する
電圧制御型増幅器ＶＣＡ（１０４２）によって構成さ
れ、VCA（１０４２）からの出力は、アンプスピーカー
等から構成される楽音再生装置（１０４３）で発音され
る。 トレモロ制御手段（１０３２）のタイマ手段（１０３
７），ＫＯＳ生成手段（１０３４），ＯＮＫ生成手段
（１０３８），ＳＣＤ記憶手段（１０３５）等を前述の
ビブラート付加装置（９０３）（第１９図）と共用する
ことによって、ビブラートに同期したトレモロが得られ
る。 上述のトレモロ制御手段（１０３２）の機能をＳμＣ
（１０４）上のソフトウェアで実現した場合の処理の流
れが、第２２図のフロー・チャートに示されている。 ほとんどの処理は、ビブラート付加処理の項で説明した
ので、相違点のみを説明する。 処理（１００６）でビブラート・アドレス・カウンタＶ
ＣＯＵＮＴが６４になると、トレモロ・フラグＴＲＦを
発生するサブルーチンＴＲＭＳＥＴ（１００８）を実行
する。 カウンタＶＣＯＵＮＴが６４になっていないとき、処理
（１０１１）でトレモロ・オン／オフ・データＴＲＭを
参照し、データＴＲＭがオンならば、処理（１０１２）
でカウンタＶＣＯＵＮＴ＝３２か否かを判断し、カウン
タＶＣＯＵＮＴ＝３２であれば、サブルーチンＴＲＭＳ
ＥＴ(1013)を実行する。 つまり、データＴＲＭがオンのときは、カウンタＶＣＯ
ＵＮＴ＝３２及びカウンタＶＣＯＵＮＴ＝６４のとき
に、サブルーチンＴＲＭＳＥＴ（１０１４）が実行され
る。 サブルーチンＴＲＭＳＥＴ（１０１４）は、データＴＲ
ＭがオフあるいはカウンタＤＣＯＵＮＴ＝０のとき常に
フラグＴＭＦをオンにし、データＴＲＭがオンのとき、
フラグＴＭＦを反転する機能をもっている。 処理（１０１５）において、データＴＲＭの判定をし、
オフならば、無条件にフラグＴＭＦをオンにセットし、
オンならば、処理（１０１６）においてカウンタＤＣＯ
ＵＮＴ＝０か否かを判定し０ならば処理（１０１９）を
実行し、０でなければ、処理（１０１７）でトレモロ・
フラグＴＭＦのオン／オフを見てフラグＴＭＦがオンな
らば、処理（１０１８）でフラグＴＭＦをオフにし、フ
ラグＴＭＦがオフならば処理（１０１９）でフラグＴＭ
Ｆをオンにして出力する。 第２８図は、トレモロ制御処理のタイミングを示すタイ
ミング・チャートである。 トレモロ・フラグＴＭＦは、トレモロ・オン／オフ・デ
ータＴＲＭがオフのとき常にオンになっており、データ
ＴＲＭがオンになると、ビブラート波形ＶＩＢの1/2周
期ごとにフラグＴＭＦを反転させる。 キーオン・スタート・フラグＫＯＳが００Ｈから≠００
Ｈになると、フラグＴＭＦがオンの状態からスタートす
る。それと同時にディレイ・ビブラートがスタートす
る。 ＬＰＦＯＵＴは、ＬＰＦ（１０４１）の出力信号を示し
たもので、フラグＴＭＦをろ波した出力である。 このＬＰＦＯＵＴによって、ＶＣＡ（１０４２）を制御
し、トレモロをかける。 発明の効果 以上の説明から明らかなように、本発明の楽音発生シス
テムは、発生楽音の音階を指定する発音コントロール・
データを発生する発音コントロール・データ発生装置
と、 上記発音コントロール・データを受け取って記憶する発
音コントロール・データ記憶手段と、発音中の楽音を短
時間で減衰させるファースト・ダンパ要求信号を楽音発
生装置へ送出するファースト・ダンパ要求手段と、上記
楽音が発音中か否かを判断して、上記楽音の発音が終了
した時点で上記発音コントロール・データ記憶手段に記
憶された新たな発音コントロール・データを送出する発
音コントロール・データ出力手段とを具備する発音制御
装置と、 上記発音コントロール・データ出力手段から送出される
発音コントロール・データにもとづいて楽音を発生する
楽音発生装置とを備え、 空きチャンネルに対する論理的な割当てを第１のマイク
ロプロセッサで、発音のタイミング制御を第２のマイク
ロプロセッサで行なうことによって、処理負荷が分散さ
れるだけでなく論理的な割当てとタイミング管理とを分
離することができ、これによりそれぞれのマイクロプロ
セッサのソフトウェア設計も容易に行なえる。したがっ
て、安価な低速のマイクロプロセッサを用いて、ファー
スト・ダンパ機能を持つキーアサイナーを容易に実現で
きる。 また、上記発音制御装置は、発音コントロール・データ
記憶手段と、発音コントロール・データ出力手段と、楽
音発生装置の発音中の楽音を短時間で減衰させるファー
スト・ダンパ要求信号を楽音発生装置に送出するファー
スト・ダンパ要求手段とで構成され、上記発音コントロ
ール・データ出力手段は、楽音発生装置において、楽音
が発音中か否かを見て、楽音の発音が終了した時点で、
新たなデータＳＣＤを送出するようにしているので、発
音コントロール・データ発生装置から送出されたデータ
ＳＣＤは、マイクロコンピュータ等で実現される発音制
御装置において、一担記憶されるとともに、楽音発生装
置に対してファースト・ダンパ要求を出して、新たなデ
ータＳＣＤを割当てるべき発音中のチャネルの楽音を短
時間で減衰させるようにし、発音が終了した時点で、新
たなデータＳＣＤを楽音発生装置に対して送出するよう
にしているので、データＳＣＤ切り換えの際のクリック
・ノイズの発生を防止するとともに最短の時間で新たな
データＳＣＤの割当てを行うことができる。

【図面の簡単な説明】

第１図は、本発明の実施例における楽音発生システムの
ブロック図、第２図はメイン・マイクロコンピュータＭ
μＣとサブ・マイクロコンピュータＳμＣの間のＩ／Ｏ
マップ、第３図〜第５図はＭμＣとＳμＣ間の転送デー
タのフォーマット図、第６図はデータ転送装置のブロッ
ク図、第７図はデータ転送装置の機能ブロック図、第８
図はデータ送信装置の処理を示すフロー・チャート、第
９図はデータ受信装置の処理を示すフロー・チャート、
第１０図はＳμＣ内のメモリのメモリ・マップ、第１１
図はデータ転送装置のタイミング・チャート、第１２図
はＳμＣとＤＳＧの間のＩ／Ｏマップ、第１３図はＳμ
ＣとＤＳＧの間の転送データのフォーマット図、第１４
図，第１５図は発音制御装置の機能ブロック図、第１６
図，第１７図は発音制御装置の処理を示すフロー・チャ
ート、第１８図はディジタル・サウンド・ジェネレータ
ＤＳＧの入出力を示すタイミング・チャート、第１９図
はビブラート付加装置の機能ブロック図、第２０図はビ
ブラート・データ・メモリの内容を示すグラフ、第２１
図〜第２３図はビブラート付加装置とトレモロ制御手段
の処理を示すフロー・チャート、第２４図はオンキー・
データのフォーマット図、第２５図はオンキー・データ
生成処理を示すフロー・チャート、第２６図はビブラー
ト付加装置のタイミング・チャート、第２７図はトレモ
ロ制御手段の機能ブロック図、第２８図はトレモロ制御
装置を示すタイミング・チャートである。 １０１……メイン・マイクロコンピュータ、１０４……
サブ・マイクロコンピュータ、１０５……ディジタル−
サウンド・ジェネレータ、107……振幅変調部、６００
……発音制御装置、601……ＳＣＤ発生装置、６０２…
…ＳＣＤ割当て手段、６０３……ファースト・ダンパ要
求手段、６０４……楽音発生装置、６０５……ＫＤ……
判定手段、６０６……ＳＣＤ記憶手段、６０７……アサ
イン・フラグ発生手段、６０８……ＣＳＣＤ記憶手段、
６０９……ＳＣＤ出力手段、６１０……ＣＨＳＴ判定手
段、６１１……強制消音フラグ発生装置、６１２……強
制消音制御手段、９００……ＳＣＤ発生手段、９０１…
…ＶＥＮ，ＤＶＩＢ発生手段、９０３……ビブラート付
加装置、904……基本ピッチ・データ発生手段、９０６
……ＯＮＫ発生手段、９０７……ＫＯＳ生成手段、９０
９……ビブラート・データ・メモリ、９１０……ビブラ
ート・データ読出し手段、９１１……ビブラート・アド
レス・カウンタ、９１２……ディレイ・ビブラート・ア
ドレス・カウンタ、913……タイマ手段、９１４……加
算手段、９１５……指数変換手段、９１６……楽音発生
装置、１０３１……ＳＣＤ発生手段、１０３２……トレ
モロ制御手段、１０３４……ＫＯＳ生成手段、１０３６
……ＴＭＦ生成手段、１０３７……タイミング手段、１
０４０……トレモロ付加手段、１０４１……ローパス・
フィルタ、１０４２……電圧制御型増幅器、１０４４…
…楽音発生装置。

Claims (2)

【特許請求の範囲】
1. 【請求項１】発生楽音の音階を指定する発音コントロー
   ル・データを発生する発音コントロール・データ発生装
   置と、 上記発音コントロール・データを受け取って記憶する発
   音コントロール・データ記憶手段と、発音中の楽音を短
   時間で減衰させるファースト・ダンパ要求信号を楽音発
   生装置へ送出するファースト・ダンパ要求手段と、上記
   楽音が発音中か否かを判断して、上記楽音の発音が終了
   した時点で、上記発音コントロール・データ記憶手段に
   記憶された新たな発音コントロール・データを送出する
   発音コントロール・データ出力手段とを具備する発音制
   御装置と、 上記発音コントロール・データ出力手段から送出される
   発音コントロール・データにもとづいて楽音を発生する
   楽音発生装置とを備え、 上記発音コントロール・データ発生装置は第１のマイク
   ロプロセッサで構成され、上記発音制御装置は第２のマ
   イクロプロセッサで構成されることを特徴とする楽音発
   生システム。
2. 【請求項２】発音コントロール・データ発生装置は、複
   数チャンネルの発音コントロール・データを独立に発生
   し、発音制御装置は、複数チャンネルの発音コントロー
   ル・データを独立に制御し、楽音発生装置は複数チャン
   ネルの楽音を独立に発生することを特徴とする特許請求
   の範囲第１項記載の楽音発生システム。