JP3261713B2 - 楽音発生装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、全体の動作を管理制
御する中央処理装置（ＣＰＵ）などからなる部分とその
ＣＰＵからの指示により楽音合成を行なう音源回路の部
分との２つに大きく機能分割された楽音発生装置に関
し、特にＣＰＵ側から音源回路側の情報を得ることがで
きるようにした楽音発生装置に関する。

【０００２】

【従来の技術】近年の電子楽器では、全体の高機能化に
ともない、各回路部分をそれぞれ独立した集積回路など
で構成していることが多い。独立した各回路部分は、そ
れぞれ独立した機能を果たすようになっている。例え
ば、波形メモリ読出し方式の電子楽器では、全体の動作
を管理制御するＣＰＵ、このＣＰＵに動作プログラムを
記憶するリードオンリーメモリ（ＲＯＭ）、波形の合成
を行なう楽音合成用チップ、および楽音波形とそれに関
する情報を記憶する波形ＲＯＭなどから構成されてい
る。特に、大きく分けると、ＣＰＵ側と楽音合成用チッ
プ側の２つに分けることができる。

【０００３】このように独立した回路部分で構成されて
いるので、通常、ＣＰＵからは楽音合成用チップの内部
の情報（例えば波形ＲＯＭ内の情報など）はアクセスで
きないようになっている。

【０００４】

【発明が解決しようとする課題】ところが、電子楽器の
高機能化にともない多種多様な楽音合成が行なわれるよ
うになってきており、ＣＰＵ側から音源チップ側へ指示
を与えて、音源チップが指示に従いすべて処理する方式
では音源チップの負担が大きくなることがある。例え
ば、ダンパーペダルの踏み込み量を多段階で検出し、そ
の踏み込み量に応じて楽音のリリースレートを決定する
ような処理では、ＣＰＵ側で検出したダンパーペダルの
踏み込み量をＣＰＵが音源チップ側へ与え、音源チップ
側でその踏み込み量に応じたリリースレートを算出する
方式が考えられる。しかし、このような方式では音源チ
ップ側の負担が大きく、場合によっては計算のための新
しいハードウエアを備えなければならなくなる。

【０００５】一方、ＣＰＵ側はこのような計算は迅速に
簡単に行なえるから、上記のリリースレートを算出する
計算はＣＰＵ側で行ない、計算結果のリリースレートを
音源チップ側に与える方式も考えられる。しかし、リリ
ースレートを計算するためには、ＣＰＵ側で計算の元に
なるデータ（例えば、楽音が一番急激に減衰するリリー
スレート、および楽音がゆっくり減衰するリリースレー
ト）を知らなければならない。通常、このようなリリー
スレートを計算するために必要なデータは、音源チップ
側の波形ＲＯＭ内に記憶されているが、これらのデータ
は音源チップの管轄下にありＣＰＵ側からアクセスする
ことはできない。

【０００６】そこで、ＣＰＵ側にも波形ＲＯＭと同じデ
ータを記憶したメモリを設けることも考えられるが、こ
のようなデータは音色やキーコードに応じて備えられる
ため、かなりの記憶容量が必要となる。このような大容
量の同じデータを２か所に備えるのは非常に不合理であ
る。

【０００７】この発明は、上述の従来例における問題点
に鑑み、新しいハードウエアやメモリを増設することな
く、また音源チップなどの楽音合成を行なう側の負担を
増やすことなく、多種多様な楽音合成を行ない得る楽音
発生装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
め、請求項１に係る発明は、楽音を合成するための複数
の発音チャンネルを有する楽音合成手段と、上記楽音合
成手段に接続され、楽音を合成するための種々の情報を
記憶した記憶手段と、上記記憶手段には非接続で、上記
楽音合成手段に接続され、上記楽音合成手段の複数の発
音チャンネルに対して発生すべき楽音を割り当てて楽音
発生の指示を行う制御手段とを備えた楽音発生装置であ
って、上記楽音合成手段は、上記記憶手段に記憶された
情報を上記各発音チャンネル毎に読出して、該読み出し
た各発音チャンネル毎の情報を上記制御手段に与えると
ともに、上記記憶手段から読み出した情報に関連する当
該楽音合成手段内部の情報を上記各発音チャンネル毎に
上記制御手段に与える出力手段を含むものであり、上記
制御手段は、上記出力手段により取得した各発音チャン
ネル毎の前記楽音合成手段内部の情報を用いて上記各発
音チャンネル毎に処理を行い、該各発音チャンネル毎の
処理結果を上記楽音合成手段の各発音チャンネルで実施
している楽音合成処理に反映させるものであることを特
徴とする。請求項２に係る発明は、請求項１において、
上記制御手段は、上記出力手段により取得した上記記憶
手段に記憶された情報を用いて処理を行い、該処理結果
を上記楽音合成手段で実行している楽音合成処理に反映
させるとともに、該処理結果が反映された楽音合成処理
に関する上記楽音合成手段内部の情報を用いて処理を行
うものであることを特徴とする。

【０００９】

【作用】楽音合成手段の管轄下にある情報としては例え
ば楽音合成手段がアクセスできる記憶手段に記憶された
楽音を合成するための種々の情報などがある。このよう
な情報は、読出し手段により読出して制御手段に与えら
れる。制御手段は、与えられた情報を元に種々の演算を
行ない、その結果を楽音合成手段に与えて楽音合成を指
示する。したがって、演算は制御手段で行なわれるの
で、楽音合成手段には負担がかからない。制御手段で演
算した結果で楽音合成を行なうので、多種多様な楽音合
成を行ない得る。

【００１０】

【実施例】以下、図面を用いてこの発明の実施例を説明
する。

【００１１】図１は、この発明の一実施例に係る電子楽
器のブロック構成を示す。この実施例の電子楽器は、複
数の鍵盤キーを有する鍵盤１、その鍵盤１からの出力
（キーオン信号、キーオフ信号、キーコードなど）をバ
スライン１４に対して受渡しするための鍵盤インターフ
ェース２、この電子楽器の全体の動作を制御する中央処
理装置（ＣＰＵ）３、リードオンリメモリ（ＲＯＭ）
４、およびランダムアクセスメモリ（ＲＡＭ）５を備え
ている。ＲＯＭ４は、ＣＰＵ３が実行するプログラムお
よび各種のテーブルや定数などを記憶する。ＲＡＭ５に
は、各種のワークレジスタやフラグなどが割当てられて
いる。

【００１２】また、この電子楽器は、操作子６およびこ
の操作子６からの出力をバスライン１４に対して受渡し
するための操作子インターフェース７を備えている。こ
の操作子６は、具体的には後述するような３つのペダル
である。さらに、この電子楽器は、各種の機能が割当て
られている複数のスイッチを含む操作パネル８、この操
作パネル８のパネルインターフェース９、波形データを
記憶している波形記憶回路１０、ＣＰＵ３の指示に基づ
き波形記憶回路１０から波形データを読出して所望の楽
音信号を合成する楽音合成回路１１、および楽音合成回
路１１からの楽音信号に基づいて楽音をスピーカ１３か
ら発生させるサウンドシステム１２を備えている。

【００１３】操作パネル８は後述するようにペダルモー
ド（各ペダルの機能を指定するモード、詳しくは後述す
る）を切換えるためのペダルスイッチを含む。音源回路
すなわち波形記憶回路１０および楽音合成回路１１とし
ては、どのような方式の音源回路を用いてもよいが、こ
の実施例では波形メモリ読出し方式を適用している。１
４は双方向のバスラインである。

【００１４】図２は、この実施例の電子楽器の外観図で
ある。この図において、図１と同一の付番は同一または
共通の部分を示す。この図では簡略に描いてあるが、鍵
盤１の鍵の数は８８鍵ある。操作パネル８には種々のス
イッチが設けられている。８−１はペダルスイッチを示
す。操作子６は、３つのペダル６−１，６−２，６−３
からなる。

【００１５】次に、各ペダルの機能を詳細に説明する
が、その前に楽音のエンベロープ波形につき説明する。

【００１６】図３は、この実施例の電子楽器の音源回路
で発生される楽音のエンベロープ波形の一例を示す。こ
のエンベロープ波形は自然楽器のピアノに似せた楽音を
発生するための波形である。まずキーオン信号ＫＯＮＰ
が入力した時点からアタック部が開始する。アタック部
は楽音の発生が開始されてから最大音量に達するまでの
区間である。アタック部の波形を規定するパラメータ
は、アタックレートＡＲとアタックレベルＡＬである。
アタックレートＡＲはアタック部の波形の傾きを示し、
アタックレベルＡＬはアタック部終了時におけるレベル
すなわち最大音量レベルを示す。アタック部の後、波形
はディケイ部に入る。

【００１７】ディケイ部は、アタックレベルＡＬから減
衰して第１ディケイレベルＤ１Ｌに至る第１ディケイ部
と、この第１ディケイレベルＤ１Ｌからさらに減衰して
第２ディケイレベルＤ２Ｌに至る第２ディケイ部とから
なる。第１ディケイレートＤ１Ｒは第１ディケイ部にお
ける波形の傾きを示し、第２ディケイレートＤ２Ｒは第
２ディケイ部における波形の傾きを示す。ディケイ部の
後、波形はサスティン部に入る。

【００１８】サスティン部は、第２ディケイレベルＤ２
Ｌから比較的ゆっくりと減衰していく区間をいう。サス
ティンレートＳＲはサスティン部の波形の傾きを示す。
サスティン部は、離鍵のタイミングで発生されるキーオ
フ信号ＫＯＦＰが検出されたとき終了する。サスティン
部の後、波形はリリース部に入る。

【００１９】リリース部は、離鍵してから楽音のレベル
が「０」に至るまでの区間をいう。リリースレートＲＲ
はリリース部の波形の傾きを示す。この実施例の電子楽
器では、後述するように右ペダル６−３にダンパーペダ
ルの機能をもたせており、右ペダル６−３の踏み込み量
に応じてリリースレートＲＲが変化するようになってい
る。ダンパーペダルを踏まないときは、楽音が急激に減
衰するように、リリースレートＲＲとしてダンプレート
ＤＲが設定される。

【００２０】上記の各定数すなわちアタックレートＡ
Ｒ、アタックレベルＡＬ、第１ディケイレートＤ１Ｒ、
第１ディケイレベルＤ１Ｌ、第２ディケイレートＤ２
Ｒ、第２ディケイレベルＤ２Ｌ、サスティンレートＳ
Ｒ、およびダンプレートＤＲは、操作される鍵のキーコ
ードおよび操作時のキーベロシティ（鍵速度）ごとに波
形記憶回路１０に記憶されている。波形記憶回路１０に
ついては図１８を参照して後に詳述する。

【００２１】なお、リリースレートＲＲはダンパーペダ
ルの操作量に応じて変化する変数であり、具体的にはＣ
ＰＵ３がアクセスするＲＡＭ５内に記憶領域が確保され
ている所定のレジスタにリリースレートを示す具体的な
数値が設定される。そして、このレジスタに設定された
リリースレートＲＲの値が楽音合成回路１１に出力さ
れ、楽音合成回路１１がその指示にしたがい当該リリー
スレートでエンベロープ波形を発生するようになってい
る。

【００２２】次に、上述した各ペダルの機能を詳細に説
明する。

【００２３】図４は、この実施例の電子楽器の各ペダル
の機能一覧を示す。ペダルモードはペダルスイッチ８−
１により切換えることができる。すなわち、ペダルモー
ドが「０」のときペダルスイッチ８−１を押下するとペ
ダルモード「１」となり、同様にして、ペダルスイッチ
８−１を押下するたびにペダルモードは「１」から
「２」へ、「２」から「３」へ、「３」から「０」へ、
というように切換わる。

【００２４】ペダルモードにかかわらず、右ペダル６−
３はダンパーペダルの機能を果たす。ペダルモードが
「０」のとき、左ペダル６−１はソフトペダル、中央ペ
ダル６−２はソステヌートペダルの機能をそれぞれ果た
す。ペダルモードが「１」のとき、左ペダル６−１は自
動演奏のスタート／ストップペダル、中央ペダル６−２
はソステヌートペダルの機能をそれぞれ果たす。ペダル
モードが「２」のとき、左ペダル６−１はベンドダウン
ペダル、中央ペダル６−２はベンドアップペダルの機能
をそれぞれ果たす。ペダルモードが「３」のとき、左ペ
ダル６−１はブライトダウンペダル、中央ペダル６−２
はブライトアップペダルの機能をそれぞれ果たす。

【００２５】ダンパーペダル（右ペダル６−３）は、従
来の自然楽器のピアノと同様のダンパー効果を得るため
のペダルである。すなわち、ダンパーペダルが踏まれて
いない状態で押鍵し離鍵すると楽音は離鍵の時点から急
激に減衰するが、ダンパーペダルが踏まれている状態で
離鍵するとゆっくりとしたレートで減衰するようにな
る。

【００２６】図３を参照して具体的に説明する。ダンパ
ーペダルが踏まれていない状態では、図３のエンベロー
プ波形のリリースレートＲＲとしてダンプレートＤＲの
値が設定される。ダンパーペダルを目一杯踏み込んだ状
態では、リリースレートＲＲとしてサスティンレートＳ
Ｒの値が設定される。ダンパーペダルを途中まで踏み込
んだ状態では、ダンプレートＤＲとサスティンレートＳ
Ｒとの間でペダルの踏み込み量に応じて補間した値がリ
リースレートＲＲとして設定される。

【００２７】なお、自然楽器のピアノではダンパーペダ
ルが踏まれると全弦のダンパーが全部一度に離れるの
で、押鍵した鍵だけでなく他の弦も共鳴により振動し発
音される。電子楽器においても同様の効果を得るため
に、（チャンネル数は限られているが）空きチャンネル
に共鳴音を割当てて発音するようにしている。

【００２８】ソフトペダルは、従来の自然楽器のピアノ
と同様のソフト効果を得るためのペダルである。ソフト
ペダル（ペダルモード「０」での左ペダル６−１）を踏
み込むことによって楽音がソフトな柔らかい感じとな
る。この電子楽器では、音量が若干小さくなるように楽
音波形に付与するエンベロープの振幅を下げ、さらにエ
ンベロープを付与する乗算回路の後段のフィルタ回路の
カットオフ周波数を下げてくすんだ音にするような方式
でソフトペダルの機能を実現している。

【００２９】ソステヌートペダルは、従来の自然楽器の
ピアノと同様のソステヌート効果を得るためのペダルで
ある。押鍵後にソステヌートペダル（ペダルモード
「０」または「１」での中央ペダル６−２）を踏み込み
離鍵すると、その鍵のみダンパーが離れたものとして処
理される。

【００３０】この実施例の電子楽器は、従来より周知の
自動演奏の機能を備えている。自動演奏のスタート／ス
トップペダルは、この自動演奏の開始／停止を指示す
る。すなわち、自動演奏が停止している状態でスタート
／ストップペダル（ペダルモード「０」での左ペダル６
−１）を踏み込むと自動演奏が開始し、自動演奏が実行
されている状態でスタート／ストップペダルを踏み込む
と自動演奏が停止する。ベンドダウンペダルおよびベン
ドアップペダルは、ピッチベンドをリアルタイムで制御
するペダルである。押鍵後にベンドダウンペダル（ペダ
ルモード「２」での左ペダル６−１）を踏み込むと、踏
み込み量に応じて発音中の楽音の音高（ピッチ）が下が
る。押鍵後にベンドアップペダル（ペダルモード「２」
での中央ペダル６−２）を踏み込むと、踏み込み量に応
じて発音中の楽音のピッチが上がる。すなわち、従来の
シンセサイザなどにおけるピッチベンドホイールの機能
をペダルにより実現している。

【００３１】なお、従来のピッチベンドホイールは中点
復帰型の操作子であり、中点をキーオンされた鍵に対応
するピッチとし、この中点位置からホイールを一方向に
回転させるとピッチが上り、逆方向に回転させるとピッ
チが下がるようになっている。これに対し、ペダルは中
点復帰型でなく端点復帰型の操作子であるので、１つの
ペダルをそのままピッチベンドホイールに代えるのは無
理がある。ペダルを中央付近まで踏み込んだ位置をピッ
チベンドホイールの中点位置に対応させるとすると、常
にペダルを踏み込んでおくかまたはペダルを中点に固定
する特別な機構が必要となってしまうし、ペダルを踏み
込まない状態を中点とするとピッチを上げるか下げるか
の一方しか可能とならないからである。

【００３２】そこで、この実施例では、２つのペダルで
従来のピッチベンドホイールの機能を実現するようにし
ている。すなわち、左および中央の両ペダル６−１，６
−２を踏まない状態をピッチを上下しない中点の状態と
し、左ペダル６−１を踏み込むとピッチが下がり、中央
ペダル６−２を踏み込むとピッチが上がるように設定し
ている。そして、左および中央の両ペダル６−１，６−
２を同時に踏んだときは、ピッチが下がる方向の踏み込
み量とピッチが上がる方向の踏み込み量との差を算出
し、踏み込み量の大きい方向にその差の量だけピッチを
上下させるようにしている。

【００３３】ブライトダウンペダルおよびブライトアッ
プペダルは、楽音の明るさをリアルタイムで制御するペ
ダルである。押鍵後にブライトダウンペダル（ペダルモ
ード「３」での左ペダル）を踏み込むと、発音中の楽音
の音色が暗いものとなる。押鍵後にブライトアップペダ
ル（ペダルモード「３」での中央ペダル）を踏み込む
と、発音中の楽音の音色が明るいものとなる。ブライト
ダウンとブライトアップは、上記のピッチベンドと同様
に両ペダル６−１，６−２の踏み込み量を演算してその
演算結果をブライトに関するパラメータとするように処
理している。

【００３４】次に、この実施例の電子楽器で用いている
レジスタおよびフラグなどを説明する。これらのレジス
タおよびフラグはＲＡＭ５に設定されている。 （ａ）ＫＥＶ：キーイベントフラグである。キーオンイ
ベントまたはキーオフイベントがあったとき、キーオン
またはキーオフの情報を示すフラグ値がセットされる。 （ｂ）ＫＣ：キーコードレジスタである。キーオンまた
はキーオフされた鍵のキーコード（音高情報）が格納さ
れる。 （ｃ）ＫＶ：キーベロシティレジスタである。鍵がキー
オンされたときのタッチ情報であるキーベロシティを示
す値が格納される。 （ｄ）ＳＴ［ｉ］：各発音チャンネルの現在の状態を示
す状態レジスタである。ｉをチャンネルナンバとし、Ｓ
Ｔ［ｉ］の値が「０」のときそのチャンネルが空きチャ
ンネル、「１」のときキーオン状態（鍵が押鍵された状
態）のチャンネル、「２」のときキーオフ状態（鍵が離
鍵された状態）チャンネルであることを示す。

【００３５】（ｅ）ＴＣＨ：トランケートすべきチャン
ネルを示すトランケートチャンネルレジスタである。ト
ランケートとは、空きチャンネルがなく全発音チャンネ
ルが使用中の状態で新たなキーオンがあったときに、使
用中の発音チャンネルの中から適当なチャンネルを選択
しそのチャンネルに新しいキーオンを後着優先で割当て
る処理をいう。トランケートすべきチャンネルの選択は
種々の方式が適用できるが、この実施例では発音中のチ
ャンネルの中でその時点のエンベロープの値が最小のも
のを選択するようにしている。 （ｆ）ＣＨ：チャンネルナンバを格納するチャンネルレ
ジスタである。 （ｇ）ＡＫＣ［ＣＨ］：アサインドキーコードレジスタ
である。ＣＨをチャンネルナンバとし、そのＣＨチャン
ネルに現在どういうキーコードが割当てられているか、
その割当てられているキーコードを格納する。

【００３６】（ｈ）ＢＥＮＤ：ピッチベンド情報を格納
するピッチベンドレジスタである。ピッチベンド情報
は、楽音のピッチをどの程度上下するかを示す値であ
り、−２００≦ＢＥＮＤ≦２００の範囲をとる。その値
がプラスのときピッチを上げることを示し、マイナスの
ときピッチを下げることを示す。その値の絶対値は、ピ
ッチを上下する量をセント値で表したものである。 （ｉ）ＢＲＩＧＨＴ：楽音の明るさ（ブライト）を示す
音色情報を格納するブライトレジスタである。−７≦Ｂ
ＲＩＧＨＴ≦７の範囲をとる。その値がプラスのとき楽
音をより明るくすることを示し、マイナスのとき暗くす
ることを示す。その値の絶対値は、楽音を明るくするあ
るいは暗くする程度を表したものである。 （ｊ）ＳＯＦＴ：楽音の柔らかさ（ソフト）を示す音色
情報を格納するソフトレジスタである。−７≦ＳＯＦＴ
≦０の範囲をとる。その値の絶対値は、楽音をソフトに
する程度を表したものである。ソフトペダルを一番踏み
込んだ状態ではＳＯＦＴ＝−７となり、音色が最も柔ら
かい感じの楽音が発音される。

【００３７】（ｋ）ＲＲ：エンベロープジェネレータが
発生するエンベロープ波形のリリースレートを示すリリ
ースレートレジスタである。 （ｌ）ＰＬ・ＮＥＷ：左ペダル新踏み込み量レジスタで
ある。ペダルのスキャンにより得られた最新の左ペダル
の踏み込み量を示す値が格納される。なお、ペダルの踏
み込み量は「０」から「７」の整数で表され、踏み込ま
ないとき「０」、一杯に踏み込んだとき「７」、途中ま
で踏み込んだときは踏み込み量に応じた「０」から
「７」の間の整数値をそれぞれ取る。下記の（ｍ）〜
（ｑ）に示すレジスタについても同様である。 （ｍ）ＰＬ・ＯＬＤ：左ペダル旧踏み込み量レジスタで
ある。１回前のスキャンにより得られている左ペダルの
踏み込み量を示す値が格納される。 （ｎ）ＰＣ・ＮＥＷ：中央ペダル新踏み込み量レジスタ
である。ペダルのスキャンにより得られた最新の中央ペ
ダルの踏み込み量を示す値が格納される。

【００３８】（ｏ）ＰＣ・ＯＬＤ：中央ペダル旧踏み込
み量レジスタである。１回前のスキャンにより得られて
いる中央ペダルの踏み込み量を示す値が格納される。 （ｐ）ＰＲ・ＮＥＷ：右ペダル新踏み込み量レジスタで
ある。ペダルのスキャンにより得られた最新の右ペダル
の踏み込み量を示す値が格納される。 （ｑ）ＰＲ・ＯＬＤ：右ペダル旧踏み込み量レジスタで
ある。１回前のスキャンにより得られている右ペダルの
踏み込み量を示す値が格納される。 （ｒ）ＰＭ：ペダルモードを示すペダルモードレジスタ
である。ペダルモードの値と各ペダルの機能は図４を参
照して上述した。 （ｓ）ＥＮＶ：発音中の所定チャンネルのエンベロープ
値を格納するエンベロープレジスタである。 （ｔ）ＥＭＣ：発音中の所定チャンネルのうちエンベロ
ープ値が最小のチャンネルを格納する最小エンベロープ
チャンネルレジスタである。

【００３９】なお、上記のレジスタおよびフラグの名称
は、そのレジスタなどを表すとともに、その内容をも表
すものとする。例えば、ＥＭＣというときは、レジスタ
そのものを表すとともに、このレジスタに記憶された最
小エンベロープチャンネルの値をも表すものとする。

【００４０】次に、図５〜図１５のフローチャートを参
照して、この実施例の電子楽器の動作を説明する。

【００４１】図５のメインルーチンを参照して、この電
子楽器の動作がスタートすると、まずステップＳ１で各
レジスタなどのイニシャライズを行う。ここで、ペダル
モードＰＭは「０」に初期設定する。次に、ステップＳ
２で鍵処理を行ない、ステップＳ３で操作子処理を行な
い、ステップＳ４でパネル処理を行なう。鍵処理では、
鍵盤１に鍵操作があるかどうかスキャンニングし、操作
がされていた場合に所定の処理を行なう。操作子処理で
は、操作子６（すなわちペダル６−１，６−２，６−
３）が操作されたかどうかをスキャンニングし、操作さ
れていた場合に所定の処理を行なう。パネル処理では、
操作パネル８のパネルスイッチが操作されたかどうかを
スキャンニングし、操作されていた場合に所定の処理を
行なう。

【００４２】次に、ステップＳ５で発音チャンネル処理
を行なう。発音チャンネル処理は、現在発音されている
各チャンネルのエンベロープを検出して、それが「０」
になったものを空きチャンネルとする処理を行なう。次
に、ステップＳ６で自動演奏処理を行ない、再びステッ
プＳ２に戻る。以上の処理を繰返す。

【００４３】図６のフローチャートを参照して、鍵処理
ルーチン（図５のステップＳ２）では、ステップＳ１１
で鍵盤１の鍵走査（キースキャンニング）を行なう。ス
テップＳ１２でスキャンニングの結果、鍵イベントがあ
るかどうか判別する。鍵イベントがない場合は、そのま
まリターンする。鍵イベントがある場合は、ステップＳ
１３で、キーイベントフラグＫＥＶにキーオンまたはキ
ーオフの別を格納し、キーコードレジスタＫＣにキーオ
ンまたはキーオフされた鍵のキーコードを格納し、キー
ベロシティレジスタＫＶに鍵がキーオンされたときのキ
ーベロシティを格納する。

【００４４】次に、ステップＳ１４で鍵イベントがキー
オンかどうか判別する。キーオンイベントのときは、ス
テップＳ１５でキーオン処理を行なった後、リターンす
る。キーオンイベントでないときはキーオフイベントと
みなし、ステップＳ１６でキーオフ処理を行なった後、
リターンする。

【００４５】図７のフローチャートを参照して、キーオ
ン処理ルーチン（図６のステップＳ１５）では、まずス
テップＳ２１でワークレジスタｉに「０」を設定し、ス
テップＳ２２で第ｉチャンネルが空きチャンネルかどう
か判別する。空きチャンネルであるときは、ステップＳ
２４でチャンネルレジスタＣＨにワークレジスタｉの値
をセットし、ステップＳ２８に進む。第ｉチャンネルが
空きチャンネルでないときは、空きチャンネルを探すた
め、ステップＳ２３でレジスタｉを歩進し、ステップＳ
２５で全チャンネルを調べたかどうか判別する。未だ全
チャンネルを調べていないときは、ステップＳ２２に戻
る。全チャンネルを調べたなら、空きチャンネルがなか
ったということであるから、ステップＳ２６でトランケ
ート処理を行なう。トランケート処理によりトランケー
トすべきチャンネルのチャンネルナンバがレジスタＴＣ
Ｈにセットされるので、ステップＳ２７でレジスタＴＣ
Ｈの値をチャンネルレジスタＣＨにセットし、ステップ
Ｓ２８に進む。以上により、チャンネルレジスタＣＨに
はキーオンされた鍵に割り当てるべきチャンネルナンバ
が格納されたこととなる。

【００４６】次に、ステップＳ２８でチャンネルナンバ
ＣＨのチャンネルの状態ＳＴ［ＣＨ］に「１」をセット
し、そのチャンネルをキーオン状態とする。そして、ス
テップＳ２９でアサインドキーコードレジスタＡＫＣ
［ＣＨ］にキーオンされたキーコードＫＣをセットす
る。次に、ステップＳ３０で楽音合成回路１１のチャン
ネルナンバＣＨのチャンネルに、キーコードＫＣ、キー
ベロシティＫＶ、ピッチベンド情報ＢＥＮＤ、およびキ
ーオン情報ＫＯＮＰを出力する。これにより、楽音合成
回路１１は、発音を開始する。

【００４７】そして、ステップＳ３１で楽音合成回路１
１のフィルタ部のＣＨチャンネルに、キーコードＫＣ、
明るさを示す音色情報ＢＲＩＧＨＴ、柔らかさを示す音
色情報ＳＯＦＴ、およびキーベロシティＫＶを出力す
る。これにより、ステップＳ３０で発音開始された楽音
に指示されたような音色が付与される。ステップＳ３１
の後、リターンする。

【００４８】図８のフローチャートを参照して、キーオ
フ処理ルーチン（図６のステップＳ１６）においては、
まずステップＳ４１でワークレジスタｉに「０」を設定
し、ステップＳ４２で第ｉチャンネルのアサインドキー
コードＡＫＣ［ｉ］が今キーオフされたキーコードＫＣ
に等しいかどうか判別する。等しいときは、キーオフさ
れたのはチャンネルナンバｉのチャンネルであるという
ことであるから、ステップＳ４５に分岐する。

【００４９】ステップＳ４２でアサインドキーコードＡ
ＫＣ［ｉ］がキーオフされたキーコードＫＣに等しくな
い場合は、キーオフされたチャンネルを探すため、ステ
ップＳ４３でレジスタｉを歩進し、ステップＳ４４で全
チャンネルを調べたかどうか判別する。未だ全チャンネ
ルを調べていないときは、ステップＳ４２に戻る。全チ
ャンネルを調べたなら、キーオフされたチャンネルがな
かったということであるから、そのままリターンする。

【００５０】キーオフされたチャンネルが発見された場
合は、ステップＳ４５でチャンネルレジスタＣＨにワー
クレジスタｉの値すなわちキーオフされたチャンネルの
チャンネルナンバをセットし、ステップＳ４６でチャン
ネルナンバＣＨのチャンネルの状態ＳＴ［ＣＨ］に
「２」をセットし、そのチャンネルをキーオフ状態とす
る。そして、ステップＳ４７で楽音合成回路１１のエン
ベロープジェネレータ部に、リリースレートＲＲおよび
キーオフ情報ＫＯＦＰを出力してリターンする。これに
より、楽音合成回路１１は、リリースレートＲＲでチャ
ンネルナンバＣＨのチャンネルの消音を開始する。

【００５１】図９のフローチャートを参照して、操作子
処理ルーチン（図５のステップＳ３）においては、まず
ステップＳ５１で左ペダル６−１の操作量（踏み込み
量）を検出して、レジスタＰＬ・ＮＥＷに格納する。次
に、ステップＳ５２で左ペダルの新踏み込み量ＰＬ・Ｎ
ＥＷが１回前のスキャンにより得られている旧踏み込み
量ＰＬ・ＯＬＤと等しいかどうかすなわち左ペダル６−
１の操作があったかどうか判別する。左ペダル６−１の
操作がなければ、ステップＳ５５に分岐する。ステップ
Ｓ５２で左ペダル６−１の操作があったことが検出され
たときは、ステップＳ５３で左ペダル（ＰＬ）処理を行
ない、ステップＳ５４で旧踏み込み量ＰＬ・ＯＬＤに新
踏み込み量ＰＬ・ＮＥＷの値をセットし、ステップＳ５
５に進む。

【００５２】中央ペダル６−２および右ペダル６−３に
ついても同様に処理される。すなわち、ステップＳ５５
で中央ペダル６−２の操作量を検出して、レジスタＰＣ
・ＮＥＷに格納する。次に、ステップＳ５６で中央ペダ
ル６−２の操作があったかどうか判別し、操作がなけれ
ばステップＳ５９に分岐する。ステップＳ５６で中央ペ
ダル６−２の操作があったことが検出されたときは、ス
テップＳ５７で中央ペダル（ＰＣ）処理を行ない、ステ
ップＳ５８で旧踏み込み量ＰＣ・ＯＬＤに新踏み込み量
ＰＣ・ＮＥＷの値をセットし、ステップＳ５９に進む。

【００５３】ステップＳ５９で右ペダル６−３の操作量
を検出して、レジスタＰＲ・ＮＥＷに格納する。次に、
ステップＳ６０で右ペダル６−３の操作があったかどう
か判別し、操作がなければリターンする。ステップＳ６
０で右ペダル６−３の操作があったことが検出されたと
きは、ステップＳ６１で右ペダル（ＰＲ）処理を行な
い、ステップＳ６２で旧踏み込み量ＰＲ・ＯＬＤに新踏
み込み量ＰＲ・ＮＥＷの値をセットし。リターンする

【００５４】図１０のフローチャートを参照して、左ペ
ダル処理ルーチン（図９のステップＳ５３）では、まず
ステップＳ７１で現在のペダルモードＰＭを判別し、ペ
ダルモードＰＭが「０」のときはステップＳ７２へ、
「１」のときはステップＳ７３へ、「２」のときはステ
ップＳ７４へ、「３」のときはステップＳ７６へ、それ
ぞれ分岐する。ステップＳ７２ではペダルモードが
「０」で左ペダルが操作されたということであるから、
楽音の柔らかさを示す音色情報ＳＯＦＴに踏み込み量Ｐ
Ｌ・ＮＥＷの符号をマイナスとした値をセットしリター
ンする。この音色情報ＳＯＦＴは図７のステップＳ３１
で楽音合成回路１１に出力され、楽音に反映される。

【００５５】ステップＳ７３ではペダルモードが「１」
で左ペダルが操作されたということであるから、自動演
奏の開始／停止処理を行ないリターンする。

【００５６】ステップＳ７４ではペダルモードが「２」
で左ペダルが操作されたということであるから、ベンド
ダウン処理を行なう。すなわち、ステップＳ７４で２０
０×（ＰＣ・ＮＥＷ−ＰＬ・ＮＥＷ）／７を算出してピ
ッチベンド情報ＢＥＮＤにセットする。そして、ステッ
プＳ７５でこのピッチベンド情報ＢＥＮＤを楽音合成回
路１１のチャンネルナンバＣＨのチャンネルに出力して
リターンする。これにより、ピッチベンド情報ＢＥＮＤ
で指示された量だけ楽音のピッチが上下される。

【００５７】左ペダル６−１および中央ペダル６−２は
それぞれ３ビットの出力すなわち「０」から「７」の整
数値を踏み込み量として出力するようになっている。そ
して、これらのペダルを同時に踏み込むこともあるの
で、踏み込み量の差を演算している。上記のステップＳ
７４では、踏み込み量の差（ＰＣ・ＮＥＷ−ＰＬ・ＮＥ
Ｗ）が「７」で除算され「２００」と積算される。した
がって、ピッチベンド情報ＢＥＮＤの最小値は「−２０
０」（中央ペダルは踏み込まず左ペダルを一杯に踏み込
んだ状態）で、最大値は「２００」（左ペダルは踏み込
まず中央ペダルを一杯に踏み込んだ状態）となる。この
値はセント値を表しているので、上下に全音分のピッチ
ベンドが可能である。

【００５８】また、ピッチベンド情報ＢＥＮＤは、鍵が
キーオンされたときに図７のステップＳ３０で出力され
るとともに、ペダルモードＰＭが「２」で左ペダル（ま
たは中央ペダル）が操作され踏み込み量が変化したとき
にも上記ステップＳ７５で出力される。したがって、ペ
ダル操作に応じリアルタイムでピッチベンド処理を行な
うことができる。

【００５９】ステップＳ７６ではペダルモードが「３」
で左ペダルが操作されたということであるから、楽音の
明るさを示す音色情報ＢＲＩＧＨＴに中央ペダルの踏み
込み量ＰＣ・ＮＥＷから左ペダルの踏み込み量ＰＬ・Ｎ
ＥＷを引いた差をセットしリターンする。この音色情報
ＢＲＩＧＨＴは図６のステップＳ３１で楽音合成回路１
１に出力され、楽音に反映される。

【００６０】図１１のフローチャートを参照して、中央
ペダル処理ルーチン（図９のステップＳ５７）では、ま
ずステップＳ８１で現在のペダルモードＰＭを判別し、
ペダルモードＰＭが「０」または「１」のときはステッ
プＳ８２へ、「２」のときはステップＳ８３へ、「３」
のときはステップＳ８５へ、それぞれ分岐する。ステッ
プＳ８２ではペダルモードが「０」または「１」で中央
ペダルが操作されたということであるから、ソステヌー
ト処理を行なった後、リターンする。

【００６１】ステップＳ８３ではペダルモードが「２」
で中央ペダルが操作されたということであるから、ベン
ドアップ処理を行なった後、リターンする。このステッ
プＳ８３およびＳ８４の処理は、左ペダル処理のステッ
プＳ７４およびＳ７５と同じである。

【００６２】ステップＳ８５ではペダルモードが「３」
で中央ペダルが操作されたということであるから、前述
の左ペダル処理のステップＳ７６と同じように音色情報
ＢＲＩＧＨＴをセットしリターンする。

【００６３】図１２のフローチャートを参照して、右ペ
ダル処理ルーチン（図９のステップＳ６１）では、まず
ステップＳ９１でワークレジスタｉをゼロクリアし、ス
テップＳ９２でチャンネルナンバｉのチャンネルがキー
オフ状態であるか判別する。キーオフ状態のときは、ス
テップＳ９３で楽音合成回路１１よりキーコードＫＣに
応じダンプレートＤＲとサスティンレートＳＲを読出
す。ダンプレートＤＲとサスティンレートＳＲは波形記
憶回路１０に記憶されており、この波形記憶回路１０は
原則として楽音合成回路１１からのみアクセスできる。
したがって、通常はＣＰＵ３から波形記憶回路１０内の
情報を得ることはできない。しかし、この実施例の電子
楽器では、ＣＰＵ３から楽音合成回路１１のインターフ
ェースを介して波形記憶回路１０内の所要の情報（ここ
ではダンプレートＤＲとサスティンレートＳＲ）を読出
すことができるようになっている。この機能については
楽音合成回路１１の詳細な構成とともに後述する。

【００６４】次に、ステップＳ９４でＤＲ−（ＤＲ−Ｓ
Ｒ）×ＰＲ・ＮＥＷ／７を算出し、算出結果をリリース
レートＲＲにセットする。これにより、右ペダル６−３
を踏み込まないとき（ＰＲ・ＮＥＷ＝０）は、リリース
レートＲＲ＝ＤＲとなり、離鍵から急激に減衰するよう
にリリースレートＲＲが設定される。また、右ペダル６
−３を一杯に踏み込んだとき（ＰＲ・ＮＥＷ＝７）は、
リリースレートＲＲ＝ＳＲとなり、離鍵以前のサスティ
ンレートＳＲでゆっくり減衰するようにリリースレート
ＲＲが設定される。さらに、右ペダル６−３を途中まで
踏み込んだときは、踏み込み量に応じて減衰するように
上記式のようにリリースレートＲＲが設定される。

【００６５】次に、ステップＳ９５で楽音合成回路１１
のエンベロープジェネレータ部の第ｉチャンネルにリリ
ースレートＲＲを出力し、ステップＳ９６に進む。ステ
ップＳ９２で当該チャンネルがキーオフ状態でない場合
は、そのままステップＳ９６に進む。ステップＳ９６で
レジスタｉを歩進し、ステップＳ９７で全チャンネル調
べたかを判別する。全チャンネルを調べたならリターン
し、未だ全チャンネルを調べていないならステップＳ９
４に戻って次のチャンネルについて同様の処理を行な
う。

【００６６】なお、リリースレートＲＲはこのステップ
Ｓ９５とともに図８のステップＳ４７でも同様に楽音合
成回路１１に出力される。したがって、離鍵した時点の
ダンパーペダルの踏み込み量に応じてリリース部の波形
が出力されるとともに、リリース部波形を出力している
途中でダンパーペダルが操作されたときにも新たな踏み
込み量に応じてリリース部の波形が出力される。このよ
うに、リアルタイムでダンパーペダルの操作を楽音のリ
リース部に反映させている。

【００６７】図１３のフローチャートを参照して、パネ
ル処理ルーチン（図５のステップＳ４）では、まずステ
ップＳ１０１で操作パネル８のパネルスイッチが操作さ
れたかどうかを走査し、ステップＳ１０２でパネルイベ
ントがあるかどうか判別する。パネルイベントがなけれ
ばそのままリターンする。パネルイベントがあるとき
は、ステップＳ１０３でレジスタＳＷＥＶにイベントの
あったパネルスイッチのオン／オフの別をセットし、レ
ジスタＳＷＣにイベントのあったパネルスイッチのスイ
ッチ番号をセットする。そして、ステップＳ１０４でイ
ベントのあったパネルスイッチに対応する処理を行ない
リターンする。

【００６８】図１４は、上記のパネル処理ルーチンにお
いてペダルスイッチ８−１のオンイベントがあったとき
対応スイッチ処理Ｓ１０４として実行されるペダルスイ
ッチ処理ルーチンを示す。ペダルスイッチ処理ルーチン
では、まずステップＳ１１１でペダルモードＰＭが
「３」であるかどうか判別する。ペダルモードＰＭが
「３」でペダルスイッチ８−１がオンされたときは、ス
テップＳ１１２でペダルモードＰＭを「０」とし、ステ
ップＳ１１４に進む。ペダルモードＰＭが「３」以外で
ペダルスイッチ８−１がオンされたときは、ステップＳ
１１３でペダルモードＰＭを歩進し、ステップＳ１１４
に進む。

【００６９】ステップＳ１１４でペダルモードＰＭをデ
ィスプレイに表示し、ステップＳ１１５で３つのペダル
の旧踏み込み量ＰＬ・ＯＬＤ，ＰＣ・ＯＬＤ，ＰＲ・Ｏ
ＬＤをすべて「０」とし、さらにステップＳ１１６でピ
ッチベンド情報ＢＥＮＤおよび音色情報ＢＲＩＧＨＴを
「０」とする。これらの各レジスタを「０」クリアする
のは、ペダルを踏みながらペダルスイッチをオンしたと
きに、一旦強制的に初期状態（ペダルが踏まれていない
状態）とし次にペダルの踏み込みを検出したときから新
たにペダル操作がされたように取り扱うためである。

【００７０】図１５を参照して、発音チャンネル処理
（図５のステップＳ５）では、まずステップＳ１２１で
ワークレジスタｉを「０」クリアし、ステップＳ１２２
でレジスタＭＩＮにこの実施例の電子楽器の楽音合成回
路１１のエンベロープジェネレータで発生するエンベロ
ープ値の最大値をセットする。そして、ステップＳ１２
３でチャンネルナンバｉのチャンネルが発音していない
かどうか判別する。第ｉチャンネルが発音していないと
きは、次のチャンネルを処理すべくステップＳ１３１に
進む。

【００７１】第ｉチャンネルが発音しているときは、ス
テップＳ１２４で楽音楽音合成回路１１の第ｉチャンネ
ルのエンベロープ値をエンベロープレジスタＥＮＶにセ
ットし、ステップＳ１２５でそのエンベロープ値ＥＮＶ
が「０」かどうか判別する。エンベロープ値ＥＮＶが
「０」でないときは、ステップＳ１２８に進む。エンベ
ロープ値ＥＮＶが「０」のときは、すでに消音されてい
ると言うことだから、ステップＳ１２６で状態レジスタ
ＳＴ［ｉ］を「０」とし第ｉチャンネルを空きチャンネ
ル状態とする。そして、ステップＳ１２７でアサインド
キーコードＡＫＣ［ｉ］を「０」とし、ステップＳ１２
８に進む。

【００７２】ステップＳ１２８でエンベロープ値ＥＮＶ
がレジスタＭＩＮの値より小さいかどうか判別する。小
さくないときは、ステップＳ１３１に進む。エンベロー
プ値ＥＮＶがレジスタＭＩＮの値より小さいときは、今
まで参照したチャンネルの中でそのチャンネル（チャン
ネルナンバｉのチャンネル）のエンベロープ値が最小で
あるということであるから、ステップＳ１２９で最小エ
ンベロープチャンネルＥＭＣにワークレジスタｉの値を
セットし、ステップＳ１３０でレジスタＭＩＮにエンベ
ロープ値ＥＮＶをセットし、ステップＳ１３１に進む。

【００７３】ステップＳ１３１でレジスタｉを歩進し、
ステップＳ１３２で全チャンネルを調べたかどうか判別
する。全チャンネルを調べていないときは、ステップＳ
１２３に戻って次のチャンネルについて同様の処理を行
なう。全チャンネルを調べたならば、リターンする。

【００７４】結果として、エンベロープ値ＥＮＶが
「０」のチャンネルは空きチャンネルとされ、エンベロ
ープ値ＥＮＶが最小のチャンネルはそのチャンネル番号
がレジスタＥＭＣに設定される。この最小エンベロープ
チャンネルＥＭＣはトランケート処理において用いられ
る。

【００７５】次に、この実施例の電子楽器の音源回路に
つき詳細に説明する。

【００７６】図１６は、この実施例の電子楽器の音源回
路すなわち図１の楽音合成回路１１および波形記憶回路
１０の詳細なブロック構成を示す。この図の音源回路は
時分割多重化処理により複数音を同時に発音可能な波形
メモリ読出し方式の音源である。

【００７７】インターフェース１０１は、図１のバスラ
イン１４から入力された各種のデータを音源回路全体に
供給するためのインターフェースである。また、ここに
入出力される各データについて、時分割チャンネル分の
シフトレジスタを備えており、ＣＰＵ３から与えられる
データを音源内部の各回路に対してそれぞれの時分割タ
イミングにおいて、継続的に与えることができるように
なっている。その他に音源回路内部のデータをＣＰＵ３
に出力するためにも利用される。

【００７８】ＣＰＵ３から与えられるデータとしては、
例えば、キーコードＫＣ、キーベロシティＫＶ、キーオ
ン／オフ信号ＫＯＮＰ／ＫＯＦＰ、ピッチベンド情報Ｂ
ＥＮＤ、音色情報ＳＯＦＴ，ＢＲＩＧＨＴ、およびリリ
ースレートＲＲなどがある。逆に、ＣＰＵ３の指令に応
じてこの音源回路からＣＰＵ３に出力されるデータとし
ては、音源の各チャンネルのエンベロープ値ＥＮＶ、サ
スティンレートＳＲ、およびダンプレートＤＲなどがあ
る。

【００７９】特に、この実施例の電子楽器は、音源回路
内部で管理されている情報をＣＰＵ３で得ることができ
る点を特徴とする。

【００８０】通常、図１のような構成の電子楽器では、
全体の動作を制御するＣＰＵと、そのＣＰＵからの指示
に基づいて楽音合成を行なう音源回路とに、大きく分割
され機能が分けられている。音源回路の方は、いわゆる
楽音合成を行なう音源チップ（楽音合成回路１１）と楽
音合成のための種々の情報（例えば、この実施例のよう
な波形メモリ読出しタイプのものなら、楽音波形データ
およびエンベロープデータ）を記憶するＲＯＭ（波形記
憶回路１０）を中心として構成される。

【００８１】ここで、波形記憶回路を構成するＲＯＭ
は、通常は、楽音合成回路を構成する音源チップからの
みアクセスされ、電子楽器全体の動作を制御するＣＰＵ
からは直接にアクセスすることはできない。より少ない
ビット数で有効にアドレッシングできるようにするため
であり、かつ従来は有効に機能分割しておりＣＰＵがこ
れらのデータを必要としないように構成されていたから
である。

【００８２】例えば、従来より、ダンパーペダルが踏ま
れているかいないかのみを検出する電子楽器があった。
これは、あらかじめ波形記憶回路にゆっくり減衰するエ
ンベロープデータと急激に減衰するエンベロープデータ
との２種類のデータを用意しておくものである。そし
て、キーオフのときはＣＰＵはダンパーペダルの状態を
検出し、その状態（踏まれているかいないか）を楽音合
成回路に送出する。楽音合成回路はこれを受けて、ダン
パーペダルが踏まれているならゆっくり減衰するエンベ
ロープで、踏まれていないなら急激に減衰するエンベロ
ープで、それぞれ楽音を発生していた。このとき、ＣＰ
Ｕは音源回路の内部の情報を知る必要はなかった。

【００８３】ところが、電子楽器がより高機能となり、
この実施例のようにダンパーペダルの踏み込み状態の中
間段階を取ることができるようになると、問題点が生ず
る。例えば、ダンパーペダルをどの程度踏み込んだかを
示す踏み込み量をＣＰＵから楽音合成回路に送出し、楽
音合成回路内でその踏み込み量に応じたエンベロープを
発生させる方式が考えられる。しかし、この方式では楽
音合成回路内でリリースレートなどを計算しなくてはな
らず、楽音合成回路の側にハードウエア上の負担がかか
る。場合によっては楽音合成回路の側に新たなハードウ
エアを設けなければならなくなる。

【００８４】また、ＣＰＵそのものがダンパーペダルの
踏み込み量に応じたリリースレートを算出し、楽音合成
回路に送出する方式も考えられる。この方式によれば、
楽音合成回路の側にハードウエア上の負担をかけること
はない。しかし、ＣＰＵでリリースレートを算出するた
めには、１番急激に減衰するレートと１番ゆっくりと減
衰するレートとのデータを持っていなければならず、一
方これらのデータは楽音合成回路が管轄する波形記憶回
路にあってＣＰＵからはアクセスできない。ＣＰＵから
アクセスできる記憶回路を設けてこれらのデータを用意
しておくことも考えられるが、このようなレートのデー
タはキーコード（あるいは音域）ごとにかつ音色ごとに
用意しなければならず、かなりの記憶容量を要する。同
じデータ（それも容量の大きなデータ）を２か所に用意
するのは不合理である。

【００８５】そこで、この実施例の電子楽器では、楽音
合成回路１１を構成する音源チップからこれらのデータ
を個別にＣＰＵに渡せるようにしている。具体的には、
音源チップに付属する波形記憶回路（ＲＯＭ）１０に記
憶されているサスティンレートＳＲとダンプレートＤＲ
とを、インターフェース１０１を介してＣＰＵ３に渡せ
るようになっている。

【００８６】ＣＰＵ３は、ダンパーペダル（右ペダル６
−３）の状態が変わったとき、これらのデータを読出し
て演算してリリースレートを算出し、算出結果を楽音合
成回路１１に渡す。楽音合成回路１１では、渡されたリ
リースレートにしたがってエンベロープ波形を発生すれ
ばよいので、処理上の負担が増えることがなく、新たな
ハードウエアの用意をする必要もない。ＣＰＵ３におけ
る演算は迅速簡単に実行できる。容量の大きな同じデー
タを２か所に持つ必要もない。ダンパーペダルはそれ程
大きく変化することもないので、ＣＰＵと音源チップの
間の通信も容易で迅速に行うことができ、リアルタイム
でダンパーペダルの操作を楽音に反映させることができ
る。

【００８７】図１６を参照して、アドレス設定回路１０
２は、インターフェース１０１を介して入力したキーコ
ードＫＣ、キーベロシティＫＶ、およびキーオン／オフ
信号ＫＯＮＰ／ＫＯＦＰに基づいて、波形記憶回路１０
から読出すべき楽音波形データのアドレスに関する情報
ＡＤＤＲを設定する。

【００８８】ここで、波形記憶回路１０内の楽音波形デ
ータについて説明する。ピアノなどの自然楽器の波形で
は、楽音のアタック部に音色を決定する大きな特徴があ
る。この実施例では、それらの特徴のある部分を波形の
アタック部として波形記憶回路１０に記憶している。こ
れに対し、楽音の持続部では、振幅は押鍵からの時間に
応じて減少していくものの、波形の形状自体はアタック
部ほどは変化しない。そこで、ループ部として一定区間
の波形を波形記憶回路１０に記憶し、それを繰返し読出
すようにしている。これによりメモリの節約を行なって
いる。

【００８９】アタック部およびループ部に関しては、波
形の分解能を保つために自然楽器から採取した波形をそ
のまま使うのではなく、波形記憶回路１０の１語のビッ
ト数に応じて正規化された波形とする。すなわち、周波
数特性は変化するが、記憶してある波形データのエンベ
ロープ形状は最初から最後まで一定となっているという
ことである。

【００９０】なお、ループ部は波形の接続を容易にする
ために基本周波数の位相０の位置から記憶されているも
のとする。

【００９１】図１７は、波形記憶回路１０内の楽音波形
データの記憶状態を示す概念図である。この図では、特
にアタック部波形の記憶概念を示してある。自然楽器で
は、その発音のさせ方および音高によって楽音の特性に
大きな違いがあることが知られている。ここでは、キー
ベロシティ（押鍵速度）ＫＶとキーコード（音高）ＫＣ
の２次元の配列それぞれに波形を記憶し、自然楽器にお
けるそれらの挙動を実現するようにしている。ただし、
すべてのキーベロシティＫＶとキーコードＫＣに対応す
る配列を作らなくとも、特徴をとらえることが可能であ
るので、この場合では、キーベロシティＫＶをＮ＋１段
階、キーコードをＭ＋１段階に分割している。ＷＡ
（ｊ，ｋ）は、キーベロシティＫＶがｊ段階でキーコー
ドＫＣがｋ段階に属するようなキーオンに対するアタッ
ク部波形データを示す。ループ部波形の記憶概念はここ
には示さないが、図１７のアタック部波形と同様の構成
となっている。なお、リリース部波形データを別に備え
るようにしてもよい。

【００９２】図１８は、波形記憶回路１０の内部のメモ
リ構成詳細図である。図１８（ａ）は、波形記憶回路１
０全体の構成を示す。アタック部およびループ部に対し
てはそれぞれ独立のテーブル（アタック部テーブル２０
１およびループ部テーブル２０２）が備えられている。
それぞれのテーブル２０１，２０２は、キーベロシティ
ＫＶとキーコードＫＣに応じて、波形記憶部２０５中の
ある波形の先頭アドレスＳＴＡＲＴ・ＡＤと終了アドレ
スＥＮＤ・ＡＤとを含んでいる。

【００９３】図１８（ｂ）は、アタック部テーブル２０
１の内容である。アタック部の波形データ（波形記憶部
２０５に記憶されている）ＷＡは図１７に示したように
キーベロシティＫＶとキーコードＫＣのそれぞれによっ
て配列化されている。ここで、キーベロシティＫＶは図
１７において示した通りＮ＋１段階に分割されており、
キーコードＫＣはＭ＋１段階に分割されている。分割数
を増やせば増やすほど、正確な自然楽器のシミュレート
が可能となるが、そのためには多くの記憶領域を必要と
する。そこで、波形記憶回路１０内のデータの書換えの
みで、それらの相反する要求を調整可能とするために、
アタック部テーブル２０１の先頭位置に、キーベロシテ
ィＫＶの変化幅とキーコードＫＣの変化幅を設定する領
域ＫＶレンジおよびＫＣレンジを設けてある。

【００９４】この「ＫＶレンジ」にはキーベロシティＫ
Ｖの変化幅が記憶されており、「ＫＣレンジ」にはキー
コードＫＣの変化幅が記憶されている。図１７の場合で
は、「ＫＶレンジ」はＮ＋１で、「ＫＣレンジ」はＭ＋
１である。２つのレンジ設定領域の後には、キーベロシ
ティとキーコードとの２次元のデータで参照する各波形
のスタートアドレスＳＴＡＲＴ・ＡＤとエンドアドレス
ＥＮＤ・ＡＤとが記憶されている。

【００９５】図１８（ｃ）は、ループ部テーブル２０２
の内容である。ループ部の波形データ（波形記憶部２０
５に記憶されている）ＷＬもアタック部の波形データと
同様にキーベロシティＫＶとキーコードＫＣのそれぞれ
によって配列化されている。キーベロシティＫＶがＮ＋
１段階に、キーコードＫＣがＭ＋１段階に、それぞれ分
割されているのはアタック部と同じである。また、先頭
位置にＫＶレンジおよびＫＣレンジを設けてあるのもア
タック部と同じである。レンジ設定領域の後には、キー
ベロシティとキーコードとの２次元のデータで参照する
各ループ部波形のスタートアドレスＳＴＡＲＴ・ＡＤと
エンドアドレスＥＮＤ・ＡＤとが記憶されている。

【００９６】図１８（ｄ）は、第１のエンベロープテー
ブル２０３の内容を示す。第１のエンベロープテーブル
２０３は、アタック部のエンベロープ波形を出力するた
めのデータを記憶している。アタック部テーブル２０１
およびループ部テーブル２０２の分割に対応して同様に
分割されている。すなわち、キーベロシティＫＶがＮ＋
１段階に、キーコードＫＣがＭ＋１段階に、それぞれ分
割され、各段階ごとに、アタックレートＡＲ、アタック
レベルＡＬ、第１ディケイレートＤ１Ｒ、第１ディケイ
レベルＤ１Ｌ、第２ディケイレートＤ２Ｒ、および第２
ディケイレベルＤ２Ｌを配列化して記憶してある。

【００９７】図１８（ｅ）は、第２のエンベロープテー
ブル２０４の内容を示す。第２のエンベロープテーブル
２０４は、ループ部のエンベロープ波形を出力するため
のデータを記憶している。アタック部テーブル２０１お
よびループ部テーブル２０２の分割に対応して同様に分
割されている。すなわち、キーベロシティＫＶがＮ＋１
段階に、キーコードＫＣがＭ＋１段階に、それぞれ分割
され、各段階ごとに、サスティンレートＳＲおよびダン
プレートＤＲを配列化して記憶してある。

【００９８】図１８（ｆ）は、波形記憶部２０５の内容
を示す。波形記憶部２０５は、図１７に示した配列化し
たアタック部波形データＷＡ（０，０）〜ＷＡ（Ｍ，
Ｎ）を有するとともに、配列化したループ部波形データ
ＷＬ（０，０）〜ＷＬ（Ｍ，Ｎ）を有する。

【００９９】図１６を参照して、鍵盤の押鍵時、ＣＰＵ
３は音源回路にキーベロシティ情報ＫＶ、キーコードＫ
Ｃおよびキーオン信号ＫＯＮＰを与える。これらはイン
ターフェース１０１を介してアドレス設定回路１０２に
入力する。アドレス設定回路１０２は、波形記憶回路１
０のアタック部テーブル２０１中の前述の「ＫＶレン
ジ」および「ＫＣレンジ」を参照して、現在のキーベロ
シティＫＶおよびキーコードＫＣに対応したアタック波
形ＷＡの読出し先頭アドレスＳＴＡＲＴ・ＡＤと読出し
終了アドレスＥＮＤ・ＡＤを得て、アドレス生成回路１
０４に出力する。また、アドレス生成回路１０４からル
ープ部へ移行する指示信号ＬＯＯＰ・ＲＥＱが送出され
たとき、アドレス設定回路１０２はこれを受けて、その
キーベロシティＫＶおよびキーコードＫＣに対応したル
ープ波形ＷＬの読出し先頭アドレスＳＴＡＲＴ・ＡＤと
読出し終了アドレスＥＮＤ・ＡＤを得て、アドレス生成
回路１０４に出力する。

【０１００】位相発生回路１０５では、インターフェー
ス１０１より与えられるキーコードＫＣおよびベンド情
報ＢＥＮＤに基づいて、波形記憶回路１０の読出し位相
情報ＩおよびＦを形成する。ここで、Ｉは位相情報の整
数部であり、Ｆは位相情報の少数部である。この位相情
報に応じて、実際に発生される楽音のピッチが定まる。
アドレス生成回路１０４に与えられた位相情報の整数
部Ｉは、アドレス設定回路１０２から与えられるＳＴＡ
ＲＴ・ＡＤと加算され、実際に読出すアドレス信号ＡＤ
として波形記憶回路１０に出力される。さらに、整数部
Ｉの累算を繰返してアドレス信号ＡＤとして出力するこ
とにより、対応するアタック部波形およびループ部波形
データがＷ１として読み出される。

【０１０１】位相情報の少数部Ｆは補間回路１０６に与
えられる。補間回路１０６では、波形記憶回路１０から
の波形データＷ１を、位相情報の少数部Ｆで時間軸方向
に補間して波形Ｗ２を出力する。波形記憶回路１０に記
憶されている波形データは異なるピッチの楽音に対して
共通であるので、単に整数部のみで読出した場合、不要
なノイズが発生してしまう。ここでは、位相情報の整数
部Ｆを用いることによって、それらを防ぐとともに波形
データの容量の圧縮も可能としている。

【０１０２】エンベロープ生成回路１０７は、インター
フェース１０１から与えられるキーベロシティ情報Ｋ
Ｖ、キーコードＫＣ、およびキーオン信号ＫＯＮＰに応
じて、波形記憶回路１０の第１エンベロープテーブル２
０３からアタックレートＡＲ、アタックレベルＡＬ、第
１ディケイレートＤ１Ｒ、第１ディケイレベルＤ１Ｌ、
第２ディケイレートＤ２Ｒ、および第２ディケイレベル
Ｄ２Ｌを読出し、アタック部からディケイ部までのエン
ベロープ信号ＥＮを発生する。またエンベロープ生成回
路１０７は、アタック部に引続き、波形記憶回路１０の
第２エンベロープテーブル２０４からサスティンレート
ＳＲを読出し、さらにインターフェース１０１を介して
リリースレートＲＲを入力して、サスティン部からリリ
ース部までのエンベロープ信号ＥＮを発生する。なお、
波形記憶回路１０の波形データＷＡ，ＷＬの読出しとエ
ンベロープデータの読出しとは時分割でほぼ並行して行
われるようになっており、そのような読出しが可能とな
るようにアドレス生成回路１０４はアドレスを時分割で
出力する。

【０１０３】エンベロープ生成回路１０７が出力するエ
ンベロープ信号ＥＮの外形は図３に示したような形状で
あり、ピアノの２段減衰（ピアノ音のエンベロープ形状
は、エンベロープの最大点からの比較的早い減衰と、そ
こからの比較的ゆっくりした減衰の２段階の減衰をもつ
ことが知られている。）の特徴を示している。また、エ
ンベロープ生成回路１０７は、音色情報ＳＯＦＴを入力
し、これに応じてエンベロープの振幅値をスケーリング
して出力する。結果として、図３のようなエンベロープ
波形の振幅方向ＬＬの全体のスケーリングが、キーベロ
シティＫＶおよび音色情報ＳＯＦＴに応じて決定される
こととなる。なお、図３のエンベロープ波形の時間方向
ＴＴのスケーリングはキーコードＫＣにより決定され
る。

【０１０４】以上のようにして、補間回路１０６から波
形信号Ｗ２が出力され、エンベロープ生成回路１０７か
らエンベロープ信号ＥＮが出力される。乗算回路１０８
は、波形信号Ｗ２とエンベロープ信号ＥＮを乗算する。
これにより、波形信号Ｗ２にピアノ音と同様のエンベロ
ープＥＮが付与されたこととなる。

【０１０５】乗算結果は波形信号Ｗ３としてフィルタ回
路１０９に入力する。フィルタ回路１０９は、波形信号
Ｗ３を加工して最終的な出力Ｗを生成する。

【０１０６】図１９は、フィルタ回路１０９の一例を示
す。ここでは１次ローパスフィルタを用いた。フィルタ
回路１０９は、乗算回路１０８の出力波形信号Ｗ３を入
力する加算器３０１、加算器３０１の加算結果に係数α
を乗算する乗算器３０２、乗算器３０２の乗算結果を入
力する加算器３０４、および加算器３０４の加算結果を
入力する遅延回路３０５を備えている。乗算器３０２に
入力する係数αは、係数変換回路３０３により生成され
る。遅延回路３０５において所定のクロック分だけ遅延
された出力信号は、その符号を反転されて加算器３０１
に入力し、波形信号Ｗ３に対する加算分となる。また、
遅延回路３０５からの出力信号は、加算器３０４に入力
し、乗算器３０２の乗算結果に加算される。このフィル
タ回路１０９からの最終的な出力信号Ｗは加算器３０４
の出力段から取り出している。

【０１０７】図２０は、係数変換回路３０３のブロック
図を示す。係数変換回路３０３は、キーコードＫＣ、キ
ーベロシティＫＶ、および音色情報ＳＯＦＴ，ＢＲＩＧ
ＨＴを入力し係数αを出力する。係数変換回路３０３
は、キーコードＫＣを入力してそれに対応する係数α１
を出力するα１テーブル３１１、係数α１に係数ｋ１を
乗算する乗算器３１２、および乗算器３１２の出力α２
に係数ｋ２を乗算する乗算器３１４を具備する。係数ｋ
１は、音色情報ＳＯＦＴ，ＢＲＩＧＨＴに応じてｋ１テ
ーブル３１３から出力される。係数ｋ２は、キーベロシ
ティＫＶに応じてｋ２テーブル３１５から出力される。

【０１０８】キーコードＫＣに対応する係数α１はテー
ブルでなく演算で求めてもよい。最終的に出力される係
数αは、係数α１に係数ｋ１，ｋ２を乗じたものとな
る。基準カットオフ周波数Ｆｃが基本周波数の例えば１
０倍とすると、 α＝２π・１０・基本周波数／サンプリング周波数 である。したがって、基準カットオフ周波数Ｆｃは Ｆｃ＝１０・基本周波数＝α・サンプリング周波数／２
π＝α１・ｋ１・ｋ２・サンプリング周波数／２π となる。

【０１０９】図２１（ａ）は、ｋ１テーブル３１３の特
性の一例を示す。ｋ１テーブル３１３は、入力した音色
情報ＳＯＦＴ，ＢＲＩＧＨＴに対応してこの図に示すよ
うな特性で係数ｋ１を出力する。図２１（ｂ）は、ｋ２
テーブル３１５の特性の一例を示す。ｋ２テーブル３１
５は、入力したキーベロシティＫＶに対応してこの図に
示すような特性で係数ｋ２を出力する。

【０１１０】上述したように、例えば音色情報ＳＯＦＴ
は−７≦ＳＯＦＴ≦０の範囲の整数値をとる。ソフトペ
ダルを踏まない状態ではＳＯＦＴ＝０であり、徐々に踏
み込んでいくと音色情報ＳＯＦＴはそれに応じて減少
し、一番踏み込んだ状態でＳＯＦＴ＝−７となる。音色
は、音色情報ＳＯＦＴの値が小さいほど、より柔らかい
感じの音色となる。ソフトペダルを徐々に踏み込んでい
くとき、音色情報ＳＯＦＴは減少していくが、このとき
図２１（ａ）から係数ｋ１も「１．０」から「０．７」
へと減少していく。したがって、上記式により基準カッ
トオフ周波数Ｆｃは下がっていく。このようにして、ソ
フトペダルの踏み込み量に応じて基準カットオフ周波数
Ｆｃを下げていき、踏み込むほど音色がソフトな楽音が
発生されるようにしている。

【０１１１】同様に、音色情報ＢＲＩＧＨＴは−７≦Ｂ
ＲＩＧＨＴ≦７の範囲の整数値をとる。音色情報ＢＲＩ
ＧＨＴは左ペダルと中央ペダルの踏み込み量から演算で
得ている。音色は、音色情報ＢＲＩＧＨＴの値が大きい
ほど、より明るい感じの音色となる。図２１（ａ）か
ら、音色情報ＢＲＩＧＨＴがより大きいとき係数ｋ１も
より大きくなり、逆に音色情報ＢＲＩＧＨＴがより小さ
いとき係数ｋ１もより小さくなる。したがって、上記式
により音色情報ＢＲＩＧＨＴがより大きいとき基準カッ
トオフ周波数Ｆｃがより上がり、逆に音色情報ＢＲＩＧ
ＨＴがより小さいとき基準カットオフ周波数Ｆｃがより
下がる。このようにして、２つのペダルの踏み込み量に
応じて基準カットオフ周波数Ｆｃを上下し、楽音の明る
さという音色を可変できるようにしている。

【０１１２】キーベロシティＫＶは０≦ＫＶ≦１２７の
範囲の整数値をとる。鍵を早く押下するほどキーベロシ
ティＫＶは大きくなる。図２１（ｂ）から、キーベロシ
ティＫＶが大きくなるほど係数ｋ２も大きくなる。した
がって、鍵を早く押下するほど基準カットオフ周波数Ｆ
ｃが上がるようになっている。

【０１１３】以上のようにして、フィルタ回路１０９か
ら出力される最終的な楽音信号Ｗは図１のサウンドシス
テム１２に入力し、これにより実際に楽音が発生され
る。

【０１１４】一方、この出力信号Ｗはエンベロープ検出
回路１１０にも入力する。エンベロープ検出回路１１０
は、各チャンネルの現在のエンベロープ値を検出し、イ
ンターフェース１０１を介して、ＣＰＵ３にエンベロー
プ値ＥＮＶを知らせる。これが図１５のステップＳ１２
４の処理である。さらに、波形記憶回路１０からサステ
ィンレートＳＲとダンプレートＤＲが、インターフェー
ス１０１を介して、ＣＰＵ３に出力される。これが図１
２のステップＳ９３の処理である。

【０１１５】上記の実施例の電子楽器によれば、ペダル
のような従来の自然楽器に設けられている操作子を用い
て、各種の楽音の制御が可能である。特に、本来は中点
復帰型の操作子で制御すべき楽音のパラメータであって
も、複数の端点復帰型の操作子で制御することが可能で
ある。中点復帰型の操作子で制御するパラメータは例え
ば「０」を中心に上下に変動させるようなパラメータで
あるが、この「０」を中心にした上下の領域をそれぞれ
個別の操作子に割当てているので、演奏者の感覚に即し
た操作が可能である。

【０１１６】また、上記の実施例の電子楽器では、音源
回路の内部の情報をＣＰＵの側から得ることができるよ
うにしているので、各種のデータをＣＰＵの側と音源回
路の側の２か所に設ける必要がなく、音源回路にハード
ウエア上の余分な負担をかけることもない。なお、上記
実施例では、操作子としてペダルに着目した例を説明し
たが、本発明は別の操作子に適用することもできる。ま
た、これらの操作子を用いて制御する対象も上記の実施
例に限ることはない。複数の操作子の操作量の演算につ
いても、上記実施例のようにペダルの踏み込み量の差を
とる方式に限ることなく、種々の演算を適用してよい。
また、波形読出し方式以外の音源を用いた電子楽器に適
用することもできる。さらに、本発明はピアノ型の電子
楽器だけでなく、種々の形式の電子楽器に適用すること
ができる。

【０１１７】

【発明の効果】以上説明したように、この発明によれ
ば、ＣＰＵなどの制御手段側から音源内部の情報を読出
すことができるので、制御手段側に新たに記憶領域を設
けてこれらの情報をもつ必要がなく、また音源側でも特
殊なハードウエアや余分な記憶領域を設ける必要がな
い。ＣＰＵに与えられた情報はＣＰＵの演算を経て加工
されて音源にパラメータとして与えられる。したがっ
て、音源ですべて処理するより簡単に多種多様な楽音合
成を行なうことができる。

【図面の簡単な説明】

【図１】 この発明の一実施例に係る電子楽器のブロ
ック構成図

【図２】 この電子楽器の外観図

【図３】 この電子楽器の音源回路で発生される楽音
のエンベロープ波形図

【図４】 この電子楽器の各ペダルの機能一覧

【図５】 メインルーチンのフローチャート

【図６】 鍵処理ルーチンのフローチャート

【図７】 キーオン処理ルーチンのフローチャート

【図８】 キーオフ処理ルーチンのフローチャート

【図９】 操作子処理ルーチンのフローチャート

【図１０】 左ペダル処理ルーチンのフローチャート

【図１１】 中央ペダル処理ルーチンのフローチャート

【図１２】 右ペダル処理ルーチンのフローチャート

【図１３】 パネル処理ルーチンのフローチャート

【図１４】 ペダルスイッチ処理ルーチンのフローチャ
ート

【図１５】 発音チャンネル処理ルーチンのフローチャ
ート

【図１６】 この電子楽器の音源回路の詳細なブロック
構成図

【図１７】 波形記憶回路内の楽音波形データの記憶状
態を示す概念図

【図１８】 波形記憶回路の内部のメモリ構成詳細図

【図１９】 フィルタ回路の構成を示すブロック図

【図２０】 フィルタ回路内の係数変換回路のブロック
図

【図２１】 ｋ１テーブルおよびｋ２テーブルの特性を
示すグラフ

【符号の説明】

１…鍵盤、２…鍵盤インターフェース、３…中央処理装
置（ＣＰＵ）、４…リードオンリメモリ（ＲＯＭ）、５
…ランダムアクセスメモリ（ＲＡＭ）、６…操作子、７
…操作子インターフェース、８…操作パネル、９…パネ
ルインターフェース、１０…波形記憶回路、１１…楽音
合成回路、１２…サウンドシステム、１４…バスライ
ン。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−181064（ＪＰ，Ａ) 特開 昭62−267798（ＪＰ，Ａ) 特開 平２−179699（ＪＰ，Ａ) 特開 昭61−13294（ＪＰ，Ａ) 特開 昭58−200296（ＪＰ，Ａ) 特開 平２−282298（ＪＰ，Ａ)

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】楽音を合成するための複数の発音チャンネ
   ルを有する楽音合成手段と、 上記楽音合成手段に接続され、楽音を合成するための種
   々の情報を記憶した記憶手段と、 上記記憶手段には非接続で、上記楽音合成手段に接続さ
   れ、上記楽音合成手段の複数の発音チャンネルに対して
   発生すべき楽音を割り当てて楽音発生の指示を行う制御
   手段とを備えた楽音発生装置であって、 上記楽音合成手段は、上記記憶手段に記憶された情報を
   上記各発音チャンネル毎に読出して、該読み出した各発
   音チャンネル毎の情報を上記制御手段に与えるととも
   に、上記記憶手段から読み出した情報に関連する当該楽
   音合成手段内部の情報を上記各発音チャンネル毎に上記
   制御手段に与える出力手段を含むものであり、 上記制御手段は、上記出力手段により取得した各発音チ
   ャンネル毎の前記楽音合成手段内部の情報を用いて上記
   各発音チャンネル毎に処理を行い、該各発音チャンネル
   毎の処理結果を上記楽音合成手段の各発音チャンネルで
   実施している楽音合成処理に反映させるものであること
   を特徴とする楽音発生装置。
2. 【請求項２】上記制御手段は、上記出力手段により取得
   した上記記憶装置に記憶された情報を用いて処理を行
   い、該処理結果を上記楽音合成手段で実行している楽音
   合成処理に反映させるとともに、該処理結果が反映され
   た楽音合成処理に関する上記楽音合成手段内部の情報を
   用いて処理を行うものであることを特徴とする請求項１
   記載の楽音発生装置。