JP2665326B2 - 電子楽器 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は電子楽器におけるエ
ンベロープ制御装置に関し、とくにデジタル量によって
エンベロープ波形の立上がりまたは立下がりの形状を制
御する装置に関するものである。 【０００２】 【従来技術】従来デジタル式のエンベロープ発生器を制
御するには多くのデジタル情報を必要とし、多くの音色
を発生可能とするためには非常に多くのデジタル情報を
記憶させておくメモリを必要とするので不経済である。
エンベロープ情報の精度は周波数情報等の精度と比べそ
れほど精密である必要はなく聴感的には鈍感な部類に属
する。従ってエンベロープに関してはそれほど精度を上
げても無意味なことである。 【０００３】しかしながら、エンベロープの長さ、つま
りアタックタイム、デイケイタイム等の時間のレンジ
は、ほぼ瞬時に変化するものから数秒に亘り変化するも
のまでさまざまなものがあり、幅広いレンジをカバーす
る必要がある。従って、従来はこのレンジを確保するた
め不必要な精度とデジタル情報を持たざるを得なかっ
た。 【０００４】 【発明が解決しようとする課題】本願はこの欠点を改善
するもので、その目的はスピードパラメータを用いるこ
とにより幅広いエンベロープの変化レンジを有しかつデ
ジタル情報を圧縮し少ない記憶容量で多くの音色を発生
することができる経済的かつ高性能な電子楽器を提供す
ることにある。 【０００５】上記目的を達成するため、本発明の電子楽
器は、押鍵に応じ発生すべきエンベロープ波形を演算し
形成する電子楽器において、発生されるエンベロープの
アタック、ディケイ、リリースのうち少なくとも１つの
時間を外部より連続的に変更制御する操作子手段（１２
０）と、発生される音のエンベロープをアタック、ディ
ケイ等の各部分に分割し、このアタック、ディケイ等の
各部分の長さの所望の最小時間から所望の最大時間まで
を離散的な複数の段階に分割し、この複数の段階の内の
一つを指定するためのスピードパラメータであって、上
記操作子手段からの出力を上記演算に使用される演算値
のビット数より少ないビット数のスピードパラメータに
変換する変換手段（１６０，５９）と、この変換手段か
らのスピードパラメータを記憶するスピードパラメータ
記憶手段（１６０，６１）と、このスピードパラメータ
記憶手段から出力される上記スピードパラメータの全ビ
ットすべてを上記演算に使用されるビット数の演算値に
変換するスピードパラメータ変換手段（１７０，２３）
と、上記押鍵に対応する楽音のそれぞれの音量を変化さ
せるためのラウドネスデータを発生するラウドネスデー
タ発生手段（３７，３８）と、上記スピードパラメータ
変換手段からの演算値を、上記スピードパラメータ記憶
手段から出力されるスピードパラメータの値いかんにか
かわらず一定周期で演算処理し、これによりエンベロー
プ波形を時分割で演算し形成するとともに、上記ラウド
ネスデータ発生手段からのラウドネスデータに基き上記
押鍵に対応する楽音の音量を変化させるように上記エン
ベロープ波形を制御するエンベロープ発生手段（１７
０）とを備えたことを特徴とするものである。 【０００６】さらに上記目的を達成するため、本発明の
電子楽器は、押鍵に応じ発生すべきエンベロープ波形を
演算し形成する電子楽器において、発生される音のエン
ベロープをアタック、ディケイ等の各部分に分割し、こ
のアタック、ディケイ等の各部分の長さの所望の最小時
間から所望の最大時間までを離散的な複数の段階に分割
し、この複数の段階の内の一つを指定するためのスピー
ドパラメータであって、上記演算に使用される演算値の
ビット数より少ないビット数で表されるスピードパラメ
ータによって上記各部分を表し、発音可能な複数の音色
に対応するエンベロープの上記各部分に対応するスピー
ドパラメータを記憶するエンベロープデータ記憶手段
（１６０，５４）と、発音する楽音の音色を選択する音
色選択手段（１１０）と、この音色選択手段からの音色
情報によって上記エンベロープデータ記憶手段を読み出
すエンベロープデータ読出手段（１６０，５３）と、こ
のエンベロープデータ読出手段により読み出されたスピ
ードパラメータの全ビットすべてを上記演算に使用可能
なビット数の演算値に変換するスピードパラメータ変換
手段（１７０，２３）と、上記押鍵の周波数に対応する
楽音のそれぞれの音量を変化させるためのラウドネスデ
ータを発生するラウドネスデータ発生手段（３７，３
８）と、上記スピードパラメータ変換手段からの演算値
に基づきエンベロープ波形を時分割演算しエンベロープ
波形を形成するエンベロープ発生手段と（１７０）を設
け、上記スピードパラメータ変換手段からの演算値を、
上記エンベロープデータ読出手段によって読み出された
スピードパラメータの値いかんにかかわらず一定周期で
演算処理し、これによりエンベロープ波形を時分割で演
算し形成すると共に、上記ラウドネスデータ発生手段か
らのラウドネスデータに基づき上記押鍵の周波数に対応
する楽音の音量を変化させるように上記エンベロープ波
形を制御することを特徴とするものである。 【０００７】 【発明の実施の形態】 《１》全体回路 図１は本発明を適用する電子楽器の全体回路の概略説明
図である。同図において、演奏者によって操作される鍵
盤１００からの鍵情報はキーアサイナ１３０によって処
理され、エンベロープ発生回路１７０へ送出される。ま
た、演奏者によってセットされたタブレット１１０（音
色選択手段）とエンベロープコントロールボリウム１２
０（操作子）は、タブレットデータ処理回路１４０によ
りデータ処理され、本発明の要部のエンベロープデータ
制御回路１６０へ送られる。エンベロープコントロール
ボリウム１２０の連続的に変化する値は一旦ＡＤ変換器
１５０によってＡＤ変換された後送出される。上記エン
ベロープコントロールボリウム１２０（操作子）は、エ
ンベロープデータ制御回路１６０及びエンベロープ発生
回路１７０の外部に設けられる。 【０００８】エンベロープデータ制御回路１６０はそれ
らのデータを処理し、エンベロープ発生回路１７０へエ
ンベロープの形状を決定するスピードパラメータを送出
する。エンベロープ発生回路１７０はそのスピードパラ
メータとキーアサイナ１３０の鍵情報によってエンベロ
ープを計算しバッファメモリ１９０へデータを転送す
る。また、エンベロープ発生回路１７０はそのエンベロ
ープの最終計算値を一時記憶メモリ１８０に時分割演算
のためのデータとして一時記憶させ次の演算に具える。 【０００９】バッファメモリ１９０は後述の実行制御回
路４０によってエンベロープ演算の速度と異なる速度で
繰り返し読み出され、データをＤＡ変換器２００へ送
る。ＤＡ変換器２００はエンベロープのデジタル値をア
ナログ電圧に変換しエンベロープ波形を形成する。 【００１０】本発明を適用するエンベロープ発生回路
は、特開昭５７−８９７９６号（特願昭５５−１６５７
２１号）の明細書及び図面記載のエンベロープ波形をス
ピードパラメータを用いて表し、所定タイミング（一定
周期）で演算する方式が好適である。 【００１１】《２》エンベロープ発生原理 図２は本発明に使用される上記該提案のエンベロープ発
生回路の原理説明図である。同図に示すように、本発明
ではエンベロープを複数の位相たとえば１２の位相（以
下これをフェーズという）に分ける。 【００１２】エンベロープのアタック部はフェーズ１か
らフェーズ４までに分割される。デイケイ部はフェーズ
５からフェーズ８まで、鍵の押されている状態はフェー
ズ８で停止され、離鍵後リリース部のフェーズ９からフ
ェーズ１２までの１２のフェーズによって表される。 【００１３】《３》エンベロープデータの形態 次ぎに、エンベロープデータは浮動小数点数として表さ
れ、全体が６ビットであり、図１１に示す指数３ビット
と仮数３ビットに分けられる。たとえば最大値を１以下
とすると、エンベロープの最大レベルは指数「００
０」、仮数「０００」で表わされ、１０００×２⁰ を０
ｄｂとすると、最小レベルは指数「１１１」、仮数「０
００」で１０００×２^-7（−４２ｄｂ）で表わされる。
このエンベロープデータは、後述の５ビットのスピード
パラメータがスピードパラメータデコーダ２３でデコー
ドされた演算値であって、エンベロープ演算に使用され
るものである。したがって、エンベロープ波形の演算に
使用されるビット数はスピードパラメータのビット数よ
り１ビット少ない。 【００１４】そして、エンベロープの指数関数特性はこ
の浮動小数点の特徴を利用して形成される。すなわち、
デイケイ、リリース部は仮数部をダウンカウントさせ、
指数部をアップカウントすれば容易に形成することがで
きる。また、アタック部については後述の２進シフト回
路によってデータをフェーズに対応してシフトすること
により得られる。 【００１５】上述の２進浮動小数点数によってＡＤＳＲ
（アッタク、ディケイ、サスティン、リリース）を表現
して形成する方法はたとえば本出願人の提案による特開
昭５４−１６０９「電子オルガン用振幅発生器」に開示
されているので詳細は省略する。本発明においてアタッ
ク、デイケイ、リリースの長さはデジタルパラメータと
して表わされ、このパラメータをエンベロープの演算手
段に有効に適用される。 【００１６】いま、リリース部を考えると、リリースの
長さを例えば１ミリ秒〜３秒に所望した場合、この１ミ
リ秒〜３秒の間を変化できるようにするため、この１ミ
リ秒〜３秒を離散的にたとえば３２段階（２⁵ ）に分割
し、これに応じて各位置を５ビットの２進数で表わし、
これをエンベロープのスピードパラメータとしてスピー
ドパラメータデコーダに送り、 ＳＬ×ＳＣ／ＲＴ ＳＬ；サステインレベル ＳＣ；システムクロック（計算時間） ＲＴ；リリース時間 に相当する６ビットの演算値を発生する。この演算値は
リリース時間ＲＴに含まれる各計算サイクル当りの変位
量を意味する。したがってリリース中の各フェーズ毎に
異なるスピードパラメータが与えられると、そのフェー
ズに含まれる計算時間はその変位でリリースが進行す
る。デイケイの場合も同様である。 【００１７】《４》エンベロープ発生回路１７０ 図３、図４は本発明に特に関連の深い図１のエンベロー
プ発生回路１７０の構成を示す説明図であり、上述の浮
動小数点数の演算回路に上述のスピードパラメータを適
用した特開昭５７−８９７９６号（特願昭５５−１６５
７２１号）の明細書及び図面記載のエンベロープ発生回
路のブロック図である。各構成の番号は提案例と同一と
した。 【００１８】図３において、キーデータの入力によりフ
ェーズ初期値発生回路１１により、図２に説明したエン
ベロープＡＤＳＲ（アッタク、ディケイ、サスティン、
リリース）の各フェーズの初期値が発生し、フェーズデ
コーダＡＤＳＲ制御回路１２でデコードされて、系内の
所要回路のフェーズの移行制御に用いられる。 【００１９】その１つはフェーズ終値予測回路１９であ
り、サステインレベルデータが入力されて、各フェーズ
終値の予測値が比較器１８に送られ、後述する演算部か
らの値と比較され、一致すると、一致信号がフェーズデ
コーダＡＤＳＲ制御回路１２に送られ、フェーズ加算器
１３に１が加算されてフェーズメモリ１０に記憶され、
フェーズ初期値発生回路１１を介してフェーズデコーダ
ＡＤＳＲ制御回路１２に送られて次のフェーズに移行す
る。 【００２０】《５》リリース部、デイケイ部の演算 一方、上述のリリース部またはデイケイ部における下降
時間の変化部分は離散的にたとえば３２分割され、各位
置が５ビットのスピードパラメータで表わされ、所要位
置のスピードパラメータがスピードパラメータデコーダ
２３にいれられて６ビットの演算値にデコードされ、上
述の６ビットのＳＬ×ＳＣ／ＲＴの演算値が発生され
る。 【００２１】このデコーダ２３と次の２進シフト回路２
０は、フェーズデコーダ制御回路１２により制御され、
リリースとデイケイの場合は、デコーダ出力は２進シフ
ト回路２０内をシフトされることなく通過し、加減算制
御回路２１に送られ、フェーズデコーダＡＤＳＲ制御回
路１２の制御により演算部への加算減算の制御が行わ
れ、このリリースとデイケイの場合は、指数が加算さ
れ、仮数が減算されるように動作する。 【００２２】演算部の加算器１６と加算器１７とは、加
減算制御回路２１からのデータにより、図１１の指数と
仮数を格納した指数メモリ１４と仮数メモリ１５とから
読み出される６ビットのデータを加減算し、この加減算
データは比較器１８とデータ選択回路２４に送出され
る。 【００２３】比較器１８では、加算器１６からの加算さ
れた指数と、加算器１７からの減算された仮数とが、フ
ェーズ終値予測回路１９に格納されたそれぞれの終値デ
ータと比較され、一致あるいは終値を超えるまで演算が
繰り返される。すなわち、加算器１６からの指数と加算
器１７からの仮数とがデータ選択回路２４に入力され、
フェーズデコーダＡＤＳＲ制御回路１２の制御信号によ
って、このデータが指数メモリ１４と仮数メモリ１５と
に再び格納される。 【００２４】このようにフェーズ毎に計算が繰り返さ
れ、上述の５ビットで表わされたパラメータに対応する
長さのリリースまたはデイケイが形成される。なお、デ
ータ選択回路２４の機能として、たとえば加算器１６が
オーバーフローした場合には、オーバーフロー検出回路
２８によってオーバーフローが検出され、上記データが
指数メモリ１４と仮数メモリ１５とに送られる代りに、
上記メモリ出力が選択されるか、またはフェーズ初期振
幅値発生回路２２から次のフェーズ初期値を選択して送
るように制御される。 【００２５】たとえば、フェーズ１の時、上記スピード
パラメータデコーダ２３からのデータが２ビット左シフ
ト、すなわち４倍にするようにシフトされる。次にフェ
ーズ２になると、上記データが１ビット左シフト、すな
わち２倍にするようにシフトされる。フェーズ３になる
と、シフトせずに送出され、フェーズ４は１ビット右シ
フト、すなわち１／２になるようにセットされると、図
２におけるような形状のアタックが形成される。 【００２６】このようにして形成されたエンベロープの
ＡＤＳＲ（アッタク、ディケイ、サスティン、リリー
ス）の各フェーズの振幅が、指数メモリ１４と仮数メモ
リ１５に出力データとして一時記憶される。 【００２７】以上のようにして所定の通常のエンベロー
プが形成され、また同様に振幅変調効果のためのエンベ
ロープも同一のエンベロープ発生器のよって形成され
る。形成された振幅変調効果用エンベロープは、一旦バ
ッファメモリ２５に記憶される。ここでたとえばマリン
バのようなリピート効果は、所定の繰り返し信号がスタ
ート信号としてキーデータのラインに入力され、減衰音
波形の形状のＡＤＳＲパラメータが設定されれば、容易
にリピート効果用エンベロープが得られることができ
る。 【００２８】またクレッシエンド効果は、すべての押鍵
信号の論理和の信号がスタート信号として入力させら
れ、立上がりのおそいＡＤＳＲパラメータが設定されれ
ば同様に得られる。 【００２９】《７》浮動小数点数演算によるエンベロー
プ乗算方式 次にすべて計算された通常のエンベロープが、指数メモ
リ１４及び仮数メモリ１５から読み出され、データ選択
回路３９へ送られると同時に、実行制御回路４０の制御
のもとで、バッファメモリ２５から振幅変調効果用エン
ベロープが読み出され、データ選択回路３９へ送られ
る。 【００３０】ここで通常のエンベロープと振幅変調効果
用エンベロープとが乗算されるが、本発明に使用された
浮動小数点数演算によるＡＤＳＲ発生器の特徴である乗
算方式について以下に述べる。 【００３１】 Ａ＝（１＋ａ1×２^-1＋ａ2×２^-2＋ａ3×２^-3）×２^-c （１） Ｂ＝（１＋ｂ1×２^-1＋ｂ2×２^-2＋ｂ3×２^-3）×２^-d （２） Ａ、Ｂの２つの数が２進数を使った浮動小数点数であら
わされると、（１）（２）式のようにあらわされる。こ
れは図１１に対応している数である。いまＡとＢとを乗
算すると以下の（３）式で表わされる。 【００３２】 Ａ×Ｂ＝｛１×（ａ1＋ｂ1）×２^-1＋（ａ2＋ｂ2）×２^-2＋（ａ3＋ｂ3）×２ ^-3 ＋ａ1ｂ1×２^-2＋（ａ1ｂ2＋ａ2ｂ1）×２^-3＋（ａ1ｂ3＋ａ2ｂ2＋ａ3ｂ1）× ２^-4＋（ａ2ｂ3＋ａ3 ｂ2）×２^-5＋ａ3ｂ3×２^-6｝×２^-(c+d) （３） この（３）式のａ1ｂ1×２^-2以下の項を切り捨てると、
以下の（４）式で表わされるような近似式となる。この
（４）式は＝（等号）で示されているが近似式である。 【００３３】 Ａ×Ｂ＝｛１×（ａ1＋ｂ1）×２^-1＋（ａ2＋ｂ2）×２^-2＋（ａ3＋ｂ3）×２ ^-3 ｝×２２^-(c+d) （４） この近似式からわかるように、ＡとＢとの乗算は、各々
の仮数部の小数以下の加算と指数部の加算とによって表
わすことができる。この切り捨て誤差は実測値によると
最大誤差は±２ｄＢ程度であり、単調増加または単調減
少関数で表わされるエンベロープ波形に適応できること
が推測でき、また聴感的な試験においても十分満足でき
る結果が得られている。 【００３４】《７》エンベロープデータとラウドネスデ
ータの乗算 乗算の第１のステップでは、通常のＡＤＳＲデータ（ア
ッタク、ディケイ、サスティン、リリースのエンベロー
プデータ）と、後述の発音される音色間あるいは音域に
よって異なる音量を出力させるためのラウドネスデータ
とが乗算される。まず、データ選択回路３９によって通
常のＡＤＳＲデータが、実行制御回路４０の制御のもと
で選択され、指数部は指数加算器２７へ送られ、仮数部
は仮数加算器２９へ送られる。 【００３５】一方、データ選択回路３０では、実行制御
回路４０の制御のもとで、ラウドネスデータが選択さ
れ、同様に指数加算器２７および仮数加算器２９のもう
一つの入力へ送出される。指数加算器２７では、通常の
ＡＤＳＲデータとラウドネスデータの指数部とが換算さ
れ、指数減算器３３へ送出される。同様に仮数加算器２
９では、仮数部が加算されラッチ３４へ送れられる。 【００３６】もしここで、仮数部が加算された結果、桁
上げがおこると、指数部の演算結果に対して、数値１を
減算するように指数減算器３３へ信号が送られる。指数
減算器３３では、桁上げ信号がある場合、指数に対し数
値１が減算され、桁上げ信号がない場合には、そのまま
のデータがラッチ３４へ送出される。ラッチ３４ではそ
れらの演算結果がラッチされ、第１のステップが終了す
る。 【００３７】次に第２のステップとして、上述の結果に
対して振幅変調効果用エンベロープが乗算される。第１
のステップと同様にデータ選択回路３９では、今度はバ
ッファメモリ２５のデータが選択され、指数加算器２７
および仮数加算器２９へ送られる。データ選択回路３０
では、ラッチ３４のデータが選択され、指数加算器２７
および仮数加算器２９へ送られる。 【００３８】指数加算器２７、仮数加算器２９、指数減
算器３３はステップ１と同様に動作し、その結果のデー
タはラッチ３４にラッチされ、指数部はデコーダ３１へ
送られ、仮数部は２進シフト回路３２へ送られる。デコ
ーダ３１では指数部のデータをデコードされ、２進シフ
ト回路３２が制御される。もしステップ１およびステッ
プ２の演算中に指数部桁上げが発生した場合、指数加算
器２７から桁上げ信号がオーバフロー検出回路２６へ送
られる。 【００３９】オーバフロー検出回路２６ではこの信号が
保持されデコーダ３１へ送られる。この信号はたとえば
指数部が−７−７＝−１４の結果である場合、表現でき
るダイナミックレンジ以外の数値を意味する。従ってデ
コーダ３１はこの信号がある場合、数値を最小レベルに
丸めるように動作する。２進シフト回路ではデコーダ３
１の信号に基づいて、仮数部データがシフトさせられ、
データが浮動小数点数から固定小数点数に直され、バッ
ファメモリ１９０へ送出される。 【００４０】バッファメモリ１９０には実行制御回路４
０の制御のもとで、このデータが一時記憶される。バッ
ファメモリ１９０からは実行制御回路４０によって、Ａ
ＤＳＲ発生器の演算レートと異なるレートで繰り返し読
み出される。ＤＡ変換器２００では、このデータがアナ
ログ電圧に変換され、エンベロープ波形が形成される。 【００４１】《８》ラウドネスデータの発生 図４はラウドネスデータの入力部を示す具体回路例であ
る。ラウドネスデータは、ラウドネスレベルメモリ３７
に記憶されているものと、外部からコントロールされる
ラウドネスレベルデータによって与えられる。ラウドネ
スレベルメモリ３７は、操作される鍵盤の周波数情報と
形成しようとする音色の情報によって読み出され、デー
タ選択回路３８に送られる。データ選択回路３８では、
このデータとラウドネスレベルデータとがデータ選択信
号によって選択される。選択されたラウドネスデータは
上述のように使用される。 【００４２】上記ラウドネスレベルメモリ３７のデータ
は、発音される音の周波数あるいは鍵盤によってレベル
がコントロールされる。ラウドネスレベルデータは、音
色間の音量バランスを調整するためのデータである。こ
のラウドネスレベルメモリ３７には、発音できる音色数
より少ない数のパターンが記憶され、ラウドネスレベル
データからの音色間バランスのためのデータと上述の浮
動小数点乗算が行われれば、このラウドネスレベルメモ
リ３７は少ない容量のメモリですみ、システムが経済的
に作られる。 【００４３】《９》エンベロープ制御回路１６０（その
１） 図５は本発明の要部の構成説明図であり、図１のエンベ
ロープ制御回路１６０の詳細ブロック図を示す。図１に
おけるタブレット１１０（音色選択手段）とエンベロー
プコントロールボリウム１２０（操作子）によって入力
され、タブレットデータ処理回路１４０によって処理さ
れたデータは、図５のタブレットデータバスによって、
エンベロープデータ制御回路１６０に送られる。 【００４４】このデータバスによって送られるデータと
しては、たとえば音の減衰時間を長くするサステイーン
効果（エンベロープの定常状態を示すサステイーンレベ
ルとは異なるものである。）用のスイッチのデータや、
ピアノにおけるダンパーペダルのような消音効果と同様
な効果をねらった、演奏者のひざによってコントロール
されるニーレバースイッチのデータや、音色によって振
幅変調効果を付加するためのマリンバスイッチのデータ
や、クレッシェンドスイッチのデータや、音を合成する
シンセサイザースイッチ等のスイッチのデータや、上述
のサステイーン効果の減衰時間の長さを調整するサステ
イーンボリュームのデジタル化されたデータや、音の立
上がり時間を調整するクレッシェンドタイムボリューム
のデジタル化されたデータや、シンセサイザにおける音
のアタック、デイケイ、サステイーン、リリースを調整
するボリューム等のデジタル化されたデータや、また発
音される音色のタブレットスイッチに付加されたデジタ
ル数（これを音色ナンバーという）等のデータが挙げら
れる。上述の各スイッチのデータはタブレットデータメ
モリ５０に記憶される。 【００４５】《１０》タブレットデータメモリ５０の記
憶内容 図６は上記タブレットデータメモリ５０の記憶内容を図
示している。タブレットデータメモリ５０はたとえばＲ
ＡＭで構成され、ここでＲＡＭの各番地にそれぞれスイ
ッチの状態が記憶される。たとえば、上鍵盤サステイー
ンタブレットスイッチＵＳ（以下ＵＳという）がＯＮで
あれば“１”、ＯＦＦであれば“０”というように記憶
される。 【００４６】以下ＬＳは下鍵盤サステイーンタブレッ
ト、ＰＳは足鍵盤サステイーンタブレット、ＰＳＳはパ
ーカッション音（ピアノのような減衰音）サステイーン
タブレット、ＢＳは金管木管系の音のサステイーンタブ
レット、ＫＬはニーレバー、ＭＡはマリンバのような減
衰音を繰り返すような振幅変調効果用のタブレット、Ｃ
Ｒはクレッシェンド効果（音をだんだん強くする）用の
タブレット、ＳＹはシンセサイザタブレットである。以
上のように各タブレットスイッチの状態がメモリ制御回
路５５によって記憶される。 【００４７】《１１》ボリューム値メモリ５８の記憶内
容 図７はボリューム値メモリ５８の記憶内容を示す。上述
のボリューム値がこのボリューム値メモリ５８に記憶さ
れる。ここでＵＳＴは上鍵盤サステイーンタイムを示
す。ＬＳＴは下鍵盤サステイーン、………、以下上述と
同様である。さらにＳＹＡＴはシンセサイザのアタック
タイムであり、ＳＹＤＴはデイケイタイム、ＳＹＳＬは
サステイーンレベル（音の定常レベル）、ＳＹＲＴはリ
リースタイムを示す。 【００４８】また、音色ナンバーデータがメモリ制御回
路５５によって音色ナンバーメモリ５２に書き込まれ
る。この音色ナンバーはたとえば複数個ある音色のそれ
ぞれに付けられたナンバーであり、それらを選択的に１
音色を発音させるような機構のものとし、ここではそれ
ぞれパーカッション音系列ＰＳ、ブラス系Ｂの２系列と
する。 【００４９】《１２》バッファメモリ６１の記憶内容 図１０は、バッファメモリ６１の記憶内容を示す。この
図１０の各記号の意味は以下のとうりである。 【００５０】 ＵＦ…上鍵盤フルート系 ＵＯ…上鍵盤オーケストラ系（ストリング等の音色系
列） ＬＦ…下鍵盤フルート系 ＬＯ…下鍵盤オーケストラ系 ＰＦ…足鍵盤フルート系 ＰＯ…足鍵盤オーケストラ系 ＰＳ…パーカッション系 Ｂ…ブラス系（金管木管） ＭＡ…マリンバ効果 ＣＲ…クレッシェンド効果 ＳＹ…シンセサイザ これらそれぞれは、アタック、デイケイ、サステイー
ン、リリース、ラウドネスの各データを記憶する領域を
もっている。このバッファメモリ６１はＲＡＭで構成さ
れる。 【００５１】《１３》エンベロープ制御回路１６０（そ
の２） 次にエンベロープデータ制御回路１６０を説明するにあ
たって、たとえば図１０の０番地から順に処理して行く
ものとすると、実行制御回路４０からの制御信号をもと
に、メモリ制御回路５５はバッファメモリ６１の０番地
を指定する。０番地はＵＦにおけるアタックパラメータ
データのメモリ領域である。 【００５２】次に、メモリ制御回路５５は、エンベロー
プデータメモリ読出回路５３へ信号を送る。エンベロー
プデータメモリ読出回路５３からは、エンベロープデー
タメモリ５４およびエンベロープデータ制御メモリ５６
へアドレス信号が送出される。 【００５３】《１４》エンベロープデータメモリ５４及
びエンベロープデータ制御メモリ５６の記憶内容 エンベロープデータメモリ５４の記憶内容は図８に示さ
れ、エンベロープデータ制御メモリ５６の記憶内容は図
９に示される。エンベロープデータメモリ５４では、上
述のアドレス信号によってＵＦのアタックパラメータデ
ータが読出され、データセレクタ６０へ送出される。そ
れと同時にエンベロープデータ制御メモリ５６からエン
ベロープデータを制御するための信号が読み出され、エ
ンベロープデータ選択制御回路５１へ送られる。 【００５４】この信号は１ビットで表わされ、エンベロ
ープデータメモリ５４に記憶されているデータか、また
はボリューム値メモリ５８に記憶されるボリューム値を
選択するための信号である。この信号が“０”ならエン
ベロープデータメモリ５４の内容が選択され、この信号
が“１”ならボリューム値メモリ５８の内容が選択され
る。 【００５５】《１５》エンベロープ制御回路１６０（そ
の３） エンベロープデータ選択制御回路５１は、上述の信号を
１つの入力とし、タブレットデータメモリ５０からのデ
ータをもう１つの入力とする。タブレットデータメモリ
５０は、メモリ制御回路からの信号によって内容が読み
出される。エンベロープデータ選択制御回路５１では、
たとえばこの２つの入力の論理積がとられ、データセレ
クタ６０へ送られる。たとえばタブレットデータメモリ
５０のＵＳが“１”であり、エンベロープデータ制御メ
モリ５６のＵＦのアタックコントロールデータが“０”
であれば、エンベロープデータ選択回路５１の出力信号
は“０”となり、データセレクタ６０ではエンベロープ
データメモリ５４の出力が選択される。 【００５６】このようにして、データセレクタ６０はア
タックパラメータデータをバッファメモリ６１に送り、
メモリ制御回路５５からの書き込み信号によってバッフ
ァメモリ６１内のＵＦのアタックパラメータデータの番
地にそのデータを書き込む。同様にして、デイケイパラ
メータ、サステイーンレベル、ラウドネスレベルの各デ
ータが書き込まれる。 【００５７】一方、リリースパラメータ処理の際、エン
ベロープデータ制御メモリ５６から読み出される信号が
“１”であると、エンベロープデータ選択制御回路５１
において、タブレットデータメモリ５０からの信号との
論理積が“１”となり、データセレクタ６０は変換回路
５９のデータを選択する。ボリューム値メモリ５８から
は、メモリ制御回路５５によってＵＳＴの値が読み出さ
れ、変換回路５９へデータが送られる。 【００５８】変換回路５９は複数の特性の異なる変換回
路をもっており、メモリ制御回路５５によってどの特性
を使用するかが指定される。このようにして、ボリュー
ム値メモリ５８からのデータは変換されデータセレクタ
６０に送られバッファメモリ６１に書き込まれる。結果
として、ＵＦのリリース時間がボリュームによってコン
トロールされる。以下ＵＯ等のデータが書き込まれる。 【００５９】一方、パーカッション系およびブラス系に
関しては、音色ナンバーメモリ５２の内容の音色ナンバ
ーがメモリ制御回路５５によって読み出され、エンベロ
ープデータメモリ読出回路５３へ送られる。エンベロー
プデータメモリ読出回路５３では、この音色ナンバーに
よってエンベロープデータメモリ５４の中のＰＳまたは
Ｂのどのデータを読み出すかが決定される。以下上述の
方法と同様にデータ処理が行われる。 【００６０】タブレットデータメモリ５０内のＫＬは、
もし“１”であれば、たとえばＵＳ、ＰＳ、ＢＳが
“１”になるように、エンベロープデータ選択制御回路
５１に信号が送られ、各信号と論理和がとられるように
働く。このようにしてタブレットだけではなく、ニーレ
バーによっても減衰時間が制御される。 【００６１】また、もしＭＡが“１”であれば、ＵＦと
同様に処理が行われ、ＭＡが“０”であれば、エンベロ
ープデータメモリ５４内のＥＦＦＥＣＴ ＯＦＦのデー
タが、バッファメモリ６１に書き込まれる。これによっ
て効果を付加するか否かが制御される。ＣＲも同様であ
る。ＳＹが“１”の時、ボリューム値メモリ内のＳＹＡ
Ｔ、ＳＹＤＴ、ＳＹＳＬ、ＳＹＲＴの各データが、変換
回路５９を介してバッファメモリ６１へ書き込まれる。 【００６２】次に図１のエンベロープ発生回路１７０か
ら、フェーズデータがメモリ制御回路５５へ送られる。
このフェーズデータと実行制御回路４０からの信号とに
よって、バッファメモリ６１のアドレス指定が実行され
る。たとえば、アタックフェーズの時はアタックパラメ
ータデータ、デイケイフェーズの時はデイケイパラメー
タデータのように、バッファメモリ６１内のデータが読
み出され、データセレクタ５７を介してエンベロープ発
生回路１７０へ必要とするデータが時分割的に送られ
る。 【００６３】次に、発音可能チャンネル以上に鍵盤が押
された場合、キーアサイナ１３０でこれが検出され、エ
ンベロープ発生回路１７０に接続されている一時記憶メ
モリ１８０から各チャンネルフェーズデータが読み出さ
れ、フェーズの最も進んだチャンネルが検出され、その
チャンネルのエンベロープを計算するタイミングに同期
して、要求信号がエンベロープデータ制御回路１６０内
のメモリ制御回路５５へ送られる。メモリ制御回路５５
はデータセレクタ５７へ高速パラメータデータを選択す
るように信号を送る。このようにして、高速度で音の減
衰が終了するようなパラメータデータをエンベロープ発
生器１７０へ送ることによってチャンネルを早く解除で
きる。 【００６４】《１６》ラウドネス制御 次にラウドネス制御について説明する。エンベロープデ
ータメモリ５４のラウドネスレベルデータは、たとえば
８ビットであらわされ、ＭＳＢをコントロールビットと
し、下位の７ビットをデータとしたとき、このコントロ
ールビットが図４のデータ選択信号になり、下位７ビッ
トがラウドネスレベルデータとなる。もし、このコント
ロールビットが“１”の時、データ選択回路３８はラウ
ドネスレベルデータを選択する。 【００６５】次に、コントロールビットが０の時、デー
タ選択回路３８はラウドネスメモリ３７の出力を選択す
る。ラウドネスメモリ３７は図１のキーアサイナ１３０
からの周波数情報（あるいは押されている鍵盤情報でも
よい）と音色情報によって読み出される。この音色情報
はたとえば上述のコントロールビットが“０”の時、そ
のデータの下位の７ビットに音色情報が記憶されていれ
ば、音色情報のラインはラウドネスレベルデータのライ
ンと同一のもので構成できる。 【００６６】なお、実施例ではバッファメモリ６１から
読出された各データは、データセレクタ５７を介し図
３、図４におけるエンベロープ発生回路１７０へ送ら
れ、エンベロープ発生回路１７０においてＡＤＳＲパラ
メータデータ、サステイーンレベルパラメータ、ラウド
ネスレベルデータの入力に対し、上述のデータが分配さ
れるわけであるが、ここで時分割的に送られてきた各デ
ータがラッチされるラッチ回路が必要であるが、本明細
書および図面には記述されていない。 【００６７】 【発明の効果】以上説明したように、本発明によれば、
外部からエンベロープ波形の立上がりまたは立下がりを
制御する場合、スピードパラメータを用いることにより
幅広いエンベロープの変化レンジを有しかつデジタル情
報を圧縮し少ない記憶容量で多くの音色を発生すること
ができる経済的かつ高性能な電子楽器を提供できる効果
がある。 【００６８】また、本発明によれば、スピードパラメー
タを用いることにより幅広いエンベロープの変化レンジ
を有しかつデジタル情報を圧縮し少ない記憶容量で多く
の音色を発生することができる経済的かつ高性能な電子
楽器を提供できる効果がある。

【図面の簡単な説明】 【図１】本発明を適用する電子楽器の全体概略説明図で
ある。 【図２】本発明を適用するエンベロープ発生の原理説明
図である。 【図３】図１のエンベロープ発生回路１７０の具体例の
回路図である。 【図４】ラウドネスデータを発生する回路を示す図であ
る。 【図５】図１のエンベロープデータ制御回路１６０の具
体例の回路図である。 【図６】図５の回路の中のタブレットデータメモリ５０
の記憶内容を示す図である。 【図７】図５の回路の中のボリューム値メモリ５８の記
憶内容を示す図である。 【図８】図５の回路の中のエンベロープデータメモリ５
４の記憶内容を示す図である。 【図９】図５の回路の中のエンベロープデータ制御メモ
リ５６の記憶内容を示す図である。 【図１０】図５の回路の中のバッファメモリ６１の記憶
内容を示す図である。 【図１１】５ビットのスピードパラメータがデコードさ
れた演算値であって、エンベロープ演算に使用される６
ビットの演算値の内容を示す図である。 【符号の説明】 ４０…実行制御回路、５０…タブレットデータメモリ、
５１…エンベロープデータ選択制御回路、５２…音色ナ
ンバーメモリ、５３…エンベロープデータメモリ読出回
路、５４…エンベロープデータメモリ、５５…メモリ制
御回路、５６…エンベロープデータ制御メモリ、５７…
データセレクタ、５８…ボリューム値メモリ、５９…変
換回路、６０…データセレクタ、６１…バッファメモ
リ、１６０…エンベロープ制御回路、１７０…エンベロ
ープ発生器。

Claims (1)

1. (57)【特許請求の範囲】 １．押鍵に応じ発生すべきエンベロープ波形を演算し形
   成する電子楽器において、 発生されるエンベロープのアタック、ディケイ、リリー
   スのうち少なくとも１つの時間を外部より連続的に変更
   制御する操作子手段と、 発生される音のエンベロープをアタック、ディケイ等の
   各部分に分割し、このアタック、ディケイ等の各部分の
   長さの所望の最小時間から所望の最大時間までを離散的
   な複数の段階に分割し、この複数の段階の内の一つを指
   定するためのスピードパラメータであって、上記操作子
   手段からの出力を上記演算に使用される演算値のビット
   数より少ないビット数のスピードパラメータに変換する
   変換手段と、 この変換手段からのスピードパラメータを記憶するスピ
   ードパラメータ記憶手段と、 このスピードパラメータ記憶手段から出力される上記ス
   ピードパラメータの全ビットすべてを上記演算に使用さ
   れるビット数の演算値に変換するスピードパラメータ変
   換手段と、 上記押鍵に対応する楽音のそれぞれの音量を変化させる
   ためのラウドネスデータを発生するラウドネスデータ発
   生手段と、 上記スピードパラメータ変換手段からの演算値を、上記
   スピードパラメータ記憶手段から出力されるスピードパ
   ラメータの値いかんにかかわらず一定周期で演算処理
   し、これによりエンベロープ波形を時分割で演算し形成
   するとともに、上記ラウドネスデータ発生手段からのラ
   ウドネスデータに基き上記押鍵に対応する楽音の音量を
   変化させるように上記エンベロープ波形を制御するエン
   ベロープ発生手段とを備えたことを特徴とする電子楽
   器。 ２．上記変換手段は、複数の異なる変換特性を有する手
   段であることを特徴とする請求項１記載の電子楽器。 ３．押鍵に応じ発生すべきエンベロープ波形を演算し形
   成する電子楽器において、 発生される音のエンベロープをアタック、ディケイ等の
   各部分に分割し、このアタック、ディケイ等の各部分の
   長さの所望の最小時間から所望の最大時間までを離散的
   な複数の段階に分割し、この複数の段階の内の一つを指
   定するためのスピードパラメータであって、上記演算に
   使用される演算値のビット数より少ないビット数で表さ
   れるスピードパラメータによって上記各部分を表し、発
   音可能な複数の音色に対応するエンベロープの上記各部
   分に対応するスピードパラメータを記憶するエンベロー
   プデータ記憶手段と、 発音する楽音の音色を選択する音色選択手段と、 この音色選択手段からの音色情報によって上記エンベロ
   ープデータ記憶手段を読み出すエンベロープデータ読出
   手段と、 このエンベロープデータ読出手段により読み出されたス
   ピードパラメータの全ビットすべてを上記演算に使用可
   能なビット数の演算値に変換するスピードパラメータ変
   換手段と、 上記押鍵の周波数に対応する楽音のそれぞれの音量を変
   化させるためのラウドネスデータを発生するラウドネス
   データ発生手段と、 上記スピードパラメータ変換手段からの演算値に基づき
   エンベロープ波形を時分割演算しエンベロープ波形を形
   成するエンベロープ発生手段とを設け、 上記スピードパラメータ変換手段からの演算値を、上記
   エンベロープデータ読出手段によって読み出されたスピ
   ードパラメータの値いかんにかかわらず一定周期で演算
   処理し、これによりエンベロープ波形を時分割で演算し
   形成すると共に、上記ラウドネスデータ発生手段からの
   ラウドネスデータに基づき上記押鍵の周波数に対応する
   楽音の音量を変化させるように上記エンベロープ波形を
   制御することを特徴とする電子楽器。 ４．上記ラウドネスデータ発生手段は、音色または音域
   によって異なるラウドネスデータを発生するか、もしく
   は外部からのコントロールされるラウドネスデータを発
   生し、またはこれらのラウドネスデータを選択して発生
   することを特徴とする請求項１、２または３記載の電子
   楽器。