JPH068995B2 - 楽音発生システム - Google Patents

Description

【発明の詳細な説明】

産業上の利用分野 本発明は電子楽器等に用いることができる楽音発生シス
テムに関するものである。 従来例の構成とその問題点 近年、電子楽器等に用いられる楽音発生システムの役割
は多様化し、複数の楽音を独立に発生できるポリフォニ
ック式の楽音発生システムにおいては、すべてのチャネ
ルを同じ音色で、同じ効果を付加して、用いるとは限ら
ず、自動演奏，あるいは、マニアル演奏時の鍵域分割な
どが行われ、複数の発音チャネルを分割して、異なる音
色を割り当てたり、異なる効果を付加したりする必要が
出てきた。 従来の電子楽器におけるポリフォニック楽音発生システ
ムは、ビブラート，グライドなどの効果を付加する場合
でも、全チォネル共通に付加することが多かった。特願
昭５８−１４３０１５号「ノートクロック発生装置」に
おいて、特定のチャネルにだけ、ビブラートを付加する
ノートクロック発生装置が提案されているが、チャネル
共通のディレイ・ビブラート，キーグライドなどの効果
を付加しているチャネルの中での最初のキーオンを検出
して、初期設定するような機能をもっていなかったの
で、効果を付加するチャネルの設定の仕方に制約がある
という欠点を有した。 例えば、１つのキーオンに対して、２つの発音チャネル
を割当てて、一方のチャネルにビブラートを付加するよ
うな場合は、キーオン情報の数と、ビブラート付加チャ
ンネルの数が同一であるから、少なくとも１つのキーオ
ンが検出されたときに、ディレイ・ビブラートをスター
トすればよいが、鍵域を２分割して、片方の鍵域に対応
する楽音にだけビブラートを付加するような場合、ビブ
ラートオフのチャネルがキーオンになっている状態で、
ビブラート・オンのチャネルのうち、ただ１つをキーオ
ンにしても、ディレイ・ビブラートはスタートしないと
いう不都合があった。 発明の目的 本発明の目的は、ポリフャニックの楽音発生システムに
おいて、特定のチャネルのみにビブラートなどの効果を
付加することが可能で、効果が付加されているチャネル
だけのキーオンを検出して、最初のキーオンが検出され
たときに開始するディレイ・ビブラートなどの制御がで
きる楽音発生システムを提供することである。 発明の構成 本発明の楽音発生システムは発生楽音の音階と発音タイ
ミングを指定する発音コントロール・データを複数チャ
ネル独立に発生する発音コントロール・データ発生手段
と、ビブラートのオン／オフをチャネル独立に指定する
ビブラート・イネイブル・データを発生するビブラート
・イネイブル・データ発生手段と、ビブラート・イネイ
ブル・データがオンのチャネルだけビブラートを付加
し、ビブラート・イネイブル・データがオンのチャネル
のうち最初にキーオンされたチャネルが発音を開始した
時点で、ディレイ・ビブラートを開始する機能をもち、
上記発音コントロール・データとビブラート・イネイブ
ル・データにもとづいた周波数データを楽音発生装置に
送出するビブラート付加装置と、ビブラート付加装置か
ら送出された周波数データに対応したピッチの楽音を発
生する楽音発生装置から構成したものであり、特定のチ
ャネルのみにビブラートなどの効果を付加することが可
能で、効果が付加されているチャネルだけのキーオンを
検出して、最初のキーオンが検出されたときに開始する
ディレイビブラートなどの制御が可能である。 実施例の説明 〔１〕楽音発生システムの構成 第１図は、本発明の楽音発生システムを電子楽器に応用
した、本発明の実施例の構成を示すブロック図である。 メイン・マイクロコンピュータＭμＣ（１０１）はキー
ボード（１０２），タブ・スイッチ（１０３）などの入
力装置から信号を受けとって、複数の楽音発生システム
（１０８−１〜４）を制御する。楽音発生システム（１
０８−１〜４）から出力された楽音信号は、加算器（１
０９）で加算され、増幅器（１１０）を通してスピーカ
（１１１）から発音される。 サブ・マイクロコンピュータＳμＣ（１０４）は、メイ
ン・マイクロコンピュータＭμＣ（１０１）から送出さ
れる発音コントロール・データＳＣＤ、音色セレクト・
データＴＳＤ等を受けとって、ディジタル・サウンドジ
ェネレータＤＳＧ（１０５）、ローパス・フィルタＬＰ
Ｆ（１０６）、振幅変調部ＡＭＳ（１０７）を制御す
る。ＤＳＧ（１０５）は、サブ・マイクロコンピュータ
ＳμＣ（１０４）から送出される発音コントロール・デ
ータＳＣＤ、音色セレクト・データＴＳＤ等にもとづい
て８チャネルの楽音を独立に発生する。 このような機能をもつディジタル・サウンド・ジェネレ
ータＤＳＧは特願昭５７−２３１４８２号の「楽音発生
装置」において提案されている。 上記の楽音発生装置は、波形メモリから、２つの波形デ
ータを順次読み出して、補間演算を行い、得られた出力
データをディジタル−アナログ変換器ＤＡＣを通して、
アナログ楽音出力を得る構成になっている。 ただし、本発明の楽音発生システムにおけるディジタル
・サウンド・ジェネレータＤＳＧ（１０５）は、音階に
対応した周波数データの発生、ビブラート付加処理、グ
ライド付加処理等の機能を持たす、上記の処理をサブ・
マイクロ・コンピュータＳμＣ（１０４）で行ってお
り、またディジタル−アナログ変換器ＤＡＣの前のディ
ジタル楽音出力をチャネルに独立に見て、オール０検出
を行い、楽音が発生中か、否かを示すチャネル・ステー
ト・データＣＨＳＴをサブ・マイクロ・コンピュータＳ
μＣ（１０４）に対して、送出する機能をもっている。 またＤＳＧ（１０５）は、ＳμＣ（１０４）から送出さ
れるチャネル独立のファースト・ダンパ要求信号を受け
とると、発音中の楽音を短時間で減衰させる機能を持っ
ている。このファースト・ダンパ機能は、ＤＳＧ（１０
５）内のエンベロープ・データを操作することによっ
て、容易に実現できる。またＳμＣ（１０４）から送出
される信号ＦＤＰは、該当するチャネルのキーオン／オ
フデータＫＤの反転値ＫＤと論理積がとられて、データ
ＫＤがオンのときは、ファースト−ダンパがかからない
ようになっている。 〔２〕サブ・マイクロコンピュータの入力データ・フォ
ーマット 第２図は、メイン・マイクロ・コンピュータＭμＣ（１
０１）から、サブ・マイクロ・コンピュータＳμＣ（１
０４）へのデータ転送I/Oマップである。 第３図〜第５図は、第２図に示されているデータのデー
タ・フォーマット図である。 発音コトンロール・データＳＣＤは、ノートデータＮＴ
Ｄ、オクターブ・データＯＴＤ、キーデータＫＤで構成
され、ＯＴＤ，ＮＴＤは、ディジタル・サウンド・ジェ
ネレータＤＳＧ（１０５）に送られて、音名に対応する
基本ピッチと、音色、エンベロープをもつ、楽音が発生
される。 キーオン／オフデータＫＤは、ＤＳＧ（１０５）に送ら
れ、発音の開始と終了に関する制御を行う。 ピッチ・コントロール・データＰＣＤは、ノート・デー
タＮＴＤとオクターブ・データＯＴＤで決定される基本
ピッチからのピッチのずれをチャネル独立に与えるデー
タである。 レベル・コントロール・データＬＣＤは、発音される楽
音のレベルをチャネル独立に設定するデータである。 音色セレクト・データＴＳＤは、波形データ・メモリ上
のどの音色に相当するメモリ領域を選択するかを決定す
るデータで、このデータによって、例えば、ピアノ，ギ
ター等の音色を各チャネル独立に１６種類まで選択する
ことができる。 ビブラート・イネイブル・データＶＥＮは、チャネル独
立にビブラートのオン／オフを指定するデータである。 グライド・イネイブル・データＧＥＮはチャネル独立に
グライドのオン／オフを指定するデータである。 効果コントロール・データＥＣＤは、ディレイビブラー
ト，オン／オフを指定するデータＤＶＩＢと、ビブラー
トの深さを４段階で指定するビブラート・デプス・デー
タＶＤＰと、ビブラートの周波数を４段階で指定するビ
ブラート周波数データＶＦＤと、ダンパのオン／オフを
指定するダンパオン／オフデータＤＭＰと、トレモロの
オン／オフを指定するトレモロオン／オフ・データＴＲ
Ｍとグライドのオン／オフを指定するデータＧＬとで構
成されている。 〔３〕データ転送方式 次に上記のメイン・マイクロコンピュータＭμＣ（１０
１）からサブ・マイクロコンピュータＳμＣ（１０４）
へ送られるデータの転送方式について説明する。 第６図は、本発明の楽音発生システムで、用いているデ
ータ転送方式を実現するデータ転送装置のブロック図で
ある。 メイン・マイクロコンピュータ（２０１）は、８ビット
のデータ・バスＤＢを介して、サブ・マイクロコンピュ
ータ（２０３）にデータを転送する。そのデータバス上
のデータは、メイン・マイクロコンピュータＭμＣ（２
０１）から送出される転送フラグＴＲＦによって、アド
レスとデータの区別および、データの順序の判断が行わ
れる。 サブ・マイクロコンピュータＳμＣのデータの受け取り
は、メイン・マイクロコンピュータＭμＣから送出され
る割込み要求信号ＷＲによって、ＲＳフリップ・フロッ
プ（２０２）がセットされることによって、始まりＲＳ
Ｔから送出されるリセット信号によってＲＳフリップ・
フロップ（２０２）がリセットされることによって終了
する。 第７図は、データ転送装置の機能ブロック図である。 データ送出装置（３０６）は、発音コントロール・デー
タＳＣＤ、ピッチ・コントロール・データＰＣＤ等を生
成するデータ生成手段（３０１）と、データ生成手段
（３０１）によって生成されたデータを、データ受信装
置（３１２）に対して送出するデータ出力手段（３０
４）とデータ出力の前に、転送フラグＴＲＦを所定の値
にセットして送出するＴＲＦ出力手段（３０３）と、デ
ータ出力手段（３０４）によるデータ出力のタイミング
を制御するタイマ手段（３０２）と、データ出力の際に
ＳμＣ（３１２）に対して、割込み要求信号を送出する
割込み要求手段（３０５）によって構成される。 データ受信装置（３１２）は、データ送信装置（３０
６）から送出される割込み要求信号を受け取って、デー
タ入力手段（３０８）を割込み処理状態にし、データ入
力が完了すると、割り込み待機状態になる割込み制御手
段（３０９）と、ＴＲＦ入力手段（３０７）から送られ
てくる転送フラグＴＲＦによって、データ入力手段（３
０８）から送られてくるデータの区別を行ない、データ
を格納するデータ格納手段（３１０）により、構成され
る。 上記のデータ転送装置を第６図のような構成で８０４９
などのマイクロ・コンピュータで実現した場合の、プロ
グラムのフローチャートを第８図，第９図に示す。 第８図は、ＭμＣ（２０１）で実現されるデータ送信装
置の動作を表わすフローチャートで、第９図は、ＳμＣ
（２０３）で実現されるデータ受信装置の動作を表わす
フロー・チャートである。ＭμＣ（２０１）のデータ転
送プログラムには２通りあり、第８図(a)は、複数ワー
ドのデータを一度に転送するブロック転送方式のフロー
・チャートで、第８図(b)は、１ワードのデータを特定
のアドレスに対して転送する、ワード転送方式のフロー
・チャートである。 第８図(a)のブロック転送方式の場合、あらかじめ、２
４ワードのブロック・データ（ＳＣＤ，ＰＣＤ，ＬＣ
Ｄ）がＭμＣ（２０１）上のメモリに連続的に格納され
ているとする。 処理（４０１）で、ＭμＣ（２０１）上のメモリのブロ
ック・データ・エリアの先頭にアドレス・カウンタをセ
ットし、処理（４０２）で、転送フラグＴＲＦ＝“０”
（“０”は論理０を表わす）を出力して、初期設定す
る。処理（４０３）で、ＳμＣ（２０３）に対して、割
込み要求信号ＷＲを出力し、次に処理（４０４）で、ブ
ロック転送を開始することを示す、データ００Ｈ（Ｈは
１６進数を表わす）を出力し、処理（４０５）で次のデ
ータを送出することを示すフラグＴＲＦ＝“１”
（“１”は論理１を表わす）を出力し、処理（４０６）
において、一定時間待つことによって、ＳμＣ（２０
３）が次のデータを受け取ることが、可能になるまで、
次のデータの送出を保留する。 次に処理（４０７）で、ＭμＣ（２０１）上のメモリの
ブロック・データ・エリアからデータを読み、処理（４
０８）で、データをＳμＣ（２０３）に送出し、処理
（４０９）で、メモリのアドレス・カウンタをインクリ
メントする。その後、上述の処理（４０６）と同じ目的
で、処理（４１０）で、一定時間待つ。処理（４１２）
で、アドレス・カウンタが最終のアドレスまでインクリ
メントしたか否かを見ている。例えば、ＳＣＤ，ＰＣ
Ｄ，ＬＣＤの８ワードのデータを同時にブロック転送す
るとすれば、（４０７）〜（４１１）までの処理が２４
回繰り返される。 第８図(b)のワード転送方式の場合、処理（４１３）で
出力するアドレス・データをセットし、処理（４１４）
で、アドレス・データの送出を示すフラグＴＲＦ＝
“０”を出力し処理（４１５）でＳμＣ（２０３）に対
して割込み要求信号ＷＲを出力し、処理（４１６）でア
ドレス・データを出力し、処理（４１７）で、上述の処
理（４０６）と同様の目的で、一定時間待つ。次に、デ
ータを送出することを示すフラグＴＲＦ＝“１”を出力
し、処理（４１９）で割込み要求信号ＷＲを出力し、処
理（４２０）でデータを出力し、処理（４２１）で、上
述の処理（４０６）と同様の目的で、一定時間待つ。 第９図は、ＭμＣ（２０１）が送出されるデータをＳμ
Ｃ（２０３）で、受けとる場合の割込みルーチンのフロ
ーチャートを示している。 ＭμＣ（２０１）からの割込み要求信号ＷＲによって、
割込みルーチンに入ると、まず処理（５０１）で、デー
タを入力し、処理（５０２）で、入力データが００Ｈか
否かを見て００Ｈならば、ブロック転送が開始されると
判断して、処理（５０４）を実行し、００Ｈでなけれ
ば、ワード転送と、判断して処理（５１５）を実行す
る。 ブロック転送の場合、処理（５０４）で、データを格納
すべき、ＳＣＤ，ＰＣＤ，ＬＣＤメモリのアドレス・カ
ウンタを初期設定する。 なおＳμＣ（２０３）内のメモリのメモリ・マップを第
１０図に示す。ここに記されているデータのデータ・フ
ォーマットは、アドレス２０Ｈ〜３ＦＨまでは、第４図
で説明したデータ・フォーマットと同様である。 次に処理（５０５）でフラグＴＲＦが“０”から“１”
に変化するまで待ってから、処理（５０６）で、データ
を入力し、処理（５０７）で第１０図に示されたメモリ
に格納する。次に処理（５０８）で、アドレス・カウン
タをインクリメントし、処理（５０９）で、フラグＴＲ
Ｆが反転するまで待ってから、アドレス・カウンタをイ
ンクリメントし、アドレス・カウンタが、最後のアドレ
スを越えているか否かを見る、つまり、アドレス・カウ
ンタが、３８Ｈか否かを見て、処理（５０５）か、処理
（５１４）を実行する。 アドレス・カウンタが３８Ｈでないとき、再び（５０
５）〜（５１２）の処理を繰り返し、アドレス・カウン
タが３８Ｈになると、処理（５１４）で、インタラプト
フリップ・フロップ（第６図のＲＳフリップ・フロップ
（２０２）に相当する）をリセットする信号ＲＳＴを出
して、処理を終了する。 ワード転送の場合、処理（５１５）において、処理（５
０１）で、入力したデータをアドレス・データとして、
セーブし、処理（５１６）でフラグＴＲＦが反転するの
を待ってから、処理（５１７）で、データを入力し、処
理（５１８）において、処理（５１５）で、セーブされ
たアドレス・データにもとづいて、メモリにデータを格
納し、最後に処理（５１９）で、インタラプト・フリッ
プ・フロップをリセットする。 第１１図(a)は、ＭμＣ（２０１）からＳμＣ（２０
３）へブロック転送を行うときのタイミング・チャート
であり、第１１図(b)は、ワード転送を行うときのタイ
ミング・チャートである。なお図中の信号名は、第６図
中の信号名と一致している。 第１１図(a)において、ＭμＣ（２０１）からＳμＣ
（２０３）に対して、割込み要求信号ＷＲが送出される
と、ＳμＣ（２０３）は割込み処理に入り、ＤＢバス上
のデータ００Ｈを見てブロック転送であることを判断
し、転送フラグＴＲＦの値を見ながら順次データを受け
とって行き、データＳＣＤ０からデータＬＣＤ７までの
２４個のデータをすべて受けとると、信号ＲＳＴによっ
てＲＳフリップ・フロップ（２０２）がリセットされ、
割込み待機状態になる。 なお信号ＩＮＴは、ＲＳフリップ・フロップ（２０２）
からＳμＣ（２０３）に送られる割込み要求信号であ
り、信号ＲＳＴによってリセットされるまで、保持され
る。 第１１図(b)において、ＭμＣ（２０１）は、割込み要
求信号ＷＲをＳμＣ（２０３）に送出し、その後、ＤＢ
バスを介して、アドレスＡＤＲを送り、フラグＴＲＦが
反転してからデータＤＡＴＡをＳμＣ（２０３）に対し
て送る。 ＳμＣ（２０３）はデータＤＡＴＡを受けとるとＲＳフ
リップ・フロップ（２０２）をリセットして、通常処理
に戻る。 以上のようなタイミングで、ブロック転送とワード転送
が行われる。 なお本発明の楽音発生システムにおけるＭμＣ（１０
１）からＳμＣ（１０４）へのデータ転送は、ワード数
が多く、転送頻度が高いデータＳＣＤ，ＰＣＤ，ＬＣＤ
等は、ブロック転送を用い、ワード数が少なく転送頻度
の低いデータＴＳＤ，ＥＦＴ，ＶＢＥ等は、ワード転送
を用いている。 つまり、同じタイミングで多数のデータを１度に転送す
る場合、アドレスの転送を必要としないブロック転送は
有利で、少数のデータをばらばらのタイミングで転送す
るときは、ワード転送が有利なので、この２つの転送方
式を転送するデータによって使い分けることによって、
ＣＰＵの占有時間の少ない転送処理を実現することがで
きる。 〔４〕サブ・マイクロコンピュータの処理 サブ・マイクロコンピュータＳμＣ（１０４）は、ディ
ジタル・サウンド・ジェネレータＤＳＧ（１０５）に対
する発音コントロール・データＳＣＤの送出のタイミン
グ制御、音色セレクトデータＴＳＤの切り換え時の制
御、データＳＣＤにもとづいて、基本周波数に対応する
周波数データＦＱＤを作成する処理、ディレイビブラー
トの制御、トレモロ付加処理、グライド付加処理、及び
各種データのＤＳＧ（１０５）に対する出力処理を行
う。 〔５〕ディジタル・サウンド・ジェネレータの入出力デ
ータ・フォーマット 第１２図は、ＳμＣ（１０４）とＤＳＧ（１０５）の間
のデータの入出力形式を示すI/Oマップである。I/Oアド
レス４４Ｈのチャネル・ステート・データは、ＤＳＧ
（１０５）が、発音中であることを、チャネル独立に示
すデータであり、ＤＳＧ（１０５）からＳμＣ（１０
４）に送られる。他のすべてのデータは、ＳμＣ（１０
４）からＤＳＧ（１０５）に送出される。 発音コントロール・データＳＣＤは、第３図に示される
ＭμＣ（１０１）からＳμＣ（１０４）へのデータ転送
の際のデータ・フォーマット図と全く同様である。 レベル・コントロール・データＬＣＤ、音色セレクトデ
ータＴＳＤ、エンベロープ・データＥＮＶは、第４図に
示されるＭμＣ（１０１）からＳμＣ（１０４）への転
送の際のデータ・フォーマットと同様である。 第１３図(a)〜(c)はＳμＣ（１０４）からＤＳＧ（１０
５）に送られる周波数データＦＱＤのデータ・フォーマ
ットである。データＦＱＤは８チャネル独立のデータで
１ワードが１３ビットの構成になっており、下位８ビッ
トと上位５ビットが、順次、転送され、ＤＳＧ（１０
５）は、このデータＦＱＤの値に対応した周期の楽音信
号を出力する。 第１３図(d₁),(d₂)は、ダンパ・オン／オフ・データＤ
ＭＰのデータ・フォーマットを示す。第１３図(e₁),
(e₂)はファーストダンパ・データＦＤＰのデータ・フォ
ーマットを示しており、データＦＤＰはＤＳＧ（１０
５）で発音する８チャネルの発音チャネルに対して、独
立にファースト・ダンパを要求するデータである。ＤＳ
Ｇ（１０５）のあるチャネルに対してＳμＣ（１０４）
から、ファースト・ダンパが要求されると、そのチャネ
ルが発音中である場合、ＤＳＧ（１０５）は通常の楽音
の減衰より、短かい時間で楽音を減衰させる。 このファースト・ダンパの減衰時間は、短いほど、次の
新たな楽音の発生は速いが、短かすぎると、クリックに
聞こえるので、適当な時間に設定する必要がある。 第１３図(f₁),(f₂)は、上述のチャネル・ステート・デ
ータＣＨＳＴのデータ・フォーマット図である。 〔６〕発音コントロール・データの割当て処理 ＳμＣ（１０４）からＤＳＧ（１０５）に対する発音コ
ントロール・データＳＣＤの送出タイミングの制御につ
いて以下に説明する。 第１４図は、第１図におけるＭμＣ（１０１），ＳμＣ
（１０４），ＤＳＧ（１０５）の部分を、発音制御を行
う１つのシステムと見た場合の機能ブロック図である。 ＳＣＤ発生装置（６０１）は、実際には、ＭμＣ（１０
１）上のソフト・ウェアで実現される、発音コントロー
ル・データＳＣＤの生成装置である。発音制御装置（６
００）は、ＳμＣ（１０４）上のソフト・ウェアで実現
される、データＳＣＤの割当てタイミングの制御手段で
あり、楽音発生装置（６０４）は、ＤＳＧ（１０５）に
相当する。 発音制御装置（６００）は、ＳＣＤ発生装置（６０１）
から、送出されるデータＳＣＤを受けとって、楽音発生
装置（６０４）から送出されるチャネル・ステート・デ
ータＣＨＳＴを見て、データＳＣＤを楽音発生装置（６
０４）に送出するとともに、楽音発生装置（６０４）の
該当するチャネルが、発音中であれば、ファースト・ダ
ンパ要求手段（６０３）により、該当するチャネルに対
して、ファースト・ダンパの要求を行う。 第１５図は、発音制御装置（６００）の機能を示した詳
細な機能ブロック図である。 ＳＣＤ発生装置（６０１）で、生成されたデータＳＣＤ
は、上述のデータ転送方式の項で説明したブロック転送
方式で、転送され、ＳＣＤ記憶手段（６０６）によって
記憶される。ＳＣＤ記憶手段で記憶されたデータＳＣＤ
は、アサイン・フラグ発生手段（６０７）に転送され
る。アサイン・フラグ発生手段（６０７）は、ＳＣＤ記
憶手段（６０６）からのデータＳＣＤを記憶しておい
て、データＳＣＤが変化したとき、アサイン・フラグを
オンにする機能をもっている。このアサイン・フラグ
は、ＳＣＤ出力手段（６０９）に対して、データＳＣＤ
の出力を要求するフラグであり、新たなデータＳＣＤが
出力されるとＳＣＤ出力手段において、リセットされ
る。 発音コントロール・データＳＣＤは、第３図に示される
ように、ノート・データＮＴＤとオクターブ・データＯ
ＴＤとキー・オン／オフデータＫＤとで構成されてお
り、データＮＴＤとデータＯＴＤは、発音する楽音の基
本ピッチ、音色，基本エンベロープを決定しデータＫＤ
は、発音の開始及び終了のタイミングを制御する。ただ
し、データＫＤがオフのデータＳＣＤが楽音発生装置
（６０４）に送出されてもすぐに発音が終了することは
なく、特定のリリース区間を経てから楽音の出力はゼロ
になる。 ＫＤ判定手段（６０５）は、ＳＣＤ記憶手段（６０６）
に記憶されているデータＳＣＤ中のデータＫＤのオン／
オフを判定する。ＣＨＳＴ判定手段（６１０）は楽音発
生装置（６０４）から送出されるチャネル・ステート・
データＣＨＳＴを受けとって、アサイン・フラグがオン
で、新たなデータＳＣＤの出力が要求されているときフ
ァースト・ダンパ要求手段（６０３）を制御して、楽音
発生装置（６０４）に対して、ファースト・ダンパの要
求を行う。 ＳＣＤ出力手段（６０９）は、ＫＤ判定手段（６０
５）、アサイン・フラグ発生手段（６０７）とＣＨＳＴ
判定手段からの信号をもとにして、ＳＣＤ記憶手段（６
０６）に格納されているデータＳＣＤを、楽音発生装置
（６０４）に出力すると同時にファースト・ダンパ要求
手段（６０３）を制御して、ファースト・ダンパ要求を
リセットする。それと同時にＣＳＣＤ（現ＳＣＤ）記憶
手段（６０８）に、出力したデータＳＣＤと同じデータ
を格納する機能をもっている。 またＳＣＤ出力手段は、ＫＤ判定手段（６０５）からキ
ーオンを示す信号が送出されているとき、データＳＣＤ
を出力する前に、ＣＳＣＤ記憶手段に格納されている現
ＳＣＤデータＣＳＣＤのデータＫＤをリセットして出力
する機能をもっている。 言い換えると、キーオンに対応してデータＳＣＤが出力
される前に必ずキーオフ処理が行われる。したがって、
ＳＣＤ発生装置から、キーオンの、異なるデータＳＣＤ
が送られてきても、一旦キーオフ処理を行ってから新た
なキーオンのデータＳＣＤを、数音発生装置（６０４）
へ送出するようになっている。 第１６図は発音制御装置（６００）の機能をインテル社
の８０４９等のマイクロコンピュータを利用して実現し
た場合のプログラムのフローチャートである。 発音制御処理において、マイクロコンピュータの内部メ
モリは変数エリアとして用いられる。第１０図にサブ・
マイクロコンピュータＳμＣ（１０４）のメモリ・マッ
プを示す。第１０図において、アドレス２０Ｈ〜３ＦＨ
までのデータの内容は第３図〜第５図のＭμＣ（１０
１）とＳμＣ（１０４）間の転送データ・フォーマット
と同一であるので、ここでは説明を省略する。 アサイン・フラグＡＳＮは、ＭμＣ（１０１）から転送
されてきた、発音コントロール・データＳＣＤが変化し
たときにセットされ、データＳＣＤの割当てが終了した
ときに、リセットされるフラグであり、８チャネル分の
エリアを持っている。 旧発音コントロール・データＯＳＣＤは前述のアサイン
・フラグ発生手段（６０７）の機能の実現するためのメ
モリで、アサイン・フラグ発生手段（６０７）は、ＳＣ
Ｄ記憶手段（６０６）に格納されているデータＳＣＤと
ＯＳＣＤメモリのデータＯＳＣＤ（旧ＳＣＤ）を比較し
て、異なっていれば、アサイン・フラグＡＳＮをセット
し、次にＯＳＣＤメモリを新たなデータＳＣＤに書き換
える。 ＣＳＣＤ（現ＳＣＤ）メモリは、ＳＣＤ出力手段（６０
９）から楽音発生装置（６０４）に送出されるデータＳ
ＣＤの状態をモニタするメモリで、ＳＣＤ出力手段（６
０９）からのデータＳＣＤの出力と同時に書き換えられ
る。 次に第１６図のフローチャートについて説明する。この
フローチャートは、データＳＣＤ割当てのタイミング制
御の基本的な処理の１チャネル分を示したものである。 処理（７００）は、メモリ上のアサイン・フラグＡＳＮ
を見てオン／オフを判断し、オフならばデータＳＣＤの
割当てを行わず、オンならば、ＳＣＤの割当て処理のル
ーチンを実行するようにする処理であり、処理（７０
１）で、ＳＣＤのキーオン／オフ・データＫＤを見て、
キーオフならば、データＳＣＤをそのまま出力し、キー
オンならば、処理（７０２）において、ＳＣＤキーオフ
処理を行う。ＳＣＤキーオフ処理は、ＣＳＣＤ（現ＳＣ
Ｄデータ）メモリからデータＣＳＣＤを読み出して、デ
ータＫＤをクリアしたデータを出力して、キーオフ処理
を行う。この処理によって、キーオンのデータＳＣＤが
出力されるとき、つまり、新たなデータＳＣＤに対応す
る発音が行われる前には、必ずキーオフ処理が行われる
ことになる。したがって、異なるキーオンのデータＳＣ
Ｄが、ＭμＣ（１０１）から連続して送られてきても、
必ずキーオフ処理が間に入ることになり、新たなデータ
ＳＣＤが出力される度にＤＳＧ（１０５）において、新
たな発音情報として認識される。 処理（７０３）において、ＤＳＧ（１０５）から送出さ
れるチャネルステート・データＣＨＳＴを見て、データ
ＣＨＳＴがオン（発音中）であれば、処理（７０９）に
おいて、ファーストダンパ・データＦＤＰをセットし、
データＣＨＳＴがオフであれば処理（７０４）で、デー
タＦＤＰをクリアし、処理（７０５）において、データ
ＳＣＤを出力する。次に処理（７０６）でＣＳＣＤメモ
リに、処理（７０５）で出力したデータＳＣＤを書き込
み、処理（７０７）で、アサイン・フラグＡＳＮをクリ
アし、データＳＣＤの割当てが終了したことを示す。処
理（７０８）では、処理（７０４），（７０９）で操作
されたデータＦＤＰをＤＳＧ（１０５）に対して出力す
る。 第１８図はＳＣＤ割当てタイミング制御の際のＤＳＧ
（１０５）の入出力を示したタイミング・チャートであ
る。第１８図(a)はＳμＣ（１０４）からＤＳＧ（１０
５）への出力を示し第１８図(b)はＳμＣ（１０４）の
入力を示している。 第１８図(a)のＫＤは、データＳＣＤ中のキーオン／オ
フデータＫＤを表わしており、ＦＤＰはファーストダン
パ・データＦＤＰを表わしている。 第１８図(b)のＡＯＵＴは、ＤＳＧ（１０５）のアナロ
グ楽音出力信号の振幅を表わしており、ＣＨＳＴは、発
音中であることを示すチャネル・ステート・データＣＨ
ＳＴを表わしている。 第１８図においてデータＫＤは時間（８００）で立ち上
がり、それにともなって、信号ＡＯＵＴも立ち上がる。
次に時間（８０１）において、データＫＤが立ち下がる
と信号ＡＯＵＴは、リリース部に入り、減衰する。この
状態でＳμＣ（１０４）から、次のデータＳＣＤを割当
てるためにファースト・ダンパ・データＦＤＰがオンに
なる。すると信号ＡＯＵＴは、リリース状態より速い減
衰状態、つまり、ファースト・ダンパ・モードに入る。
その後時間（８０２）において信号ＡＯＵＴがゼロにな
り、データＣＨＳＴがオフになるとＳμＣ（１０４）は
時間（８０３）で新たなデータＳＣＤを送出し、その後
時間（８０４）でデータＦＤＰをリセットしてくる。こ
の新たなデータＳＣＤの割当てと、データＦＤＰのリセ
ットは、直列処理のマイクロ・コンピュータを使用して
いる場合、同時に行うことができない。またＦＤＰのオ
フ・データを、データＳＣＤの割当てより先に行うよよ
うにすると、各チャネルごとに、毎回データＦＤＰを送
出する必要があるので、プログラムの高速化のために、
ＦＤＰのオフ・データの送出を８チャネル分のデータＳ
ＣＤの送出が終了してから行い、（８０５）の区間で、
ファースト・ダンパ・モードにならないように、ＦＤＰ
と▲▼の論理積をとった信号ＦＤＲをファースト・
ダンパ要求信号として、ＤＳＧ（１０５）内部で用いて
いる。 以上のような処理を８チャネル独立に行って、チャネル
独立に、データＳＣＤの割当てタイミングの制御を実現
する。 ＳμＣ（１０４）上で上述のような発音制御処理を行っ
た場合、下記のような利点がある。 発音コントロール・データＳＣＤは、ＳμＣ（１０
４）上で、一旦保持されてから、所定のタイミングでデ
ィジタル・サウンド・ジェネレータＤＳＧ（１０５）に
転送されるので、ＭμＣ（１０１）のデータＳＣＤの送
出タイミングに制約がないためＭμＣ（１０１）の処理
が簡単になる。 ＳμＣ（１０４）において、現在発音中のチャネルに
新たなデータＳＣＤを割当てるとき、該当するチャネル
に、ファースト・ダンパ要求をして、発音中の楽音を速
く減衰させるとともに、発音の終了を確認してから新た
なデータＳＣＤを割当てるので、クリックノイズが生じ
ない範囲で、最短時間で、新たな発音を行うことができ
る。 〔７〕強制消音処理 強制消音フラグ発生装置（６１１）は、音色セレクト・
データＴＳＤの切換わり時や、楽音発生システム自体の
リセット時に、楽音発生装置（６０４）において発音中
の楽音を短時間で減衰させる強制消音フラグを発生す
る。 第１５図において発音制御装置（６００）内の強制消音
制御手段（６１２）は、強制消音フラグを受けて、ＳＣ
Ｄ出力手段（６０９）が、ＣＳＣＤ記憶手段（６０８）
に格納されているデータＣＳＣＤのデータＫＤをリセッ
トして、出力するように制御し、またファースト・ダン
パ要求手段（６０３）に対して、無条件にファースト・
ダンパ要求信号を送出するように制御する機能をもって
いる。 第１７図は、第１６図の発音制御装置（６００）上のプ
ログラムに強制消音処理の機能を加えたプログラムのフ
ローチャートである。 なおＭμＣ（１０１）から送出される強制消音を指定す
る信号に、第３図に示される発音コントロール・データ
ＳＣＤを用いて、データＳＣＤ＝００Ｈのとき強制消音
モードと定義する。 第１７図において、処理（７１０）でデータＳＣＤ＝０
０Ｈか否かを判断し、データＳＣＤ≠００Ｈならば、通
常のＳＣＤ割当て処理を行い、一方、データＳＣＤ＝０
０Ｈならば、処理（７１１）で、ファースト・ダンパ・
データＦＤＰの該当するビットをセットし、処理（７１
２）で、データＳＣＤのキーオフ処理を行う。このキー
・オフ処理は処理（７０２）のキーオフ処理と同様のも
のである。以上のような消音処理が、ＭμＣ（１０１）
からの強制消音要求信号（データＳＣＤ＝００Ｈ）によ
って実現され、音色切り換え時やシステムのリセット時
にスムーズに楽音を消滅させることができる。 なお、音色切り換わり時などの強制消音処理は、ＳμＣ
（１０４）の中で、音色セレクト・データＴＳＤを記憶
するメモリを持ち、新旧のデータＴＳＤを比較すること
によって、強制消音処理に入るようにしてもよい。 〔８〕ビブラート付加処理 ＳμＣ（１０４）で行われるビブラート付加処理につい
て説明する。 本発明の楽音発生システムにおけるビブラート付加処理
は、特定のチャネルのみにビブラート効果を付加するこ
とが可能で、効果が付加されているチャネルだけのキー
オンを検出して、少なくとも１つのキーオンが検出され
たときにディレイ・ビブラートを開始するようになって
いる。 ビブラート付加処理は、ＳμＣ（１０４）上のソフト・
ウェアによって実現される機能である。 第１９図は、ＳμＣ（１０４）をビブラート付加という
機能をもった１つの装置と見た場合の機能ブロック図で
ある。 ビブラート付加装置（９０３）は、ＳμＣ（１０４）上
のソフト・ウェアで実現されるビブラート付加機能をも
った装置であり、ＳＣＤ発生手段（９００）、ＶＥＮ，
ＤＶＩＢ発生手段（９０１）は、ＭμＣ（１０１）上の
ソフトウェアで実現される機能であり楽音発生装置（９
１５）は、第１図におけるＤＳＧ（１０５）に当たる。 ＳＣＤ発生手段（９００）は、発音コントロール・デー
タＳＣＤを発生する機能であり、ＶＥＮ，ＤＶＩＢ発生
手段（９０１）は、第５図で説明した効果コントロール
・データＥＣＤ中のディレイ・ビブラート・オン／オフ
・データＤＶＩＢを設定する機能と、第４図で説明した
ビブラート・イネイブル・データＶＥＮを設定し、８チ
ャネルのうち、どのチャネルをビブラート・オンにする
かを指定する機能をもっている。 これらの機能は、すべて第１図におけるＭμＣ（１０
１）上のソフト・ウェアで、実現される。 ビブラート付加装置（９０３）はＳμＣ（１０４）上の
ソフトウェアで実現される装置であり、ＳＣＤ記憶手段
（９０５）及びＶＥＮ，ＤＶＩＢ記憶手段（９０８）
は、ＭμＣ（１０１）から転送されてくるデータを記憶
するメモリに相当し、第１０図のメモリ・マップに示さ
れるメモリに相当する。 オンキー・データ生成部（９０６）は、ＳＣＤ記憶手段
（９０５）に格納されているデータＳＣＤの中のキーオ
ン／オフ・データＫＤを見て、８チャネルのうち、どの
チャネルがキーオンになっているかを示すオンキー・デ
ータＯＮＫを生成する。 キーオン・スタート・フラグＫＯＳ生成部（９０７）
は、ＯＮＫ生成部（９０６）で生成されるデータＯＮＫ
とＶＥＮ，ＤＶＩＢ記憶手段（９０８）に記憶されてい
るビブラート・イネイブル・データＶＥＮ（第４図
(d)）を読んできて、各チャネルごとに論理積をとり、
全チャネルが、ゼロになるか否かを判断する。つまり、
ビブラート・オンのチャネルの中でキーオンになってい
るチャネルが存在するか、否かを判断し、全チャネル共
通のディレイ・ビブラート付加のためのスタート・フラ
グにする。 ビブラート・データ読み出し手段（９１０）は、タイマ
手段（９１３）によって、アドレスの更新タイミングを
制御されるビブラート・アドレス・カウンタ（９１１）
をもとに、ビブラート・データが格納されたビブラート
・データ・メモリ（９０９）から、ビブラート・データ
を読み出す機能をもつ。 第２０図は、ビブラート・データ・メモリ（９０９）に
格納されるビブラート・データの一例である。横軸は、
メモリのアドレスを示し、縦軸は、データ値を示してい
る。 このビブラート・データは、ディレイ・ビブラート７波
形分をＰＣＭデータとして格納しているもので、１波形
６４サンプルの構成になっており、最後の６４サンプル
（最大振幅の正弦波）が通常のビブラート・モードのと
きに読み出される。 またＫＯＳ生成部から送出されるキー・オンスタート・
フラグＫＯＳがオンになり、かつＶＥＮ，ＤＶＩＢ記憶
手段（９０８）に格納されているデータＤＶＩＢがオン
のとき、ビブラート読み出し手段（９１０）はビブラー
ト・データ・メモリの最初のアドレスからディレイ・ビ
ブラート波形を順次読み出していく機能をもっている。 このとき、ＤＶＩＢアドレス・カウンタ（９１２）は、
ＤＶＩＢアドレス・カウンタ（９１１）の６４カウント
ごとのオーバーフローによって更新され、ディレイ・ビ
ブラート波形を読み出すときに用いられる。 ビブラート・データ読み出し手段（９１０）の出力デー
タは、加算手段（９１４）において、基本ピッチデータ
発生手段（９０４）より送出される基本ピッチ・データ
と加算され対数ピッチ・データを形成しＥＸＰ変換手段
（９１５）によって指数変換され楽音発生装置（９１
６）に送出される。なお基本ピッチデータ発生手段（９
０４）は、ＳＣＤ記憶手段（９０５）に記憶されている
データＳＣＤの中のノート・データＮＴＤをもとに、Ｃ
音からＢ音までのいずれかの音程に相当する基本ピッチ
・データを発生する機能をもっている。一方ＳＣＤ中の
オクターブ・データＯＴＤに相当する周波数の制御は、
第３図に示されるように、１周期のサンプル数を変化さ
せることによって得ている。 また指数変換手段（９１４）で発生される周波数データ
ＦＱＤは、第１２図のI/Oマップに示されるような形式
で、楽音発生装置（９１５）に送出される。 第２１図〜第２３図は、上記のビブラート付加処理をＳ
μＣ（１０４）上のソフト・ウェアで実現した場合のプ
ログラムのフローチャートである。 ビブラート付加処理は、タイマによって、一定時間間隔
で、ビブラート・データの読み出しアドレスを変化させ
ていく処理と、それとは非同期のディレイ・ビブラート
のスタート及びビブラート・データの読み出しの処理に
分けられる。 第２１図は、ディレイ・ビブラートのスタート及び、ビ
ブラート・データの読み出し処理を実現するためのプロ
グラムのフロー・チャートである。 まず処理（９２０）で第５図に示される効果コントロー
ル・データＥＣＤ中のビブラート周波数データＶＦＤを
みて、それに対応するタイマ・データCYCLEをセットす
る。 このタイマ・データCYCLEは、タイマで、処理タイミン
グを管理されるルーチンの処理間隔を規定するデータで
あり、このデータによってビブラートのスピートが決定
される。 処理（９２１）ではデータＥＣＤ中のディレイ・ビブラ
ートオン／オフ・データＤＶＩＢを見て、オフならば、
処理（９３５）でディレイ・ビブラート・アドレス・カ
ウンタＤＣＯＵＮＴを６にセットする。 ビブラート・データの読み出しアドレスVADRは、上記の
ディレイ・ビブラート・アドレス・カウンタDCOUNTと、
ビブラート・アドレス・カウンタVCOUNTによって、下記
のように計算される。 VADR＝DCOUNT・64＋VCOUNT……(1) 処理（９２１）において、データＤＶＩＢがオンと判断
されたとき、処理（９２２）で、第４図に示されるビブ
ラート・イネイブル・データＶＥＮとオンキー・データ
ＯＮＫの論理積をとる。 オンキー・データＯＮＫは第２４図に示されるようなデ
ータ・フォーマットになっており、楽音発生装置（６０
４）に出力されているデータＳＣＤ中のキー・オン／オ
フ・データＫＤの８チャネル分で構成されたデータであ
り、０チャネルから７チャネルに対応するデータＳＣＤ
上のデータＫＤの内容を示している。 第２５図は、第１７図の発音制御処理用プログラムに、
データＯＮＫの生成処理を組み込んだプログラムのフロ
ーチャートである。 処理（７１３），（７１５）において、現在処理中のチ
ャネルに対応するオンキー・データＯＮＫのビットをク
リアし、処理（７１４）において、現在処理中のチャネ
ルに対応するデータＯＮＫのビットをセットする。 ここで、第２１図のビブラート付加処理プログラムのフ
ロー・チャートの説明にもどる。処理（９２２）で、デ
ータＶＥＮとデータＯＮＫの論理積をとった結果をキー
オン・スタート・フラグＫＯＳとすると、ビブラートが
オンになっているチャネルのうち、すべてのチャネルが
キーオフのときフラグＫＯＳは、００Ｈとなり、少なく
とも１つのチャネルがキーオンになっているとき００Ｈ
にならない。 本実施例では、ビブラートがオンのチャネルのデータＫ
Ｄがオール０からオール０以外に変化したときだけ、デ
ィレイ・ビブラート・モードに入るような処理を実行し
ている。 処理（９２３）で、フラグＫＯＳか００Ｈと判断すると
処理（９３４）においてディレイビブラート・スタート
・フラグＤＳＴをクリアし、オンであると判断すると、
処理（９２５）においてカウンタDCOUNTをクリアし、処
理（９２６）においてカウンタVCOUNTをクリアし、処理
（９２７）において、フラグＤＳＴを反転する。 第２６図は、上述のディレイ・ビブラート・スタート処
理を示したタイミングチャートである。 キー・オン・スタート・フラグＫＯＳが時間（１０２
０）で００Ｈから００Ｈ以外に変化すると、カウンタDC
OUNT,VCOUNTがクリアされ、それと同時にディレイ・ビ
ブラート・スタート・フラグＤＳＴが時間（１０２１）
でセットされる。次に時間（１０２２）においてフラグ
ＫＯＳが００Ｈになると、フラグＤＳＴは時間（１０２
３）において、クリアされる。 つまり、一度、１つのチャネルがキーオンになって、デ
ィレイ・ビブラートがスタートすると、それ以後のキー
オンに対しては、ディレイ・ビブラートはスタートせ
ず、一度、すべてのチャネルがキーオフになると、新た
な最初のキーオンに対して、ディレイ・ビブラートがス
タートする。 第２１図のフロー・チャートにおいて処理（９２８）以
後は、ビブラート・データの読み出し処理のルーチンで
ある。 処理（９２８）において、ディレイ・ビブラート・アド
レスカウンタが０のとき処理（９３３）において、ビブ
ラートデータを０にセットする。本実施例においては、
第２０図に示されるようなディレイ・ビブラート波形を
読み出すようになっているが、アドレス０〜６３までの
部分は、出力がデータが常に０になっているので、メモ
リから０データ読み出す代わりに、あらかじめビブラー
ト・データを０にセットする。このことによって、処理
速度が増大するだけではなくアドレス０〜６３の部分
を、プログラム・メモリなどに使用することができる。 処理（９２９）は、ビブラート・データ・アドレスを計
算する処理で、式(1)に示されるような計算を実行し
て、読み出しアドレスＶＡＤＲを求め、処理（９３０）
でアドレス・データＶＡＤＲにもとづいて、ビブラート
・データを読み出す。 処理（９３１）は、上記の読み出されたビブラート・デ
ータの振幅を制御する処理を行う部分で、第５図に示さ
れたビブラート・デップス・データＶＤＰに従った変換
を行う。この処理は、ビット・シフトと加算を繰返し用
いて、実現しており、乗算なしで、振幅が1/2,3/8,1/4
のビブラート・データを容易に得ることができる。その
結果得られたビブラート・データは、処理（９３２）で
基本ピッチ・データと加算される。 また上述のようにディレイ・ビブラート・オン／オフ・
データＤＶＩＢがオフのときは、処理（９３５）が実行
され、カウンタDCOUNT＝６と設定されるので、常に第２
０図における最後の波形が読み出されることになる。 第２２図はビブラート・アドレス・カウンタVCOUNT，デ
ィレイ・ビブラート・アドレス・カウンタDCOUNTを定期
的に更新する処理を示したフロー・チャートである。 ここで、サブ・ルーチンTIMER（１００３）は、第２３
図のフロー・チャートで示されるようにタイマによって
定期的に実行される。 第２３図において、処理（１０００）によって、ＳμＣ
（１０４）に関する各種の初期設定が行われる。次に処
理（１００１）で、データＳＣＤの割当てなど各種処理
が行われて、処理（１００２）で、タイマ・フラグを参
照して、タイマが、オーバー・フローしたか否かを見
る。タイマ・フラグがオンになると、サブ・ルーチンTI
MER（１００３）が実行され、このサブ・ルーチンで、
タイマの初期設定が行われる。このような処理をくり返
すことによって、サブ・ルーチンTIMER（１００３）
が、定期的に実行される。 第２２図において、処理（１００４）で、第２１図の処
理（９２０）で説明したタイマ・データCYCLEをタイマ
にセーブしてタイマを初期設定し、処理（１００５）
で、カウンタVCOUNTをインクリメントし処理（１００
６）で、カウンタVCOUNTが６４になったか否かを判断
し、カウンタVCOUNT＝６４ならば、処理（１００７）で
カウンタVCOUNTをクリアし、処理（１００９）でカウン
タDCOUNTが６か否かを判定して、カウンタDCOUNT≠６で
あれば、処理（１０１０）でカウンタDCOUNTをインクリ
メントする。 つまりカウンタDCOUNTは第２１図で説明した非同期のル
ーチンでカウンタDCOUNT＝０に初期設定され、サブ・ル
ーチンTIMERで、カウンタDCOUNT＝６になるまでインク
リメントされる。またカウンタVCOUNTは、サブ・ルーチ
ンTIMERにおいて、毎回インクリメントされカウンタVCO
UNT＝６４になるとカウンタVCOUNT＝０にもどる。 以上のような処理によって、ＳμＣ（１０４）上でビブ
ラート付加装置の機能が実現される。

〔９〕トレモロ制御処理 第２７図は、ＳμＣ（１０４）上のソフトウェアによっ
て、ビブラートと同期が可能なトレモロ制御機能を実現
した場合の機能ブロック図である。 ＴＲＭ発生手段（１０３０）は、ＭμＣ（１０１）上の
ソフトウェアで実現される機能で、トレモロのオン／オ
フを指定するトレモロ・オン／オフ・データＴＲＭ（Ｅ
ＣＤ上）を発生する。トレモロ制御手段（１０３２）
は、ＴＲＭ発生手段（１０３０）から、送出されたデー
タＴＲＭを受けとって記憶するＴＲＭ記憶手段（１０３
３）と、ＭμＣ（１０１）上のソフトウェアで実現され
るＳＣＤ発生手段（１０３１）から送出されるデータＳ
ＣＤを記憶するＳＣＤ記憶手段（１０３５）と、記憶さ
れたデータＳＣＤをもとに、オンキー・データＯＮＫを
生成するＯＮＫ生成手段（１０３８）とデータＯＮＫよ
りキーオン・スタート・フラグＫＯＳを生成するＫＯＳ
生成部（１０３４）と、データＴＲＭがオンのときに、
タイマ手段（１０３７）の制御のもとに、トレモロ・フ
ラグＴＭＦを発生するとともに、フラグＫＯＳが００Ｈ
から≠００Ｈに変化するタイミングで、トレモロ・フラ
グＴＭＦを初期設定する機能をもったＴＭＦ生成手段
で、構成される。 トレモロ付加手段（１０４０）は、トレモロ制御手段か
ら送出されるトレモロ・フラグＴＭＦ（一定周期の矩形
波）をろ波するローパス・フィルタＬＰＦ（１０４１）
とＬＰＦの出力信号によって、楽音発生装置（１０４
４）から出力されるアナログ楽音出力の振幅を制御する
電圧制御型増幅器ＶＣＡ（１０４２）によって構成さ
れ、ＶＣＡ（１０４２）からの出力は、アンプ・スピー
カー等から構成される楽音再生装置（１０４３）で発音
される。 トレモロ制御手段（１０３２）のタイマ手段（１０３
７）ＫＯＳ生成手段（１０３４）、ＯＮＫ生成手段（１
０３８）ＳＣＤ記憶手段（１０３５）等を前述のビブラ
ート付加装置（９０３）（第１９図）と共用することに
よって、ビブラートに同期したトレモロが得られる。 上述のトレモロ制御手段（１０３２）の機能をＳμＣ
（１０４）上のソフトウェアで実現した場合の処理の流
れが、第２２図のフロー・チャートに示されている。 ほとんどの処理は、ビブラート付加処理の項で説明した
ので、相違点のみを説明する。 処理（１００６）でビブラート・アドレス・カウンタVC
OUNTが６４になるとトレモロ・フラグＴＲＦを発生する
サブルーチンTRMSET（１００８）を実行する。 カウンタVCOUNTが６４になっていないとき、処理（１０
１１）でトレモロ・オン／オフ・データＴＲＭを参照
し、データＴＲＭがオンならば、処理（１０１２）でカ
ウンタVCOUNT＝３２か否かを判断し、カウンタVCOUNT＝
３２であれば、サブ・ルーチンTRMSET（１０１３）を実
行する。 つまり、データＴＲＭがオンのときは、カウンタVCOUNT
＝３２及びカウンタVCOUNT＝６４のときに、サブ・ルー
チンTRMSET（１０１４）が実行される。 サブ・ルーチンTRMSET（１０１４）は、データＴＲＭが
オフあるいは、カウンタDCOUNT＝０のとき常にフラグＴ
ＭＦをオンにし、データＴＲＭがオンのとき、フラグＴ
ＭＦを反転する機能をもっている。 処理（１０１５）において、データＴＲＭの判定をし、
オフならば、無条件にフラグＴＭＦをオンにセットし、
オンならば、処理（１０１６）においてカウンタDCOUNT
＝０か否かを判定し、０ならば処理（１０１９）を実行
し、０でなければ、処理（１０１７）で、トレモロ・フ
ラグＴＭＦのオン／オフを見て、フラグＴＭＦがオンな
らば、処理（１０１８）でフラグＴＭＦをオフにし、フ
ラグＴＭＦがオフならば処理（１０１９）でフラグＴＭ
Ｆをオンにして出力する。 第２８図は、トレモロ制御処理のタイミングを示すタイ
ミング・チャートである。 トレモロ・フラグＴＭＦは、トレモロ・オン／オフ・デ
ータＴＲＭがオフのとき常にオンになっており、データ
ＴＲＭがオンになると、ビブラート波形ＶＩＢの1/2周
期ごとにフラグＴＭＦを反転させる。 キーオン・スタート・フラグＫＯＳが００Ｈから≠００
Ｈになると、フラグＴＭＦがオンの状態からスタートす
る。それと同時にディレイ・ビブラートがスタートす
る。 LPFOUTは、ＬＰＦ（１０４１）の出力信号を示したもの
で、フラグＴＭＦをろ波した出力である。 このLPFOUTによって、ＶＣＡ（１０４２）を制御し、ト
レモロをかける。 発明の効果 以上の説明から明らかなように本発明の楽音発生システ
ムは、発生楽音の音階と発音タイミングを指定する発音
コントロール・データを複数チャネル独立に発生する発
音コントロール・データ発生手段と、ビブラートのオン
／オフをチャネル独立に指定するビブラート・イネイブ
ル・データを発生するビブラート・イネイブル・データ
発生手段と、ビブラート・イネイブル・データがオンの
チャネルだけビブラートを付加し、ビブラート・イネイ
ブル・データがオンのチャネルのうち最初にキーオンさ
れたチャネルが発音を開始した時点で、ディレイ・ビブ
ラートを開始する機能をもち、上記発音コントロール・
データとビブラート・イネイブル・データにもとづいた
周波数データを楽音発生装置に送出するビブラート付加
装置と、ビブラート付加装置から送出された周波数デー
タに対応したピッチの楽音を発生する楽音発生装置から
構成しているので特定のチャネルのみにビブラート等の
効果を付加することができ、効果が付加されているチャ
ネルだけのキー・オンを検出して、最初のキーオンが検
出されたときに開始するディレイ・ビブラートなどの制
御が可能であり、例えば、全発音チャネルを鍵域に対応
して２分割し、一方の鍵域をビブラート・オンにし、他
方の鍵域をビブラート・オフにして、ビブラート・オン
の方の鍵域のキーオンに対応して、ディレイ・ビブラー
トを開始するようにすることによって、メロディ・ライ
ンの演奏を、ディレイ・ビブラートが付加された鍵域で
行い、コード・バッキングをビブラート・オフの鍵域で
行うなど、変化に富んだ演奏が可能になる。 さらに、２分割したチャネルによって、音色を変化させ
ることによって、アンサンブル演奏が可能になる。 さらに、この機能を自動演奏モードで用いて、ビブラー
トなどの効果のかかるチャネルを自由に変化させること
によって、表現が拡大される。 また、ここで、付加する効果は、ディレイ・ビブラート
に限定されるものではなく、キー・グライド，タッチ・
レスポンス等、キーオンに関係するものなら何でもよ
い。

【図面の簡単な説明】

第１図は、本発明の実施例における楽音発生システムの
ブロック図、第２図はメイン・マイクロ・コンピュータ
ＭμＣとサブ・マイクロコンピュータＳμＣの間のI/O
マップ、第３図〜第５図は、ＭμＣとＳμＣ間の転送デ
ータのフォーマット図、第６図はデータ転送装置のブロ
ック図、第７図はデータ転送装置の機能ブロック図、第
８図はデータ送信装置の処理を示すフロー・チャート、
第９図はデータ受信装置の処理を示すフロー・チャー
ト、第１０図はＳμＣ内のメモリのメモリ・マップ、第
１１図は、データ転送装置のタイミング・チャート、第
１２図はＳμＣとＤＳＧの間のI/Oマップ、第１３図
は、ＳμＣとＤＳＧの間の転送データのフォーマット
図、第１４図，第１５図は発音制御装置の機能ブロック
図、第１６図，第１７図は発音制御装置の処理を示すフ
ロー・チャート、第１８図は、ディジタル・サウンド・
ジェネレータＤＳＧの入出力を示すタイミング・チャー
ト、第１９図はビブラート付加装置の機能ブロック図、
第２０図はビブラート・データ・メモリの内容を示すグ
ラフ、第２１図〜第２３図はビブラート付加装置とトレ
モロ制御手段の処理を示すフロー・チャート、第２４図
はオンキー・データのフォーマット図、第２５図は、オ
ンキー・データ生成処理を示すフローチャート、第２６
図はビブラート付加装置のタイミング・チャート、第２
７図はトレモロ制御手段の機能ブロック図、第２８図
は、トレモロ制御処理を示すタイミング・チャートであ
る。 １０１……メイン・マイクロコンピュータ、１０４……
サブ・マイクロコンピュータ、１０５……ディジタル・
サウンド・ジェネレータ、１０７……振幅変調部、６０
０……発音制御装置、６０１……ＳＣＤ発生装置、６０
２……ＳＣＤ割当て手段、６０３……ファースト・ダン
パ要求手段、６０４……楽音発生装置、６０５……ＫＤ
判定手段、６０６……ＳＣＤ記憶手段、６０７……アサ
イン・フラグ発生手段、６０８……ＣＳＣＤ記憶手段、
６０９……ＳＣＤ出力手段、６１０……ＣＨＳＴ判定手
段、６１１……強制消音フラグ発生装置、６１２……強
制消音制御手段、９００……ＳＣＤ発生手段、９０１…
…ＶＥＮ，ＤＶＩＢ発生手段、９０３……ビブラート付
加装置、９０４……基本ピッチ・データ発生手段、９０
６……ＯＮＫ発生手段、９０７……ＫＯＳ生成手段、９
０９……ビブラート・データ・メモリ、９１０……ビブ
ラート・データ読出し手段、９１１……ビブラート・ア
ドレス・カウンタ、９１２……ディレイ・ビブラート・
アドレス・カウンタ、９１３……タイマ手段、９１４…
…加算手段、９１５……指数変換手段、９１６……楽音
発生装置、１０３１……ＳＣＤ発生手段、1032……トレ
モロ制御手段、1034……ＫＯＳ生成手段、1036……ＴＭ
Ｆ生成手段、1037……タイマ手段、1040……トレモロ付
加手段、1041……ローパス・フィルタ、1042……電圧制
御型増幅器、1044……楽音発生装置。

Claims (1)

【特許請求の範囲】
1. 【請求項１】発生楽音の音階と発音タイミングを指定す
   る発音コントロール・データを複数チャネル独立に発生
   する発音コントロール・データ発生手段と、ビブラート
   のオン／オフをチャネル独立に指定するビブラート・イ
   ネイブル・データを発生するビブラート・イネイブル・
   データ発生手段と、ビブラート・イネイブル・データが
   オンのチャネルだけビブラートを付加し、ビブラート・
   イネイブル・データがオンのチャネルのうち最初にキー
   オンされたチャネルが発音を開始した時点で、ディレイ
   ・ビブラートを開始する機能をもち、上記発音コントロ
   ール・データとビブラート・イネイブル・データにもと
   づいた周波数データを楽音発生装置に送出するビブラー
   ト付加装置と、ビブラート付加装置から送出された周波
   数データに対応したピッチの楽音を発生する楽音発生装
   置から構成されることを特徴とする楽音発生システム。