JPS6164142A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6164142A JPS6164142A JP18687084A JP18687084A JPS6164142A JP S6164142 A JPS6164142 A JP S6164142A JP 18687084 A JP18687084 A JP 18687084A JP 18687084 A JP18687084 A JP 18687084A JP S6164142 A JPS6164142 A JP S6164142A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- power supply
- wire
- integrated circuit
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体集積回路装置に関する。
従来の半導体集積回路装置は、電源のインピーダンスを
低くするために第２図に示す如く、電源（以下、■Ｄと
記す。）線１とＧＮＤ （以下ＶＳＳと記す。）線２を
太く短く配線し、プリント基板３上でＶＤＤ −ＶＳ２
間の所定領域に高周波フィルター用のコンデンサ４及び
低周波フィルター用のコンデンサ５を介在している。
低くするために第２図に示す如く、電源（以下、■Ｄと
記す。）線１とＧＮＤ （以下ＶＳＳと記す。）線２を
太く短く配線し、プリント基板３上でＶＤＤ −ＶＳ２
間の所定領域に高周波フィルター用のコンデンサ４及び
低周波フィルター用のコンデンサ５を介在している。
而して、所謂ＣＭＯ８（Ｃｏｍｐｌｅｍｅｎｔａｒｙ
ＭｅｔａｌＯｘｉｄｅ Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ
）は、その動作上スフ４イク状に電力を消費するため、
電源の高周波インピーダンスを特に低くしておく必要が
ある。しかしながら、上述の如くプリント基板３上に実
装される従来の半導体集積回路装置では、プリント基板
３、各々の半導体集積回路６及び電源配線等に寄生する
インピーダンスにより電源に誘発されるスパイクノイズ
を十分に削減できない問題があった。
ＭｅｔａｌＯｘｉｄｅ Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ
）は、その動作上スフ４イク状に電力を消費するため、
電源の高周波インピーダンスを特に低くしておく必要が
ある。しかしながら、上述の如くプリント基板３上に実
装される従来の半導体集積回路装置では、プリント基板
３、各々の半導体集積回路６及び電源配線等に寄生する
インピーダンスにより電源に誘発されるスパイクノイズ
を十分に削減できない問題があった。
更に、ス／４’イク電流は、システムの動作周波数、コ
ンデンサ負荷の有無、電源電圧、出力信号の立ち上がシ
・立ち下がり等の要因によシ差はあるものの、これらの
要因が最悪の条件になると、プリント基板３に挿入した
コンデンサ４゜５ではス・ぐイク電流を吸収できず、半
導体集積回路６の誤動作を招く問題があった。
ンデンサ負荷の有無、電源電圧、出力信号の立ち上がシ
・立ち下がり等の要因によシ差はあるものの、これらの
要因が最悪の条件になると、プリント基板３に挿入した
コンデンサ４゜５ではス・ぐイク電流を吸収できず、半
導体集積回路６の誤動作を招く問題があった。
本発明は、高周波特性に優れたフィルターの実装を可能
にして電源に誘発されるスパイク電流を削減した半導体
集積回路装置を提供することをその目的とするものであ
る。
にして電源に誘発されるスパイク電流を削減した半導体
集積回路装置を提供することをその目的とするものであ
る。
本発明は、半導体チップ内の電源線と接地線間にコンデ
ンサを介在したことによシ、高周波特性に優れたフィル
タの実装を可能にして電源に誘発されるスミ４イク電流
の削減を達成した半導体集積回路装置である。
ンサを介在したことによシ、高周波特性に優れたフィル
タの実装を可能にして電源に誘発されるスミ４イク電流
の削減を達成した半導体集積回路装置である。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は、本発明をＣＭＯＳシリコンゲート２層配線に
適用した一実施例の要部の説明図である。
適用した一実施例の要部の説明図である。
図中１０は、例えばＮ型（またはＰ型）のシリコン基板
である。シリコン基板１０上には、Ｎ型（またはＰ型）
の拡散層１１が形成されている。拡散層１１上には、絶
縁層１２を介して多結晶シリコン層１３が積層されてい
る。多結晶シリコン層１３は、金属層で形成しても良い
。
である。シリコン基板１０上には、Ｎ型（またはＰ型）
の拡散層１１が形成されている。拡散層１１上には、絶
縁層１２を介して多結晶シリコン層１３が積層されてい
る。多結晶シリコン層１３は、金属層で形成しても良い
。
多結晶シリコン層１３上には、絶縁層１４．第１配線層
１５．絶縁層１６．第２配線層１７が順次積層されてい
る。
１５．絶縁層１６．第２配線層１７が順次積層されてい
る。
ここで、拡散層１１及び第１配線層１５は、例えば電源
線ＶＤＤ （または接地線ＶＳＳ ）として階層接続さ
れている。また、多結晶シリコン層１３及び第２配線層
１７は、例えば接地線ＶＳＳ（または電源線）として階
層接続されている。
線ＶＤＤ （または接地線ＶＳＳ ）として階層接続さ
れている。また、多結晶シリコン層１３及び第２配線層
１７は、例えば接地線ＶＳＳ（または電源線）として階
層接続されている。
このように構成された半導体集積回路装置２０によれば
、接地線ＶＳＳと電源線ＶＤＤ間に直接コンデンサを挿
入した構造になるので、高周波特性の優れたフィルター
を容易に実装できる。
、接地線ＶＳＳと電源線ＶＤＤ間に直接コンデンサを挿
入した構造になるので、高周波特性の優れたフィルター
を容易に実装できる。
その結果、電源に誘発されるスパイク電流を十分に削減
することができるものである。
することができるものである。
以上説明した如く、本発明に係る半導体集積回路装置に
よれば、高周波特性に優れたフィルターの実装を可能に
して電源に誘発されるスミ４イク電流を削減できるもの
である。
よれば、高周波特性に優れたフィルターの実装を可能に
して電源に誘発されるスミ４イク電流を削減できるもの
である。
第１図は、本発明の一実施例の要部の説明図、第２図は
、プリント基板上に設けられた従来の半導体集積回路装
置の説明図である。 １０・・・シリコン基板、１１・・・拡散層、１２゜１
４．１６・・・絶縁層、１３・・・多結晶シリコン層、
１５・・・第１配線層、１７・・・第２配線層、２０・
・・半導体集積回路装置。 出Ｕ人代理人 弁理士 鈴 江 武 彦第１図 第２図
、プリント基板上に設けられた従来の半導体集積回路装
置の説明図である。 １０・・・シリコン基板、１１・・・拡散層、１２゜１
４．１６・・・絶縁層、１３・・・多結晶シリコン層、
１５・・・第１配線層、１７・・・第２配線層、２０・
・・半導体集積回路装置。 出Ｕ人代理人 弁理士 鈴 江 武 彦第１図 第２図
Claims (1)
- 半導体基板上に絶縁層を介して配線層を複数本積層し
た多層配線構造からなる集積回路を具備した半導体集積
回路装置において、各配線層を階層接続してコンデンサ
を形成したことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18687084A JPS6164142A (ja) | 1984-09-06 | 1984-09-06 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18687084A JPS6164142A (ja) | 1984-09-06 | 1984-09-06 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6164142A true JPS6164142A (ja) | 1986-04-02 |
Family
ID=16196109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18687084A Pending JPS6164142A (ja) | 1984-09-06 | 1984-09-06 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6164142A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS639137U (ja) * | 1986-07-03 | 1988-01-21 |
-
1984
- 1984-09-06 JP JP18687084A patent/JPS6164142A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS639137U (ja) * | 1986-07-03 | 1988-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0154998A2 (en) | Improved structure of power supply wirings in semiconductor integrated circuit | |
| US7986532B2 (en) | Split thin film capacitor for multiple voltages | |
| US6396123B1 (en) | Semiconductor device provided with on-chip decoupling condenser utilizing CMP dummy patterns | |
| US5063433A (en) | Semiconductor device having multi-layered wiring structure | |
| JPS6164142A (ja) | 半導体集積回路装置 | |
| JPH10107235A (ja) | ゲートアレーｌｓｉの構成方法とこれを用いた回路装置 | |
| US20040226735A1 (en) | Method and apparatus for integrated noise decoupling | |
| JP2685135B2 (ja) | 半導体集積回路 | |
| US6684371B2 (en) | Layout of semiconductor integrated circuit | |
| KR100351452B1 (ko) | 디커플링 커패시터 구조를 갖는 반도체소자 | |
| KR20030093115A (ko) | 반도체 집적 회로 장치 | |
| JP3441104B2 (ja) | 半導体装置 | |
| JPS63108763A (ja) | 半導体集積回路 | |
| JPH08316323A (ja) | 電源配線の形成方法及びそれを用いた回路装置 | |
| KR100189989B1 (ko) | 패드를 이용한 커패시터를 갖춘 반도체 장치 | |
| JP3283709B2 (ja) | バイパスコンデンサの接続方法 | |
| KR100669354B1 (ko) | 반도체 집적 회로의 패드 구조 | |
| JPH0576783B2 (ja) | ||
| JP2960242B2 (ja) | 集積回路装置 | |
| US7157752B2 (en) | Semiconductor device | |
| JPS63143843A (ja) | 半導体集積回路電源配線装置 | |
| JPH09246476A (ja) | 半導体集積回路の電源線及びそのレイアウト方法 | |
| JPH04323860A (ja) | 半導体集積回路 | |
| JPS59215749A (ja) | 半導体集積回路用低雑音パツケ−ジ | |
| JPS62130552A (ja) | 半導体集積回路装置 |