JPS6163162A - 画信号補正装置 - Google Patents
画信号補正装置Info
- Publication number
- JPS6163162A JPS6163162A JP59185953A JP18595384A JPS6163162A JP S6163162 A JPS6163162 A JP S6163162A JP 59185953 A JP59185953 A JP 59185953A JP 18595384 A JP18595384 A JP 18595384A JP S6163162 A JPS6163162 A JP S6163162A
- Authority
- JP
- Japan
- Prior art keywords
- image signal
- ram
- picture signal
- distortion
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Image Input (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はファクシミリ装置等の読取部における画信号補
正装置に関する。
正装置に関する。
従来例の構成とその問題点
従来のファクシミリ装置の読取部は第１図に示すような
構成を有し、端子１に入力され、且つ原稿を読取り光電
変化せしめられた画信号ＰＩＸが増幅器２及びＡＢＣ制
御回路６を組込んだ自動背景調整回路（ＡＢＣ）９を通
って画信号歪み補正部（ＶＰＵ）８に送うレ、Ａ／Ｄ変
換器（ＡＤＣ）３にてアナログディジタル変換されると
ともに、接続する外部メモ！Ｊ（ＲＯＭ）５に予め設定
されたデータと乗算処理することにより画信号歪みを補
正して出力するよう構成されている。ここて、上記ＶＰ
Ｕ８について簡単に説明すると、このＶＰＵ５ＳはＡＤ
Ｃ３とマルチプレクサ（ＭＵＬ）４とを組込んで成り、
固体平面走査型で読取られた画信号は通常の場合、照明
光源の不均一性、使用するレンズの特性、イメージセン
サの感度バラツキ等の歪みの影響を受けているため、そ
のまま出力すると画質の劣化を免れず、これを補正する
ために用いられる回路がＶＰＵ８である。
構成を有し、端子１に入力され、且つ原稿を読取り光電
変化せしめられた画信号ＰＩＸが増幅器２及びＡＢＣ制
御回路６を組込んだ自動背景調整回路（ＡＢＣ）９を通
って画信号歪み補正部（ＶＰＵ）８に送うレ、Ａ／Ｄ変
換器（ＡＤＣ）３にてアナログディジタル変換されると
ともに、接続する外部メモ！Ｊ（ＲＯＭ）５に予め設定
されたデータと乗算処理することにより画信号歪みを補
正して出力するよう構成されている。ここて、上記ＶＰ
Ｕ８について簡単に説明すると、このＶＰＵ５ＳはＡＤ
Ｃ３とマルチプレクサ（ＭＵＬ）４とを組込んで成り、
固体平面走査型で読取られた画信号は通常の場合、照明
光源の不均一性、使用するレンズの特性、イメージセン
サの感度バラツキ等の歪みの影響を受けているため、そ
のまま出力すると画質の劣化を免れず、これを補正する
ために用いられる回路がＶＰＵ８である。
しかし、上記のような外部メモリであるＲＯＭ５を用、
いた従来のｖｐｕｓによると温度 経年霞化等の原因に
よる歪み特性の変動に対応することができず、予め設定
したデータでは正しく補正されないという不都合を生す
ることとなる。
いた従来のｖｐｕｓによると温度 経年霞化等の原因に
よる歪み特性の変動に対応することができず、予め設定
したデータでは正しく補正されないという不都合を生す
ることとなる。
この問題に対する改善策としては、ＲＯＭ５に代えてラ
ンダムアクセスメモリ（ＲＡＭ）をＶＰＵ８に接続する
ことが考えられ、これによれば適時歪みは波形に対して
補正値が書き込めるので的確に補正処理を行うことがで
きる。しかしながら実験の結果、この場合、電源投入時
のシヨ・ツクにより外部メモリとして用いられたＲＡＭ
にランダムな値が書き込まれてしまいこれによりＶＰＵ
８からのＡＢＣ制御信号（ＯＶＦ）に不正動作を生じ、
ＶＰＵ８による歪み補正を不安定化することが明らかと
なった。
ンダムアクセスメモリ（ＲＡＭ）をＶＰＵ８に接続する
ことが考えられ、これによれば適時歪みは波形に対して
補正値が書き込めるので的確に補正処理を行うことがで
きる。しかしながら実験の結果、この場合、電源投入時
のシヨ・ツクにより外部メモリとして用いられたＲＡＭ
にランダムな値が書き込まれてしまいこれによりＶＰＵ
８からのＡＢＣ制御信号（ＯＶＦ）に不正動作を生じ、
ＶＰＵ８による歪み補正を不安定化することが明らかと
なった。
発明の目的
本発明は、上記のような従来技術の欠点を解消するもの
であって、歪み波形が変化しても正確な補正処理を行う
ことのできる画信号補正装置を提供することを目的とす
る。
であって、歪み波形が変化しても正確な補正処理を行う
ことのできる画信号補正装置を提供することを目的とす
る。
発明の構成
本発明は画信号歪み補正部（ｖｐｔｒ）に外部メモリと
してＲＡＭを接続し、このＲＡＭに対して初期値を設定
するためのバッファを配設し、ＲＡＭに書き込まれたこ
の初期値データと画信号（ＦＩＸ）をｖｐυにて乗算処
理し、ＡＢＣ制陣信号ＯＶＦを用いてＡＢＣ回路を正常
に動作させた後に再度ＶＰＨによる歪み補正処理を行う
よう構成されているものである。
してＲＡＭを接続し、このＲＡＭに対して初期値を設定
するためのバッファを配設し、ＲＡＭに書き込まれたこ
の初期値データと画信号（ＦＩＸ）をｖｐυにて乗算処
理し、ＡＢＣ制陣信号ＯＶＦを用いてＡＢＣ回路を正常
に動作させた後に再度ＶＰＨによる歪み補正処理を行う
よう構成されているものである。
実施例の説明
以下本発明の一実施例を図面の第２図を参照しながら説
明する。第２図に示すファクシミリ装置の画信号補正装
置において、１１は画信号ＰＩＸを入力する信号入力端
子であり、入力された画信号ＰＩＸは抵抗器Ｒ１１，Ｒ
１２の抵抗値によって決定される変換率をもって増幅器
１２によって増幅される。トランジスタτＲ８□は可変
インピーダンスとして抵抗器Ｒ１３との抵抗比で減衰器
となるものである。１６はコンデンサＣ１１に電荷をチ
ャージしてトランジスタＴＲ，、のゲート電圧を変化さ
せるか否かを判定するＡＢＣ制御回路、１３はアナログ
−ディジタル変換器（人ＤＣ）であって、ＡＢＣ８０回
路９は上記したような増幅器１２、ＡＢＣ制御回路１６
、抵抗器’ＩＩ ’ ”１２’ ”＋３及びコンデンサ
’１１より構成されている。１８は画信号歪み補正部（
ＶＰＵ）であり、これはアナログ−ディジタル変換器（
ムＤＯ）１３、画信号歪みを補正すべく外部メモＩＪ−
ＲＡＭ１５からの補正値と乗算処理するためのマルチプ
レクサ（ＭＵＬ）１４及び歪み補正係数を収納するＦＩ
ＯＭ２０より構成され、バッファ（ＢＵＦＦ ）２２て
補正された画信号ＰＩｘは出力端子１了より出力される
ようになっている。バッファ２２はＲＡＭ１Ｌ５に初期
値を書き込むためのものてあり、２３はＲＡＭ１５又は
バッファ２２のいずれか一つを択一的に選択する制御信
号（※ＲＡＭＩＣ）をなしている。
明する。第２図に示すファクシミリ装置の画信号補正装
置において、１１は画信号ＰＩＸを入力する信号入力端
子であり、入力された画信号ＰＩＸは抵抗器Ｒ１１，Ｒ
１２の抵抗値によって決定される変換率をもって増幅器
１２によって増幅される。トランジスタτＲ８□は可変
インピーダンスとして抵抗器Ｒ１３との抵抗比で減衰器
となるものである。１６はコンデンサＣ１１に電荷をチ
ャージしてトランジスタＴＲ，、のゲート電圧を変化さ
せるか否かを判定するＡＢＣ制御回路、１３はアナログ
−ディジタル変換器（人ＤＣ）であって、ＡＢＣ８０回
路９は上記したような増幅器１２、ＡＢＣ制御回路１６
、抵抗器’ＩＩ ’ ”１２’ ”＋３及びコンデンサ
’１１より構成されている。１８は画信号歪み補正部（
ＶＰＵ）であり、これはアナログ−ディジタル変換器（
ムＤＯ）１３、画信号歪みを補正すべく外部メモＩＪ−
ＲＡＭ１５からの補正値と乗算処理するためのマルチプ
レクサ（ＭＵＬ）１４及び歪み補正係数を収納するＦＩ
ＯＭ２０より構成され、バッファ（ＢＵＦＦ ）２２て
補正された画信号ＰＩｘは出力端子１了より出力される
ようになっている。バッファ２２はＲＡＭ１Ｌ５に初期
値を書き込むためのものてあり、２３はＲＡＭ１５又は
バッファ２２のいずれか一つを択一的に選択する制御信
号（※ＲＡＭＩＣ）をなしている。
２４はＲＡＭ１５へのライトリ−トイ５号（※ＲＡＭＷ
）、２５＋１ＡＢＣ制問信号ＯｖＦである。
）、２５＋１ＡＢＣ制問信号ＯｖＦである。
上記のように構成された画信号補正装置の動作は下記の
通りである。即ち、ます※ＲＡＭＷ信号２４を°゛Ｌ”
レベルとしてＲＡＭ１５を書き込み可能状態とした上で
、＞＜ ＲＡ Ｍ Ｅ信号２３を”Ｈ”レベルとしてバ
ッファ２２を通して初期値ＲＡＭ１６に書き込んだ後に
※ＲＡＭ！信号２４を”Ｈ”レベル※ＲＡＭＥ信号２３
をＬ”レベルトスる。
通りである。即ち、ます※ＲＡＭＷ信号２４を°゛Ｌ”
レベルとしてＲＡＭ１５を書き込み可能状態とした上で
、＞＜ ＲＡ Ｍ Ｅ信号２３を”Ｈ”レベルとしてバ
ッファ２２を通して初期値ＲＡＭ１６に書き込んだ後に
※ＲＡＭ！信号２４を”Ｈ”レベル※ＲＡＭＥ信号２３
をＬ”レベルトスる。
そこで白板を走査した画信号ＰＩＸが入力端子１１から
入力されると、抵抗器ＲＩＩ”ｌ□の比に応じて増幅器
１２で増幅され更にムＤＣ１３にてディジタル変換され
てディジタル信号としてマルチプレクサ１４に送られる
。これと同時に前記処理によって書き込まれた初期値が
ＲＡＭ１５から読み出され、マルチプレクサ１４にてデ
ィジタル信号ＰＸｘと初期値が乗算処理される。そこて
ＯＶＦ信号２６が°“Ｈ”レベル（例えば画信号のピー
ク値がＳＶ）となるようにλＢＣ制御回路１６はトラン
ジスタＴＲ，□のゲート電圧を可変にしていく。
入力されると、抵抗器ＲＩＩ”ｌ□の比に応じて増幅器
１２で増幅され更にムＤＣ１３にてディジタル変換され
てディジタル信号としてマルチプレクサ１４に送られる
。これと同時に前記処理によって書き込まれた初期値が
ＲＡＭ１５から読み出され、マルチプレクサ１４にてデ
ィジタル信号ＰＸｘと初期値が乗算処理される。そこて
ＯＶＦ信号２６が°“Ｈ”レベル（例えば画信号のピー
ク値がＳＶ）となるようにλＢＣ制御回路１６はトラン
ジスタＴＲ，□のゲート電圧を可変にしていく。
０ＶＦ４５”４２ＢがＨ” レベルとなった時のトラン
ジスタＴＲ，、のゲート電圧はそのまま保持され、その
状態にて：？ｉ ＲＡ Ｍ Ｗ信号２４を゛Ｌ″レベル
としてＲＡＭ１５を再度出−き込み可能状態とする。
ジスタＴＲ，、のゲート電圧はそのまま保持され、その
状態にて：？ｉ ＲＡ Ｍ Ｗ信号２４を゛Ｌ″レベル
としてＲＡＭ１５を再度出−き込み可能状態とする。
ここで次に白板を走査した画信号ＰＩＸは人ＤＯ１３て
ディジタル信号に変換され、ＲＯＭ２０で該当する歪み
補正係数を算出してＲＡＭ１ｓに収納する。以上の処理
は１ラインの画信号全て番こついて行われる。この処理
後、※ＲＡＭＷ信号２４はＨ“レベルとなる。この処理
は白板を走査した画信号２ライン分て行われる。次に白
板を走査した画信号ＰＩＸはＡＢＣ回路部１９を通り、
人ＤＣ１３でディンタル変換されてマルチプレクサ１４
へ送られる。これと同時にＲＡＭ１５から前記処理にて
書き込まれた補正係数が読み出され、マルチプレクサ１
４にて乗算されて画信号歪みが除去される。なお、Ｏｖ
Ｆ伯号２６はムＤＣ１３に最適な入力画信号を与えるた
めに適宜゛Ｈ”レベルとＬ・レベルのいずれか一方が付
与されるようになっている。
ディジタル信号に変換され、ＲＯＭ２０で該当する歪み
補正係数を算出してＲＡＭ１ｓに収納する。以上の処理
は１ラインの画信号全て番こついて行われる。この処理
後、※ＲＡＭＷ信号２４はＨ“レベルとなる。この処理
は白板を走査した画信号２ライン分て行われる。次に白
板を走査した画信号ＰＩＸはＡＢＣ回路部１９を通り、
人ＤＣ１３でディンタル変換されてマルチプレクサ１４
へ送られる。これと同時にＲＡＭ１５から前記処理にて
書き込まれた補正係数が読み出され、マルチプレクサ１
４にて乗算されて画信号歪みが除去される。なお、Ｏｖ
Ｆ伯号２６はムＤＣ１３に最適な入力画信号を与えるた
めに適宜゛Ｈ”レベルとＬ・レベルのいずれか一方が付
与されるようになっている。
発明の効果
本発明によれば、外部ＲＡＭに初期値を設定するととＩ
こよりＡ／Ｄ変換器に入力される画信号が常に最適に保
持されるので、ファクシミリ読取部で発生する画信号歪
みを正しく補正することができ、特に歪み特性が何んら
の原因によって変化した場合にもそれに対応した適切な
補正値ｌこよって的確な歪み補正をなすことができ、フ
ァクシミリ装置等における伝送性能を著しく改善するこ
とができる。
こよりＡ／Ｄ変換器に入力される画信号が常に最適に保
持されるので、ファクシミリ読取部で発生する画信号歪
みを正しく補正することができ、特に歪み特性が何んら
の原因によって変化した場合にもそれに対応した適切な
補正値ｌこよって的確な歪み補正をなすことができ、フ
ァクシミリ装置等における伝送性能を著しく改善するこ
とができる。
第１図はファクシミリ装置における画信号歪み補正装置
の従来の構成を示すブロック図、第２図は本発明の一実
施例によるファク／ミリ装置画信号歪み補正装置を示す
ブロック図である。 １１・・・・・画信号入力端子、１２ ・・・増幅器、
１３・・・・・・Ａ／Ｄ変換器、１４・・・・・マルチ
プレクサ（ＭＵＬ）、１５・・・・・外部メモリーＲＡ
Ｍ、１６・・・・・・自動背景調整回路、１７・・・・
画信号出力端子、１８・・・・・・画信号歪み補正部（
ＶＰＵ）、２ｏ・・・補正係数収納ｉＲＯＭ、２２・・
・・初期値設定用バッファ、２３・・・・・ＲＡＭ／バ
ッファセレクト信号、２４・・・・・ＲＡＭライドリー
ド信号、２５−− ＯＶ Ｆ信号。
の従来の構成を示すブロック図、第２図は本発明の一実
施例によるファク／ミリ装置画信号歪み補正装置を示す
ブロック図である。 １１・・・・・画信号入力端子、１２ ・・・増幅器、
１３・・・・・・Ａ／Ｄ変換器、１４・・・・・マルチ
プレクサ（ＭＵＬ）、１５・・・・・外部メモリーＲＡ
Ｍ、１６・・・・・・自動背景調整回路、１７・・・・
画信号出力端子、１８・・・・・・画信号歪み補正部（
ＶＰＵ）、２ｏ・・・補正係数収納ｉＲＯＭ、２２・・
・・初期値設定用バッファ、２３・・・・・ＲＡＭ／バ
ッファセレクト信号、２４・・・・・ＲＡＭライドリー
ド信号、２５−− ＯＶ Ｆ信号。
Claims (1)
- 入力画信号を一定に出力させる自動背景調整回路と、当
該自動背景調整回路から出力された画信号に歪みを補正
する画信号歪み補正部と、画信号の歪み補正値を蓄積す
るランダムアクセスメモリ（ＲＡＭ）と、該ＲＡＭに初
期値を設定するためのバッファ、及び該画信号歪み補正
処理部からの信号に応じてコンデンサに電荷をチャージ
して該自動背景調整回路を制御するための制御部とを具
備して成ることを特徴とする画信号補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59185953A JPS6163162A (ja) | 1984-09-04 | 1984-09-04 | 画信号補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59185953A JPS6163162A (ja) | 1984-09-04 | 1984-09-04 | 画信号補正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6163162A true JPS6163162A (ja) | 1986-04-01 |
| JPH0213509B2 JPH0213509B2 (ja) | 1990-04-04 |
Family
ID=16179762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59185953A Granted JPS6163162A (ja) | 1984-09-04 | 1984-09-04 | 画信号補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6163162A (ja) |
-
1984
- 1984-09-04 JP JP59185953A patent/JPS6163162A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0213509B2 (ja) | 1990-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6831686B1 (en) | Method and device for the exposure-dependent noise correction in image sensors which can be addressed in lines and columns | |
| JP4110715B2 (ja) | 画像処理装置 | |
| US5455622A (en) | Signal processing apparatus and method for offset compensation of CCD signals | |
| JP2817932B2 (ja) | 画像読取装置 | |
| JPS6163162A (ja) | 画信号補正装置 | |
| JPH02230869A (ja) | ゲインコントロール回路 | |
| JPS5814671A (ja) | 画信号処理装置 | |
| JPH06197266A (ja) | レンズ及び撮像装置 | |
| JP2002057899A (ja) | 画像読取装置及び画像形成装置 | |
| JPS6260874B2 (ja) | ||
| JP3112962B2 (ja) | 画像読取装置 | |
| JPS6161559A (ja) | 情報読取装置 | |
| JP3250253B2 (ja) | 読取センサの感度補正方法 | |
| JPH0252473B2 (ja) | ||
| JP3049652B2 (ja) | デジタルスキャナの感度調整装置 | |
| JPS61237575A (ja) | 画像読取装置 | |
| JPH02177669A (ja) | 画像読取装置 | |
| JPS61239778A (ja) | 画信号処理装置 | |
| JPH0481171A (ja) | 原稿続取装置 | |
| JPH0440161A (ja) | 画像入力装置 | |
| JPS6236425B2 (ja) | ||
| JPH01188071A (ja) | 画信号補正装置 | |
| JPS6163161A (ja) | 画信号濃度補正装置 | |
| JPS5983465A (ja) | 画像読取装置 | |
| JPS60259063A (ja) | シエ−デイング歪み補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |