JPS6162216A - ソ−スフオロワ回路 - Google Patents
ソ−スフオロワ回路Info
- Publication number
- JPS6162216A JPS6162216A JP18422884A JP18422884A JPS6162216A JP S6162216 A JPS6162216 A JP S6162216A JP 18422884 A JP18422884 A JP 18422884A JP 18422884 A JP18422884 A JP 18422884A JP S6162216 A JPS6162216 A JP S6162216A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- source follower
- capacitor
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、ＭＯＳ）ランジスタで構成されたソースフォ
ロワ回路に関する。
ロワ回路に関する。
従来技術
第２図は、従来のソースフォロワ回路の一例を示す回路
図である。すなわち、ｎＭＯ９）ランジスタで構成され
たソースフォロワトランジスタＭｌと。
図である。すなわち、ｎＭＯ９）ランジスタで構成され
たソースフォロワトランジスタＭｌと。
電流源トランジスタＭ２とを直列に接続して、ソースフ
ォロワトランジスタＨ１のドレインを正電源ｖＤＤに接
続し、電流源トランジスタＭ２のソースを負電源ｖＳＳ
に接続し、ソースフォロワトランジスタＭｌのソースと
電流源トランジスタＭ２のドレインとの接続点に負荷を
接続する。電流源トランジスタＭ２のゲートにはバイア
ス端子４から一定のバイアス電圧ｖｏが与えられていて
、定電流源を構成している。ソースフォロワトランジス
タに１のゲートに入力端子３から入力信号Ｖｉｎを入力
させると、入力信号Ｍｉｎに応じた電圧が出力端子５に
出力される。上述の従来のソースフォロワ回路は、負荷
容量ＣＬが大きいときは、以下に述べるような欠点を有
する。
ォロワトランジスタＨ１のドレインを正電源ｖＤＤに接
続し、電流源トランジスタＭ２のソースを負電源ｖＳＳ
に接続し、ソースフォロワトランジスタＭｌのソースと
電流源トランジスタＭ２のドレインとの接続点に負荷を
接続する。電流源トランジスタＭ２のゲートにはバイア
ス端子４から一定のバイアス電圧ｖｏが与えられていて
、定電流源を構成している。ソースフォロワトランジス
タに１のゲートに入力端子３から入力信号Ｖｉｎを入力
させると、入力信号Ｍｉｎに応じた電圧が出力端子５に
出力される。上述の従来のソースフォロワ回路は、負荷
容量ＣＬが大きいときは、以下に述べるような欠点を有
する。
入力電圧Ｖｉｎが高くなるときは、ソースフォロワトラ
ンジスタ旧の抵抗が小となり、正電源ＶＤＤから負荷容
量ＣＬへの充電速度が大きく、従って、出力電圧Ｖ ｏ
ｕｔの入力電圧Ｖｉｎに対する応答速度は大である。し
かし、入力電圧Ｖｉｎが低くなるときは、ソースフォロ
ワトランジスタＭｌの抵抗が大またはオフとなるため、
負荷容ＭＣＬに充′屯されていた電荷は電流源トランジ
スタＭ２を通して負電源ＶＳＳに流入する。この電流工
は、一定電流である。従って、出力電圧Ｖｏｕｔの応答
速度は、一定のスルーレートエ／ＣＬで決まる。すなわ
ち、電流工が小さいときは、入力電圧に対する出力電圧
の過渡応答性が悪いという欠点がある。応答速度を大き
くするためには、定電流工を大きくする必要があり、ソ
ースフォロワ回路の消費電力が大きくなる。これは負荷
容量ＣＬの容量が大きい程Ｗ４著となる。
ンジスタ旧の抵抗が小となり、正電源ＶＤＤから負荷容
量ＣＬへの充電速度が大きく、従って、出力電圧Ｖ ｏ
ｕｔの入力電圧Ｖｉｎに対する応答速度は大である。し
かし、入力電圧Ｖｉｎが低くなるときは、ソースフォロ
ワトランジスタＭｌの抵抗が大またはオフとなるため、
負荷容ＭＣＬに充′屯されていた電荷は電流源トランジ
スタＭ２を通して負電源ＶＳＳに流入する。この電流工
は、一定電流である。従って、出力電圧Ｖｏｕｔの応答
速度は、一定のスルーレートエ／ＣＬで決まる。すなわ
ち、電流工が小さいときは、入力電圧に対する出力電圧
の過渡応答性が悪いという欠点がある。応答速度を大き
くするためには、定電流工を大きくする必要があり、ソ
ースフォロワ回路の消費電力が大きくなる。これは負荷
容量ＣＬの容量が大きい程Ｗ４著となる。
発１月の目的
本発明の目的は、上述の従来の欠点を解決し、消費電力
が少なくて、過渡応答特性の良好なソースフォロワ回路
を提供することにある。
が少なくて、過渡応答特性の良好なソースフォロワ回路
を提供することにある。
発明の構成
本発明のソースフォロワ回路は、一定のバイアス電圧が
ゲートに入力された電流源トランジスタと、ソースフォ
ロワトランジスタとを直列にして電源に接続して、容量
性の負荷を駆動するＭＯＳトランジスタ構成のソースフ
ォロワ回路において、前記ソース７オロワートランジス
タのゲートに入力される入力信号の極性を反転増幅する
反転増幅器を備えて、該反転増幅器の出力と前記電流源
トランジスタめゲートとをコンデンサで結合したことを
特徴とする。
ゲートに入力された電流源トランジスタと、ソースフォ
ロワトランジスタとを直列にして電源に接続して、容量
性の負荷を駆動するＭＯＳトランジスタ構成のソースフ
ォロワ回路において、前記ソース７オロワートランジス
タのゲートに入力される入力信号の極性を反転増幅する
反転増幅器を備えて、該反転増幅器の出力と前記電流源
トランジスタめゲートとをコンデンサで結合したことを
特徴とする。
発明の実施例
次に、本発明について１図面を参照して詳細に説明する
。
。
第１図は１本発明の一実施例を示す回路図である。すな
わち、ＭＯＳ ）ランジスタＭ１と、電流源トランジス
タＭ２とを直列に接続して、ソースフォロワトランジス
タ旧のドレインを正電源ＶＤＤに接続し、電流源トラン
ジスタＭ２のソースを負電源ＶＳＳに接続し、ソースフ
ォロワトランジスタ旧のソー ！′＋１スと電流
源トランジスタＭ２のドレインとの接続点に負荷を接続
する。電流源トランジスタＭ２のゲートにはバイアス端
子４から一定のバイアス電圧ＶＢが与えられている。ソ
ースフォロワトランジスタ旧のゲートに入力端子３から
入力電圧Ｖｉｎを入力させると、入力電圧Ｗｉｎに応じ
た電圧が出力端子５に出力される０以上は従来と同様で
あるが、本実施例においては、ｐ［ｌｓ ）ランジスタ
Ｍ３とＭ４を直列にして買電ｖ、ＶＳＳとアース間に接
続し。
わち、ＭＯＳ ）ランジスタＭ１と、電流源トランジス
タＭ２とを直列に接続して、ソースフォロワトランジス
タ旧のドレインを正電源ＶＤＤに接続し、電流源トラン
ジスタＭ２のソースを負電源ＶＳＳに接続し、ソースフ
ォロワトランジスタ旧のソー ！′＋１スと電流
源トランジスタＭ２のドレインとの接続点に負荷を接続
する。電流源トランジスタＭ２のゲートにはバイアス端
子４から一定のバイアス電圧ＶＢが与えられている。ソ
ースフォロワトランジスタ旧のゲートに入力端子３から
入力電圧Ｖｉｎを入力させると、入力電圧Ｗｉｎに応じ
た電圧が出力端子５に出力される０以上は従来と同様で
あるが、本実施例においては、ｐ［ｌｓ ）ランジスタ
Ｍ３とＭ４を直列にして買電ｖ、ＶＳＳとアース間に接
続し。
ｐＭＯｓ ）ランジスタＭ４のゲートとドレインを接続
し、ｐＭＯｓ ）ランジスタ間のゲートは入力端子３に
接続する。ｐＭＯＳトランジスタＭ３とＰＭＯＳトラン
ジスタＭ４とで反転増幅器を構成している。そして、該
増幅器の出力（ＰＭＯＳ ）ランジスタＭ３とｐＭＯｓ
トランジスタＭ４の接続点）と前記電流源トランジス
タＭ２のゲートとをコンデンサＣによって接続する。
し、ｐＭＯｓ ）ランジスタ間のゲートは入力端子３に
接続する。ｐＭＯＳトランジスタＭ３とＰＭＯＳトラン
ジスタＭ４とで反転増幅器を構成している。そして、該
増幅器の出力（ＰＭＯＳ ）ランジスタＭ３とｐＭＯｓ
トランジスタＭ４の接続点）と前記電流源トランジス
タＭ２のゲートとをコンデンサＣによって接続する。
次に、本実施例の動作について説明する。今、入力電圧
Ｖｉｎが高いときは、９ＭＯ３）ランジスタＭ３は非導
通であるので、入力端子Ｖｉｎが高くなるときは、従来
と同様に、ソースフォロワトランジスタＭｌが導通して
負荷容量ＣＬは迅速に充電される。一方、入力電圧Ｖｉ
ｎが低くなるときは、あるスレショルド電圧以下では、
ｐｒｏｓ トランジスタＭ３で極性が反転され、９ＭＯ
８トランジスタＭ３と９ＭＯ３）ランジスタＭ４の相互
フンダクタンスの比で決まる利得で増幅される。これが
コンデンサＣを通して電流源トランジスタＭ２のゲート
に印加されると、（バイアス電源ＶＢのインピーダンス
は充分高いので）電流源トランジスタＭ２のゲート電圧
が過渡的に上昇し、その結果電流源トランジスタＭ２の
電流が一時的に増加する。従って、負荷容量ＣＬの電荷
が迅速に電流源トランジスタＭ２を通して放電され、出
力電圧Ｖｏｕｔの応答が速くなる。
Ｖｉｎが高いときは、９ＭＯ３）ランジスタＭ３は非導
通であるので、入力端子Ｖｉｎが高くなるときは、従来
と同様に、ソースフォロワトランジスタＭｌが導通して
負荷容量ＣＬは迅速に充電される。一方、入力電圧Ｖｉ
ｎが低くなるときは、あるスレショルド電圧以下では、
ｐｒｏｓ トランジスタＭ３で極性が反転され、９ＭＯ
８トランジスタＭ３と９ＭＯ３）ランジスタＭ４の相互
フンダクタンスの比で決まる利得で増幅される。これが
コンデンサＣを通して電流源トランジスタＭ２のゲート
に印加されると、（バイアス電源ＶＢのインピーダンス
は充分高いので）電流源トランジスタＭ２のゲート電圧
が過渡的に上昇し、その結果電流源トランジスタＭ２の
電流が一時的に増加する。従って、負荷容量ＣＬの電荷
が迅速に電流源トランジスタＭ２を通して放電され、出
力電圧Ｖｏｕｔの応答が速くなる。
すなわち、本実施例は、電流源トランジスタＭ２に定常
的に流れる電流を増加させないで、出力電圧Ｖｏｕｔの
応答特性を改善することができるという効果がある。
的に流れる電流を増加させないで、出力電圧Ｖｏｕｔの
応答特性を改善することができるという効果がある。
発明の効果
以上のように１本発明においては、ソースフォロワトラ
ンジスタと、電流源トランジスタとを直列に接続したソ
ースフォロワ回路の前記ソースフォロワトランジスタの
ゲートに入力される信号の極性を反転させてコンデンサ
を通して前記電流源トランジスタのゲートに入力させる
ように４：Ｉ′１成したから、入力信号電圧が低くなる
ときには、前記電流源トランジスタのゲート電圧が一時
的に高くなって該電流源トランジスタの電流が増加する
ため、負荷容量が大きいときでも出力応答が速くなり、
出力電圧の過渡応答特性が改善されるという効果がある
。
ンジスタと、電流源トランジスタとを直列に接続したソ
ースフォロワ回路の前記ソースフォロワトランジスタの
ゲートに入力される信号の極性を反転させてコンデンサ
を通して前記電流源トランジスタのゲートに入力させる
ように４：Ｉ′１成したから、入力信号電圧が低くなる
ときには、前記電流源トランジスタのゲート電圧が一時
的に高くなって該電流源トランジスタの電流が増加する
ため、負荷容量が大きいときでも出力応答が速くなり、
出力電圧の過渡応答特性が改善されるという効果がある
。
第１図は本発明の一実施例を示す回路図、第２図は従来
のソースフォロワ回路の一例を示す回路図である。 図において、ｌ：正電源端子、２：負電源端子、３：入
力端子、４：バイアス端子、５：出力端子、旧：ソース
フォロワトランジスタ１Ｍ２：電流源トランジスタ、Ｍ
３ 、 Ｍ４ ： ｐｔｌＯ５トランジスタ、ＣＬ ：
負荷容量、Ｃ：コンデンサ。
のソースフォロワ回路の一例を示す回路図である。 図において、ｌ：正電源端子、２：負電源端子、３：入
力端子、４：バイアス端子、５：出力端子、旧：ソース
フォロワトランジスタ１Ｍ２：電流源トランジスタ、Ｍ
３ 、 Ｍ４ ： ｐｔｌＯ５トランジスタ、ＣＬ ：
負荷容量、Ｃ：コンデンサ。
Claims (1)
- 一定のバイアス電圧がゲートに入力された電流源トラン
ジスタと、ソースフォロワトランジスタとを直列にして
電源に接続して、容量性の負荷を駆動するＭＯＳトラン
ジスタ構成のソースフォロワ回路において、前記ソース
フォロワトランジスタのゲートに入力される入力信号の
極性を反転増幅する反転増幅器を備えて、該反転増幅器
の出力と前記電流源トランジスタのゲートとをコンデン
サで結合したことを特徴とするソースフォロワ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18422884A JPS6162216A (ja) | 1984-09-03 | 1984-09-03 | ソ−スフオロワ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18422884A JPS6162216A (ja) | 1984-09-03 | 1984-09-03 | ソ−スフオロワ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6162216A true JPS6162216A (ja) | 1986-03-31 |
Family
ID=16149613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18422884A Pending JPS6162216A (ja) | 1984-09-03 | 1984-09-03 | ソ−スフオロワ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6162216A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0357131A2 (en) * | 1988-08-26 | 1990-03-07 | Koninklijke Philips Electronics N.V. | Amplifier arrangement, in particular for amplifying a digital signal |
| JP2006346563A (ja) * | 2005-06-15 | 2006-12-28 | Shibaura Mechatronics Corp | 塗布装置および液体吐出装置 |
| US7338642B2 (en) | 2003-07-08 | 2008-03-04 | Toyota Jidosha Kabushiki Kaisha | Exhaust gas purification device for engine |
| EP2506425A1 (en) * | 2011-04-01 | 2012-10-03 | Nxp B.V. | Source or emitter follower buffer circuit and method |
| WO2013172916A1 (en) | 2012-05-18 | 2013-11-21 | Coopersurgical, Inc. | Suture passer guides and related kits and methods |
| US9864162B2 (en) | 2014-01-06 | 2018-01-09 | Panasonic Intellectual Property Management Co., Ltd. | Lens barrel |
-
1984
- 1984-09-03 JP JP18422884A patent/JPS6162216A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0357131A2 (en) * | 1988-08-26 | 1990-03-07 | Koninklijke Philips Electronics N.V. | Amplifier arrangement, in particular for amplifying a digital signal |
| US7338642B2 (en) | 2003-07-08 | 2008-03-04 | Toyota Jidosha Kabushiki Kaisha | Exhaust gas purification device for engine |
| JP2006346563A (ja) * | 2005-06-15 | 2006-12-28 | Shibaura Mechatronics Corp | 塗布装置および液体吐出装置 |
| EP2506425A1 (en) * | 2011-04-01 | 2012-10-03 | Nxp B.V. | Source or emitter follower buffer circuit and method |
| US9654057B2 (en) | 2011-04-01 | 2017-05-16 | Nxp, B.V. | Source or emitter follower buffer circuit and method |
| US9929697B2 (en) | 2011-04-01 | 2018-03-27 | Nxp B.V. | Source or emitter follower buffer circuit and method with mirrored current |
| WO2013172916A1 (en) | 2012-05-18 | 2013-11-21 | Coopersurgical, Inc. | Suture passer guides and related kits and methods |
| US9864162B2 (en) | 2014-01-06 | 2018-01-09 | Panasonic Intellectual Property Management Co., Ltd. | Lens barrel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001816B1 (ko) | 슬루우레이트 스피드엎 회로 | |
| CN104407662B (zh) | 一种轻载瞬态增强电路及集成该电路的低压差线性稳压器 | |
| JPS55156427A (en) | Bootstrap buffer circuit | |
| JPH0119297B2 (ja) | ||
| JPH08316746A (ja) | スイッチドキャパシタを導入した低電圧差動増幅器のための装置 | |
| US6359512B1 (en) | Slew rate boost circuitry and method | |
| US4764689A (en) | Sample-and-hold circuit arrangement | |
| JPS6162216A (ja) | ソ−スフオロワ回路 | |
| US4577162A (en) | Clocked gain stage having differential inputs and outputs | |
| US4701718A (en) | CMOS high gain amplifier utilizing positive feedback | |
| CN115225047A (zh) | 0.9v内核电压供电的全差分推挽输出运算放大器 | |
| CN215682235U (zh) | 电路和比较器 | |
| US4431971A (en) | Dynamic operational amplifier | |
| JPH0660686A (ja) | 半導体集積回路 | |
| JPH0612856B2 (ja) | 増幅回路 | |
| JPS6065613A (ja) | チヨツパタイプコンパレ−タ | |
| US20210328563A1 (en) | Circuit employing mosfets and corresponding method | |
| JPH0741215Y2 (ja) | 差動増幅回路 | |
| JPH02173575A (ja) | ピーク値保持回路 | |
| CN116996033A (zh) | 应用于动态比较器的前置放大器及相关设备 | |
| JPS61196172A (ja) | チヨツパ型比較器 | |
| JP2504270B2 (ja) | 演算増幅器 | |
| JPS613516A (ja) | インタ−フエ−ス回路 | |
| JPH05283950A (ja) | 演算増幅器 | |
| JPS5815968B2 (ja) | 発振回路 |