JPS6159541A - マルチサポ−トプロセツサ - Google Patents
マルチサポ−トプロセツサInfo
- Publication number
- JPS6159541A JPS6159541A JP59179262A JP17926284A JPS6159541A JP S6159541 A JPS6159541 A JP S6159541A JP 59179262 A JP59179262 A JP 59179262A JP 17926284 A JP17926284 A JP 17926284A JP S6159541 A JPS6159541 A JP S6159541A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- error
- channel
- job
- service processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は端末機器とＣＰＵ間に接続され、通常動作のほ
かに、システム異常発生時にはサービスルーチンもこな
すマルチサポートプロセッサに関する。
かに、システム異常発生時にはサービスルーチンもこな
すマルチサポートプロセッサに関する。
従来から計算機の保守用、診断用モジュールとしてサー
ビスプロセッサが存在しており、第２図のような構成の
ものがあった。同図において、（１）はＣＰＵ、（２）
はサービスプロセッサ用インターフェース、（３）はサ
ービスプロセッサ、（４）はＣＲＴ装置、（５）はフロ
ッピーディスク装置である。
ビスプロセッサが存在しており、第２図のような構成の
ものがあった。同図において、（１）はＣＰＵ、（２）
はサービスプロセッサ用インターフェース、（３）はサ
ービスプロセッサ、（４）はＣＲＴ装置、（５）はフロ
ッピーディスク装置である。
このような計算機システムは、あくまでも保守用に開発
されたものであり、他の用途では使用できない欠点があ
った。また、本来はサービスプロセッサが必要なミニコ
ンにおいても、サービスプロセッサの付加は高価になる
という点で問題であった。
されたものであり、他の用途では使用できない欠点があ
った。また、本来はサービスプロセッサが必要なミニコ
ンにおいても、サービスプロセッサの付加は高価になる
という点で問題であった。
本発明は以上に鑑み、ユーザにとって安価であり保守性
がよく異常（エラー）発生時に自動？ｙにサービスプロ
セッサとしての動作も可能なマルチサポートプロセッサ
を提供することを目的とする。
がよく異常（エラー）発生時に自動？ｙにサービスプロ
セッサとしての動作も可能なマルチサポートプロセッサ
を提供することを目的とする。
本発明は入出力ポートを■／○チャネルとサービスプロ
セッサのいずれでも制御できるようにし、切替回路によ
り常時はＩ／Ｏチャネルを介してユーザモジュールとし
て動作し、異常発生時には。
セッサのいずれでも制御できるようにし、切替回路によ
り常時はＩ／Ｏチャネルを介してユーザモジュールとし
て動作し、異常発生時には。
これを検出してサービスプロセッサを介して異常時のデ
ータを捕捉できるようにしたものである。
ータを捕捉できるようにしたものである。
第１図は本発明の一実施例を示すブロック図であり、第
２図と同一部分には同一符号がつけである。第１図にお
いて、（１）はＣＰＵ、（４）は会話用モニタ（ＣＲＴ
）、（５）はフロッピーディスク装置（ＦＤ）。
２図と同一部分には同一符号がつけである。第１図にお
いて、（１）はＣＰＵ、（４）は会話用モニタ（ＣＲＴ
）、（５）はフロッピーディスク装置（ＦＤ）。
（６）は各種入出カモジュールである。（７）はエラー
判定回路、（８）はＩ／○チャネル（９）とサービスプ
ロセッサ（／Ｏ）を切替える切替回路、（１１）はシス
テムのエラー信号ケーブル、（１２）は共通入出力ボー
ト、（１３）は以上をまとめたマルチサポートプロセッ
サである。
判定回路、（８）はＩ／○チャネル（９）とサービスプ
ロセッサ（／Ｏ）を切替える切替回路、（１１）はシス
テムのエラー信号ケーブル、（１２）は共通入出力ボー
ト、（１３）は以上をまとめたマルチサポートプロセッ
サである。
次に第１図の動作を説明する。まず、システムに異常の
ない状況下での通常の動作ではマルチサポートプロセッ
サ（１３）内の切替回路（８）はＩ／Ｏチャネル（９）
側となっており、ＣＰ Ｕ （１）から見ればＣＲＴ
（４）、Ｆ Ｄ （５）及び工／○モジュール群（６）
をそれぞれ一つの端末及び装置として動作させることが
可能である。しかしシステムエラーが発生するとエラー
信号ケーブル（１１）を通してエラーが通知され、マル
チサポートプロセッサ（１３）はエラー判定回路（７）
にてエラーの種別重度を判定し、障害情報の収集が必要
になったとき、切替回路（８）に対し、サービスプロセ
ッサ（ｌＯ）に切替える信号を与える６サービスプロセ
ツサ（／Ｏ）に切替わったマルチサポートプロセッサ（
１３）はエラー発生源に対してＩＩ害情報の収集を行う
。尚、Ｉ／Ｏチャネル（９）側で業務動作中にサービス
プロセッサ（／Ｏ）側に切替わったときは、業務は保留
され、サービスプロセッサ（／Ｏ）の業務終了後、Ｉ／
Ｏチャネル（９）に自動復帰され再業務がスタートする
。
ない状況下での通常の動作ではマルチサポートプロセッ
サ（１３）内の切替回路（８）はＩ／Ｏチャネル（９）
側となっており、ＣＰ Ｕ （１）から見ればＣＲＴ
（４）、Ｆ Ｄ （５）及び工／○モジュール群（６）
をそれぞれ一つの端末及び装置として動作させることが
可能である。しかしシステムエラーが発生するとエラー
信号ケーブル（１１）を通してエラーが通知され、マル
チサポートプロセッサ（１３）はエラー判定回路（７）
にてエラーの種別重度を判定し、障害情報の収集が必要
になったとき、切替回路（８）に対し、サービスプロセ
ッサ（ｌＯ）に切替える信号を与える６サービスプロセ
ツサ（／Ｏ）に切替わったマルチサポートプロセッサ（
１３）はエラー発生源に対してＩＩ害情報の収集を行う
。尚、Ｉ／Ｏチャネル（９）側で業務動作中にサービス
プロセッサ（／Ｏ）側に切替わったときは、業務は保留
され、サービスプロセッサ（／Ｏ）の業務終了後、Ｉ／
Ｏチャネル（９）に自動復帰され再業務がスタートする
。
本発明は以上のようになるものであって、既存回路を共
有することにより、装置価格を上げないでサービスプロ
セッサを付加することができる効果がある。
有することにより、装置価格を上げないでサービスプロ
セッサを付加することができる効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
従来例を示すブロック図である。 ｌｃ：ＰＵ、 ４，５，６ ：端末機器。 ７：エラー判定回路、 ８：切替回路。 ９：Ｉ／Ｏチャネル、 ／Ｏ：サービスプロセッサ、
１２：入出力ポート。
従来例を示すブロック図である。 ｌｃ：ＰＵ、 ４，５，６ ：端末機器。 ７：エラー判定回路、 ８：切替回路。 ９：Ｉ／Ｏチャネル、 ／Ｏ：サービスプロセッサ、
１２：入出力ポート。
Claims (1)
- 端末機器とＣＰＵとの間に設けられるマルチサポートプ
ロセッサであつて、内部にＩ／Ｏチャネル及びサービス
プロセッサを具備し、通常は上記Ｉ／Ｏチャネルを介し
て上記端末機器を制御し、システムのエラーを検出した
ときは上記サービスプロセッサを介して上記端末機器を
制御することを特徴とするマルチサポートプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59179262A JPS6159541A (ja) | 1984-08-30 | 1984-08-30 | マルチサポ−トプロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59179262A JPS6159541A (ja) | 1984-08-30 | 1984-08-30 | マルチサポ−トプロセツサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6159541A true JPS6159541A (ja) | 1986-03-27 |
Family
ID=16062773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59179262A Pending JPS6159541A (ja) | 1984-08-30 | 1984-08-30 | マルチサポ−トプロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6159541A (ja) |
-
1984
- 1984-08-30 JP JP59179262A patent/JPS6159541A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6159541A (ja) | マルチサポ−トプロセツサ | |
| JPH09212388A (ja) | Ｃｐｕの動作監視方法 | |
| JPH0320774B2 (ja) | ||
| KR0155285B1 (ko) | 멀티 프로세서 시스템의 오동작 제어장치 | |
| JPS6023382B2 (ja) | 共有入出力バス制御装置 | |
| JPH04153810A (ja) | 異常処理方式 | |
| JP3107104B2 (ja) | 待機冗長方式 | |
| JPS6113627B2 (ja) | ||
| JPH06175869A (ja) | 二重化計算機システム | |
| JPS63181001A (ja) | 故障診断装置 | |
| JP2531080B2 (ja) | バスアダプタ切り換え方式 | |
| JPH05165798A (ja) | ２系列システムの系管理方式 | |
| JPH09135533A (ja) | 電源出力の異常検出方式 | |
| JPS58201155A (ja) | 二重系監視方式 | |
| JPS60144842A (ja) | 他系中央処理装置の異常判定方式 | |
| JPH04134552A (ja) | システムバス制御方式 | |
| JPH0212547A (ja) | 周辺制御装置 | |
| JPH09179835A (ja) | 並列プロセッサシステム | |
| JPS62252244A (ja) | 回線切替え装置の回路分割方式 | |
| JPH05233375A (ja) | マイクロ・プロセッサ | |
| JPS61134846A (ja) | 電子計算機システム | |
| JPS61239334A (ja) | 情報処理装置 | |
| KR20000014937U (ko) | 이중화 프로세스 유닛의 절체 회로 | |
| JPH0675812A (ja) | マイクロプロセッサの故障検出装置 | |
| JPH06189027A (ja) | 情報処理装置 |