JPS6158236A - パタ−ン形成法 - Google Patents
パタ−ン形成法Info
- Publication number
- JPS6158236A JPS6158236A JP59179203A JP17920384A JPS6158236A JP S6158236 A JPS6158236 A JP S6158236A JP 59179203 A JP59179203 A JP 59179203A JP 17920384 A JP17920384 A JP 17920384A JP S6158236 A JPS6158236 A JP S6158236A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist film
- pattern
- resist
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えば半導体素子微細加エフオドプロセスに
おいて用いられるパターン形成法に関するものである。
おいて用いられるパターン形成法に関するものである。
半導体素子微細加工のフォトプロセスにおいて素子基板
に段差があったシすると、露光時に素子基板表面からの
反射光と入射光とが干渉し、光の分布が複雑になり、均
一な寸法のパターン形成が難しくなるという問題点があ
る。
に段差があったシすると、露光時に素子基板表面からの
反射光と入射光とが干渉し、光の分布が複雑になり、均
一な寸法のパターン形成が難しくなるという問題点があ
る。
このような問題点の解決手段として、近年二層レジスト
ハターン形成法が提案されている。
ハターン形成法が提案されている。
この二層レジストパターン形成法は、段差をなくす為に
素子基板上にレジスト剤を塗布して厚い第１のレジスト
膜を形成することにより平坦化処理を行ない、その上に
さらに耐酸素プラズマ性をもった薄い第２のレジスト膜
を形成し、そしてこの薄い第２のレジスト膜に対して露
光現像処理を行なって実効的に高解像度の所定パターン
のものを得、これをマスクとして厚い第１のレジスト膜
を酸素ドライエツチングによりエツチングして所定パタ
ーンのものを形成するといったものであり、現在上とし
て用いられている三層レジストパターン形成法における
感光レジストと中間層とを一層のレジストで兼たものに
相当し、段差の上部も下部も均一な寸法の高解像度パタ
ーンが得られる。
素子基板上にレジスト剤を塗布して厚い第１のレジスト
膜を形成することにより平坦化処理を行ない、その上に
さらに耐酸素プラズマ性をもった薄い第２のレジスト膜
を形成し、そしてこの薄い第２のレジスト膜に対して露
光現像処理を行なって実効的に高解像度の所定パターン
のものを得、これをマスクとして厚い第１のレジスト膜
を酸素ドライエツチングによりエツチングして所定パタ
ーンのものを形成するといったものであり、現在上とし
て用いられている三層レジストパターン形成法における
感光レジストと中間層とを一層のレジストで兼たものに
相当し、段差の上部も下部も均一な寸法の高解像度パタ
ーンが得られる。
ところで、この二層レジストパターン形成法において極
めて重要なことは、第２のレジスト膜で゛ある上層レジ
スト膜を高解像度及び高感度な素材で構成するといりた
ことのみでなく、酸素プラズマ耐性に富んでいるという
ことである。
めて重要なことは、第２のレジスト膜で゛ある上層レジ
スト膜を高解像度及び高感度な素材で構成するといりた
ことのみでなく、酸素プラズマ耐性に富んでいるという
ことである。
この為、酸素プラズマ耐性向上に大きな焦点があてられ
て研究され、第２のレジスト膜である上層レジスト膜中
に、例えばヨウ素を含ませることが提案されている（半
導体・集積回路技術第２５回シンポジウム予稿集Ｐ３６
〜４１）。
て研究され、第２のレジスト膜である上層レジスト膜中
に、例えばヨウ素を含ませることが提案されている（半
導体・集積回路技術第２５回シンポジウム予稿集Ｐ３６
〜４１）。
しかし、この提案による手段は、あらかじめヨウ素をま
ぜあわせたものを上層レジストとして用いるものである
為、ブレンド工程とか粘度調整が必要となり、実用上は
困難なものである。
ぜあわせたものを上層レジストとして用いるものである
為、ブレンド工程とか粘度調整が必要となり、実用上は
困難なものである。
基板上に第１のレジスト膜を形成する工程と、前記第１
のレジスト膜上に有機シラン系表面処理剤とシクロペン
タノンとの反応物を含有する第２のレジスト膜を形成す
る工程と、前記第２のレジスト膜を所定のパターンに形
成する工程と、前記所定のパターンに形成された第２の
レジスト膜をマスクとして第１のレジスト膜を所定のパ
ターンに形成する工程とを含む。
のレジスト膜上に有機シラン系表面処理剤とシクロペン
タノンとの反応物を含有する第２のレジスト膜を形成す
る工程と、前記第２のレジスト膜を所定のパターンに形
成する工程と、前記所定のパターンに形成された第２の
レジスト膜をマスクとして第１のレジスト膜を所定のパ
ターンに形成する工程とを含む。
第１図ａ −ｅは、本発明に係るパターン形成法の１実
施例の工程説明図である。
施例の工程説明図である。
すなわち、まず第１図ａに示す如く、Ｓｉ又はＳ ｒ
Ｏｘ等の素子基板１上に、例えば０ＦＰＲ−８００（東
京応化製）といったフォトレジストを約１〜１．５μｍ
厚塗布し、プリベーク８０℃、１０分、ポストベーク２
００℃、１０分といった条件で処理して平坦化した第１
のレジスト膜（下層レジスト膜）２を形成する。
Ｏｘ等の素子基板１上に、例えば０ＦＰＲ−８００（東
京応化製）といったフォトレジストを約１〜１．５μｍ
厚塗布し、プリベーク８０℃、１０分、ポストベーク２
００℃、１０分といった条件で処理して平坦化した第１
のレジスト膜（下層レジスト膜）２を形成する。
そして、第１のレジスト膜２形成後、同図すに示す如く
、第１のレジスト膜２上に、例えばヘキサメチレンジシ
ラザン（（ＣＨｓ ）ｓ Ｓ １ＮＨ８ｉ （ＣＨ３）
５ ）といった有機シラン系表面処理剤を塗布し、有機
シラン系表面処理剤層３を形成する。
、第１のレジスト膜２上に、例えばヘキサメチレンジシ
ラザン（（ＣＨｓ ）ｓ Ｓ １ＮＨ８ｉ （ＣＨ３）
５ ）といった有機シラン系表面処理剤を塗布し、有機
シラン系表面処理剤層３を形成する。
その後、有機シラン系表面処理剤層３上に、溶剤として
シクロペンタノンを使用したフォトンシスト、例えば０
ＮＰＲ−８３０（東京応化製）の溶液を塗布し、前記有
機シラン系表面処理剤とシクロペンタノンとを反応させ
てゲル状のものになし、そしてスピンし、その後８０℃
、１０分の条件でプリベークし、同図Ｃに示す如く有機
ケイ素含有の第２のレジスト膜（上層レジスト膜）４を
形成する。
シクロペンタノンを使用したフォトンシスト、例えば０
ＮＰＲ−８３０（東京応化製）の溶液を塗布し、前記有
機シラン系表面処理剤とシクロペンタノンとを反応させ
てゲル状のものになし、そしてスピンし、その後８０℃
、１０分の条件でプリベークし、同図Ｃに示す如く有機
ケイ素含有の第２のレジスト膜（上層レジスト膜）４を
形成する。
次に、第２のレジスト膜４を同図ｄに示す所定のパター
ンのものとする為に、マスクを通して露光、現像する。
ンのものとする為に、マスクを通して露光、現像する。
そして、上記所定のパターンに形成された第２のレジス
ト膜４をマスクとして第１のレジスト膜２を酸素反応性
イオンエツチングによってエツチングし、第１のレジス
ト膜２を所定パターンのものに形成する（同図ｅ）。
ト膜４をマスクとして第１のレジスト膜２を酸素反応性
イオンエツチングによってエツチングし、第１のレジス
ト膜２を所定パターンのものに形成する（同図ｅ）。
上記のような二層レジストパターン形成法は、第２のレ
ジスト膜４中に、例えばヘキサメチレンジシラザンと７
クロペンタノンとの反応物であるＣ＝ Ｈ＝ ＯＳ ｒ
（ＣＨ３） ｓといった有機ケイ素化合物が含まれて
いることよシ、第２のレジスト膜４の酸素プラズマ耐性
は向上（第１のレジスト膜との゛選択比３〜５）し、酸
素反応性イオンエツチングを行なうと第１のレジスト膜
は垂直にエツチングされ、素子基板１に例えば０．５μ
ｍ前後の段差があっても均一な寸法のパターニングが出
来る。
ジスト膜４中に、例えばヘキサメチレンジシラザンと７
クロペンタノンとの反応物であるＣ＝ Ｈ＝ ＯＳ ｒ
（ＣＨ３） ｓといった有機ケイ素化合物が含まれて
いることよシ、第２のレジスト膜４の酸素プラズマ耐性
は向上（第１のレジスト膜との゛選択比３〜５）し、酸
素反応性イオンエツチングを行なうと第１のレジスト膜
は垂直にエツチングされ、素子基板１に例えば０．５μ
ｍ前後の段差があっても均一な寸法のパターニングが出
来る。
しかも、酸素プラズマ耐性を高める有機ケイ素化合物は
、有機シラン系表面処理剤と第２のレジスト膜形成に用
いられる溶剤であるシクロペンタノンとの反応物である
ことより、第２のレジスト膜形成時に上記有機ケイ素化
合物を混合せしめることが簡単に出来る。
、有機シラン系表面処理剤と第２のレジスト膜形成に用
いられる溶剤であるシクロペンタノンとの反応物である
ことより、第２のレジスト膜形成時に上記有機ケイ素化
合物を混合せしめることが簡単に出来る。
又、有機シラン系表面処理剤とシクロペンタノンとの反
応物である有機ケイ素化合物は、フォトレジストの感光
特性及び現像特性に悪影響を及ぼすこともなく、高解像
度のパターンのものを得ることができる。
応物である有機ケイ素化合物は、フォトレジストの感光
特性及び現像特性に悪影響を及ぼすこともなく、高解像
度のパターンのものを得ることができる。
基板に段差があっても高解像度のパターンを形成できる
。
。
しかも高解像度のパターンを得る為の工程を簡単にする
ことができ、特に第２のレジスト膜の酸素プラズマ耐性
向上は簡単な手段で達成できる。
ことができ、特に第２のレジスト膜の酸素プラズマ耐性
向上は簡単な手段で達成できる。
第１図ａ −ｅは、本発明に係るパターン形成法の１実
施例の説明図である。 １・・・素子基板、２・・・第１のレジスト膜、３・・
・有機シラン系表面処理剤層、４・・・第２のレジスト
膜。 特許出願人 日本ビクター株式会社 〆′″− 第１図
施例の説明図である。 １・・・素子基板、２・・・第１のレジスト膜、３・・
・有機シラン系表面処理剤層、４・・・第２のレジスト
膜。 特許出願人 日本ビクター株式会社 〆′″− 第１図
Claims (1)
- 基板上に第１のレジスト膜を形成する工程と、前記第１
のレジスト膜上に有機シラン系表面処理剤とシクロペン
タノンとの反応物を含有する第２のレジスト膜を形成す
る工程と、前記第２のレジスト膜を所定のパターンに形
成する工程と、前記所定のパターンに形成された第２の
レジスト膜をマスクとして第１のレジスト膜を所定のパ
ターンに形成する工程とを含むことを特徴とするパター
ン形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59179203A JPS6158236A (ja) | 1984-08-30 | 1984-08-30 | パタ−ン形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59179203A JPS6158236A (ja) | 1984-08-30 | 1984-08-30 | パタ−ン形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6158236A true JPS6158236A (ja) | 1986-03-25 |
Family
ID=16061726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59179203A Pending JPS6158236A (ja) | 1984-08-30 | 1984-08-30 | パタ−ン形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6158236A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100401206B1 (ko) * | 2000-08-11 | 2003-10-10 | 삼성전자주식회사 | 실리카함유 포토 레지스트를 이용한 반도체 및 광소자제조 방법 |
-
1984
- 1984-08-30 JP JP59179203A patent/JPS6158236A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100401206B1 (ko) * | 2000-08-11 | 2003-10-10 | 삼성전자주식회사 | 실리카함유 포토 레지스트를 이용한 반도체 및 광소자제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110429125A (zh) | 柔性显示基板及其制作方法、柔性显示装置 | |
| JPH06267810A (ja) | シリル化平坦化レジスト及び平坦化方法並びに集積回路デバイスの製造方法 | |
| JPH0777809A (ja) | シリレーションを利用したパターン形成方法 | |
| TWI223126B (en) | Method for forming fine pattern and resist surface treatment agent | |
| US20110081618A1 (en) | Litho-litho etch (lle) double patterning methods | |
| JPS6158236A (ja) | パタ−ン形成法 | |
| CN110028928A (zh) | 一种光刻胶粘附剂、制备方法及使用方法 | |
| JPS6057218B2 (ja) | 半導体装置の製造方法 | |
| JPH04176123A (ja) | 半導体装置の製造方法 | |
| US3701659A (en) | Photolithographic masks of semiconductor material | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| JPS62247523A (ja) | 半導体装置の製造方法 | |
| JPS6040184B2 (ja) | 半導体装置の製造方法 | |
| JPS6270838A (ja) | 電子線レジスト | |
| JPS62226147A (ja) | ポジ型レジスト材料 | |
| KR100447974B1 (ko) | 감광막 패턴 형성방법 | |
| JP2000182923A (ja) | レジストパターン形成方法および半導体装置の製造方法 | |
| JP2521329B2 (ja) | 半導体装置の製造方法 | |
| JPH0252357A (ja) | パターン形成方法 | |
| JPH0258062A (ja) | 半導体装置の製造方法 | |
| JPS5892223A (ja) | レジストパタ−ン形成方法 | |
| JPS6018750A (ja) | 半導体マルチイオンセンサの製造方法 | |
| JP3363679B2 (ja) | パターン形成方法 | |
| JPS6329951A (ja) | 微細配線パタ−ン形成法 | |
| JPS6054438A (ja) | 微細パタ−ンの反転加工法 |