JPS6155988A - Multilayer circuit board - Google Patents

Multilayer circuit board

Info

Publication number
JPS6155988A
JPS6155988A JP59177701A JP17770184A JPS6155988A JP S6155988 A JPS6155988 A JP S6155988A JP 59177701 A JP59177701 A JP 59177701A JP 17770184 A JP17770184 A JP 17770184A JP S6155988 A JPS6155988 A JP S6155988A
Authority
JP
Japan
Prior art keywords
paste
wiring
resistance
tungsten
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59177701A
Other languages
Japanese (ja)
Inventor
野村 敏裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59177701A priority Critical patent/JPS6155988A/en
Publication of JPS6155988A publication Critical patent/JPS6155988A/en
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はO,S〜3Ωの範囲内の低抵抗を必要とする電
子回路全般に用いることができる多層配線基板に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a multilayer wiring board that can be used in general electronic circuits requiring a low resistance in the range of O, S to 3Ω.

従来例の構成とその問題点 近年、電子機器の高集積化、高信頼化に伴いその内部に
使用される配線基板に対しても、高集積化が可能なもの
、また高信預性のものが要求されている。
Conventional configurations and their problems In recent years, as electronic devices have become more highly integrated and reliable, the wiring boards used inside them are also becoming more integrated and reliable. is required.

以下図面を参照しながら従来の0.5〜3Ωの範囲内の
低抵抗を必要とする電子回路に使用する多層配線基板に
ついて説明する。第1図は、従来の上記多層配線基板の
断面図であり、1は焼成後のAJI’ 203基板、2
はAg −Pd Kよって形成された導体配線、3は結
晶性ガラスによって形成された絶縁層、4はRuO□ 
によって形成された抵抗体、5は抵抗体4を保護するた
めのオーバーコートで、絶縁層3と同様結晶性ガラスに
よって形成されている。また第2図は焼成後の結晶性ガ
ラスに印刷されたRuO2抵抗の断面の拡大図であり、
6Vi焼成後の結晶性ガラス、7はRuO2ペースト、
8はRuO2ペースト7の印刷ダレ部分である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A conventional multilayer wiring board used in electronic circuits requiring a low resistance in the range of 0.5 to 3 Ω will be described below with reference to the drawings. FIG. 1 is a cross-sectional view of the conventional multilayer wiring board, in which 1 is the AJI' 203 board after firing, 2 is the AJI' 203 board after firing;
is a conductor wiring formed of Ag-PdK, 3 is an insulating layer formed of crystalline glass, and 4 is RuO□
The resistor 5 is an overcoat for protecting the resistor 4, and like the insulating layer 3, it is made of crystalline glass. Moreover, FIG. 2 is an enlarged view of the cross section of the RuO2 resistor printed on the crystalline glass after firing.
6Vi crystalline glass after firing, 7 RuO2 paste,
8 is a printing sag portion of the RuO2 paste 7.

以上のよう忙構成された多層配線基板について説明する
。λg203基板1上に印刷により導体配線2を形成し
、乾燥させ、約SOO″Cで焼成し、また印刷により絶
縁層3を形成し、乾燥させ約500”Cで焼成を行う。
The multilayer wiring board configured as described above will be explained. Conductive wiring 2 is formed on the λg203 substrate 1 by printing, dried and fired at about SOO''C, and an insulating layer 3 is formed by printing, dried and fired at about 500''C.

上記工程を繰り返すととKよυ、多層配線基板を作成す
ることができ、その際抵抗値が必要な個所においては、
その配線部を多層配線基板の最上層に引き出しておく。
By repeating the above steps, a multilayer wiring board can be created, and at the locations where resistance values are required,
The wiring section is drawn out to the top layer of the multilayer wiring board.

このようにして配線が行われたAI?20.基板1の抵
抗を設けるためK、多層配線基板の最上層に引き出され
た配線部に抵抗を形成するのであるが、その抵抗値が低
抵抗0.5〜3Ω程度が必要な場合、テップ抵抗でその
抵抗値を形成しようとすると、形状の大きなチップ抵抗
を用いなければならないため、通常、低抵抗が必要な配
線部には、RuO2ペーストを印刷により設け、乾燥後
約500″C前後で焼成し、その後、RuO2を保護す
るためにオーバーコートとして結晶性ガラスを印刷し、
乾燥後約500’C前後で焼成する。
AI wired in this way? 20. In order to provide a resistance on the board 1, a resistance is formed in the wiring section drawn out to the top layer of the multilayer wiring board, but if a low resistance value of about 0.5 to 3 Ω is required, a step resistor is used. In order to create this resistance value, it is necessary to use a chip resistor with a large shape, so RuO2 paste is usually printed on wiring parts that require low resistance, and then baked at about 500"C after drying. , then printed crystalline glass as an overcoat to protect the RuO2,
After drying, it is fired at about 500'C.

しかしながら上記のような構成においては、多層配線基
板完成後、RuO2の印刷、乾燥、焼成、および、オー
バーコートとしての結晶性ガラスの印刷。
However, in the above configuration, after the multilayer wiring board is completed, RuO2 is printed, dried, and fired, and crystalline glass is printed as an overcoat.

乾燥、焼成という工程が追加されるため、低抵抗を比較
的少数しか形成しない場合においては低抵抗一つ当りの
コストを上げてしまう要因となる。
Since the steps of drying and firing are added, this becomes a factor that increases the cost per low resistor when only a relatively small number of low resistors are formed.

また、RuO2抵抗は絶縁層である焼成後の結晶性ガラ
スの表面に印刷されるのであるが、第3図において焼成
後の結晶性ガラス6の表面は非常に密な状態になってい
るため、その表面に印刷されたRuO2ペースト7は結
晶性ガラス6の表面を流れ出し、形成される配線幅がば
らつくので、下式で表わされる抵抗値Rは R=ρT ρ: RuO2ペーストの面積抵抗L : 
RuO2の配線長 W://  の配線幅 配線幅がばらつくことKよって大きく変化してしまう。
Furthermore, the RuO2 resistor is printed on the surface of the fired crystalline glass, which is an insulating layer, and in FIG. 3, the surface of the fired crystalline glass 6 is in a very dense state. The RuO2 paste 7 printed on the surface flows out of the surface of the crystalline glass 6 and the width of the formed wiring varies, so the resistance value R expressed by the following formula is R=ρT ρ: Sheet resistance L of the RuO2 paste:
RuO2 wiring length W: // Wiring width varies greatly due to variations in wiring width K.

通常の抵抗値のバラツキは±3Q〜50%程度である。The normal variation in resistance value is about ±3Q to 50%.

そのため、比較的バラツキの少ない(±2or3も程度
)低抵抗が必要とされる回路においては、RuO□ 抵
抗7が形成された後、レーザー等でトリミングを行い、
抵抗値の精度を上げているので、工数が増加してしまい
、より一層のコストアップにつながってしまう。かつ、
トリミングの際に、オーバーコート6も同時に削られる
ためRuO□ 抵抗子の一部が露出してしまい、信頼性
の不完全さを有していたRuO2ペースト7を使用して
、特に低抵抗を形成する場合、上記のように数々の問題
点を有していた。
Therefore, in circuits that require low resistance with relatively little variation (about ±2 or 3), after the RuO□ resistor 7 is formed, trimming is performed using a laser or the like.
Since the accuracy of the resistance value is increased, the number of man-hours increases, leading to further increases in costs. and,
During trimming, the overcoat 6 was also removed at the same time, exposing a part of the RuO□ resistor, and using the RuO2 paste 7, which had imperfect reliability, a particularly low resistance was formed. When doing so, there were a number of problems as described above.

発明の目的 本発明は0.5〜3Ωの範囲内の低抵抗を必要とする電
子回路全般に用いることができる上記低抵抗を内蔵した
高信頼性かつ低コストの多層配線基板を提供することを
目的とするものである。
Purpose of the Invention The present invention aims to provide a highly reliable and low-cost multilayer wiring board incorporating the above-mentioned low resistance, which can be used in general electronic circuits requiring a low resistance in the range of 0.5 to 3Ω. This is the purpose.

発明の構成 上記目的を達成するために、本発明の多層配線基板は、
タングステンペースト10重量部を構成するタングステ
ン粉末が2重量部から8重量部、i20.粉末が8重量
部から2重量部含有したタングステンベーストにより、
五e20.基板上に配線とQ・6Ωから3Ωの範囲内の
抵抗を形成し、かつ前記抵抗がその後、人e20.ペー
ストにおおわれることと、上記配線と抵抗とA4205
基板とAe205ペーストが同時に焼成して構成したも
のであり、これKより、高信頼性かつ低コストの低抵抗
内蔵の多層基板を作成することができるものである。
Structure of the Invention In order to achieve the above object, the multilayer wiring board of the present invention has the following features:
Tungsten powder constituting 10 parts by weight of tungsten paste is 2 to 8 parts by weight, i20. With tungsten base containing 8 to 2 parts by weight of powder,
5e20. Form a wiring and a resistor in the range of Q.6Ω to 3Ω on the substrate, and the resistor is then connected to the wire e20. Being covered with paste, the above wiring and resistor, and A4205
The substrate and the Ae205 paste are fired at the same time, and from this K it is possible to create a highly reliable, low-cost, multilayer substrate with built-in low resistance.

実施例の説明 以下、本発明の一実施例について図面、第3図第4図を
参照しながら説明する。第3図は本発明の多層配線基板
の断面を示し、9はA1205基板、1oはタングステ
ンによって形成された導体配線、11は人e205によ
って形成された絶縁層である。
DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings, FIG. 3, and FIG. 4. FIG. 3 shows a cross section of the multilayer wiring board of the present invention, where 9 is an A1205 substrate, 1o is a conductor wiring made of tungsten, and 11 is an insulating layer made of e205.

第4図は上記多層配線基板に内蔵されている低抵抗を示
し、12がタングステンで形成された低抵抗部である。
FIG. 4 shows a low resistance built into the multilayer wiring board, and 12 is a low resistance portion made of tungsten.

以上のように構成された多層配線基板について以下にそ
の説明を行う。
The multilayer wiring board configured as above will be explained below.

タングステンペーストにより、導体配線を形成する場合
、タングステンはλg20.の焼成温度である1700
’C前後にも十分耐え得ることができるので、多層配線
基板を形成するAe203基板9は焼成前のグリーンシ
ート状態のものを使用し、かつ絶縁層11にもAJ20
3ペーストを使用することがテキる。この際、タングス
テンペーストは抵抗値を必要としない配線部と抵抗値を
必要とする配線部に使用するものにより、タングステン
ペーストニオケルタングステンと人β203の割合を変
化させる。次に抵抗値を必要とする配線部に使用するり
ングステンペーストの面積抵抗を求め、第4図の低抵抗
部12のように配線の幅と、長さを決めれば必要な個所
に必要な抵抗値を有することができる。その抵抗値Rは R=ρ−ρ:面積抵抗 L:配線の長さ W:配線の幅 によって求めることが可能であるが、上記式より配線の
幅が印刷のダレ等によって変化した場合、抵抗値はRu
O2ペーストを使用した場合と同様に非常にばらつくこ
とになる。しかし、タングステンを導体配線10として
使用する場合、粒子が粗な焼成前のAl203基板9を
用いることができるのでタフゲステンベースト内圧含ま
れる溶剤等は、焼成前のA e2o3基板9の内部に浸
透するため、基板の表面を広がることがないので、第4
図のように印刷のダレはおこらず印刷の厚みを管理する
ことにより、上記式により求められる計算値にほぼ近い
抵抗値を得られることができる。実験としては、面積抵
抗50mΩ10のタングステンペーストを使用して、1
Ωの低抵抗の作成を行うために幅200μyn 、長さ
411Mの配線を作成したところ、0.80〜1.20
(1Ω±20%)のバラツキでおさえることができた。
When forming conductor wiring with tungsten paste, tungsten is λg20. 1700, which is the firing temperature of
Since the Ae203 substrate 9 that forms the multilayer wiring board is in a green sheet state before firing, the insulating layer 11 is also made of AJ203.
It is best to use 3 pastes. At this time, the ratio of tungsten paste nickel tungsten to human β 203 is changed depending on which tungsten paste is used for a wiring part that does not require a resistance value and a wiring part that requires a resistance value. Next, find the area resistance of the lingsten paste used in the wiring part that requires a resistance value, and determine the width and length of the wiring as shown in the low resistance part 12 in Figure 4. can have a value. The resistance value R can be calculated from R = ρ - ρ: Sheet resistance L: Wiring length W: Wiring width, but from the above formula, if the wiring width changes due to printing sag, etc., the resistance The value is Ru
As with the use of O2 paste, there will be a great deal of variation. However, when using tungsten as the conductor wiring 10, the unfired Al203 substrate 9 with coarse particles can be used, so the solvent, etc. contained in the internal pressure of the Tough Gesten base will penetrate into the unfired Ae2O3 substrate 9. Therefore, the surface of the board is not spread, so the fourth
As shown in the figure, by controlling the printing thickness without causing printing sag, it is possible to obtain a resistance value that is almost close to the calculated value obtained by the above formula. In the experiment, tungsten paste with a sheet resistance of 50 mΩ10 was used.
When I created a wiring with a width of 200μyn and a length of 411M to create a low resistance of Ω, the resistance was 0.80 to 1.20.
The variation could be suppressed to (1Ω±20%).

またタングステンペーストはAl120sと同時焼成が
可能なため、絶縁層11としてAA’20.ペーストを
使用することができ、焼成後のム71!203ペースト
は非常に気密性に優れているので、耐湿性等の面からも
良好で有り、耐湿試験等の評価においても抵抗値変化は
ほとんど見受けられなかった。きらに1導体配線に使用
するタングステンペーストを、抵抗体としても使用して
いることによりAl2O5とタングステンを同時に焼成
することが可能なため焼成の工程が一回で良いというこ
とから、工程の削減が行われ低コスト化にもつながる。
Furthermore, since tungsten paste can be fired simultaneously with Al120s, AA'20. Mu71!203 paste after firing has excellent airtightness, so it is also good in terms of moisture resistance, and there is almost no change in resistance value in evaluations such as moisture resistance tests. I couldn't find it. Since the tungsten paste used for Kirani1 conductor wiring is also used as a resistor, Al2O5 and tungsten can be fired at the same time, so the firing process only needs to be done once, reducing the number of processes. This also leads to lower costs.

発明の効果 以上の説明から明らかなように、本発明はタン、重量部
から2重量部含有したタングステンペーストにより、人
6205基板上に配線と、O,SΩかも3Ωの範囲内の
抵抗を形成し、かつ前記抵抗が、その後人”205ペー
ストにおおわれることと、上記配線と抵抗とAl20.
基板とAl20.ペーストが同時に焼成されるように+
?7J成しているので上記0.5Ωから30の抵抗はば
らつきの少ないしかも信頓性良好なものを得ることがで
き、かつ工数削減による低コスト化を図ることができる
工業的価値の大なるものである。
Effects of the Invention As is clear from the above explanation, the present invention enables wiring and resistance within the range of O, SΩ, or 3Ω to be formed on a 6205 board using a tungsten paste containing 2 parts by weight of tan. , and the resistor is then covered with Al205 paste, and the wiring and resistor are covered with Al20.
Substrate and Al20. So that the pastes are fired at the same time +
? 7J, it is possible to obtain resistors from 0.5Ω to 30Ω with little variation and good reliability, and it is of great industrial value as it can reduce costs by reducing man-hours. It is.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のλg−Pdを導体配線に使用した人g2
03多層配線基板の断面図、第2図は同RuO2抵抗の
拡大斜視図、第3図は本発明の多層配線基板の断面図、
第4図は同低抵抗形成ノくターン図である。 9・・・・・・AIJ20.基板、10・・・・・・導
体配線、11・・・・・・絶縁層、12・・・・・タン
グステンペーストにより形成された低抵抗部。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第 4 図
Figure 1 shows person g2 who used conventional λg-Pd for conductor wiring.
03 is a cross-sectional view of the multilayer wiring board, FIG. 2 is an enlarged perspective view of the RuO2 resistor, and FIG. 3 is a cross-sectional view of the multilayer wiring board of the present invention.
FIG. 4 is a turn diagram for forming the same low resistance. 9...AIJ20. Substrate, 10...Conductor wiring, 11...Insulating layer, 12...Low resistance portion formed of tungsten paste. Name of agent: Patent attorney Toshio Nakao and 1 other person 1st
Figure 4

Claims (1)

【特許請求の範囲】[Claims] タングステンペースト10重量部を構成するタングステ
ン粉末が2重量部から8重量部、Al_2O_3粉末が
8重量部から2重量部含有したタングステンペーストに
より、Al_2O_3基板上に配線と0.5Ωから3Ω
の範囲内の抵抗を形成し、かつ前記抵抗が、Al_2O
_3ペーストにおおわれ、上記配線と抵抗とAl_2O
_3基板とAl_2O_3ペーストが同時に焼成された
ことを特徴とした多層配線基板。
10 parts by weight of tungsten paste contains 2 to 8 parts by weight of tungsten powder and 8 to 2 parts by weight of Al_2O_3 powder, which connects wiring on the Al_2O_3 substrate to 0.5Ω to 3Ω.
forming a resistance within the range of Al_2O
_3 Covered with paste, the above wiring and resistor and Al_2O
A multilayer wiring board characterized in that a _3 board and an Al_2O_3 paste are fired at the same time.
JP59177701A 1984-08-27 1984-08-27 Multilayer circuit board Pending JPS6155988A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59177701A JPS6155988A (en) 1984-08-27 1984-08-27 Multilayer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59177701A JPS6155988A (en) 1984-08-27 1984-08-27 Multilayer circuit board

Publications (1)

Publication Number Publication Date
JPS6155988A true JPS6155988A (en) 1986-03-20

Family

ID=16035589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59177701A Pending JPS6155988A (en) 1984-08-27 1984-08-27 Multilayer circuit board

Country Status (1)

Country Link
JP (1) JPS6155988A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120802A (en) * 1987-11-04 1989-05-12 Murata Mfg Co Ltd Manufacture of electronic component with built-in resistor
JPH06310301A (en) * 1993-04-27 1994-11-04 Kyocera Corp Chip resistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120802A (en) * 1987-11-04 1989-05-12 Murata Mfg Co Ltd Manufacture of electronic component with built-in resistor
JPH06310301A (en) * 1993-04-27 1994-11-04 Kyocera Corp Chip resistor

Similar Documents

Publication Publication Date Title
JPH0833327B2 (en) Temperature sensor
JPS6155988A (en) Multilayer circuit board
JP3019136B2 (en) Thick film paste and ceramic circuit board using the same
JP3093601B2 (en) Ceramic circuit board
JPS63122295A (en) Multilayer ceramic board with built-in electronic component
JP2760035B2 (en) Thick film circuit board
JP2707717B2 (en) Hybrid integrated circuit
JPS6089995A (en) Composite laminated ceramic part
JPH1098244A (en) Thick-film circuit board and its manufacture
JPS63261796A (en) Manufacture of multilayer hybrid ic substrate
JPS63169798A (en) Multilayer ceramic board with built-in electronic parts
JPS6092697A (en) Composite laminated ceramic part
JPH0720942Y2 (en) Composite ceramic multilayer substrate including resistive element
JPH051100Y2 (en)
JP3093602B2 (en) Manufacturing method of ceramic circuit board
JPS5936922Y2 (en) Hybrid integrated circuit device
JPS60175495A (en) Multilayer board
JPH035678B2 (en)
JPH0529391A (en) Manufacture of thick film circuit board
JPS6045095A (en) Method of producing thick film multilayer board
JPS6340396A (en) Manufacture of thick film integrated circuit
JPH0632376B2 (en) Multilayer substrate for hybrid integrated circuit
JPS63141387A (en) Manufacture of thick film circuit board
JPS60167496A (en) Method of producing thick film multilayer substrate
JPS61150361A (en) Substrate for hybrid integrated circuit