JPS6092697A - Composite laminated ceramic part - Google Patents

Composite laminated ceramic part

Info

Publication number
JPS6092697A
JPS6092697A JP58200394A JP20039483A JPS6092697A JP S6092697 A JPS6092697 A JP S6092697A JP 58200394 A JP58200394 A JP 58200394A JP 20039483 A JP20039483 A JP 20039483A JP S6092697 A JPS6092697 A JP S6092697A
Authority
JP
Japan
Prior art keywords
ceramic
glass
capacitor
resistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58200394A
Other languages
Japanese (ja)
Other versions
JPH0216005B2 (en
Inventor
西澤 猛
白須 哲男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP58200394A priority Critical patent/JPS6092697A/en
Publication of JPS6092697A publication Critical patent/JPS6092697A/en
Publication of JPH0216005B2 publication Critical patent/JPH0216005B2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (1) 発明の属する分野の説明 本発明はコンデンサ、抵抗及び導体配線を有する複合セ
ラミック部品、特に誘電体、金属酸化物抵抗体、絶縁体
、導体を同時に焼成して複合化した積層セラミック部品
に関する。
[Detailed Description of the Invention] (1) Description of the field to which the invention pertains The present invention relates to a composite ceramic component having a capacitor, a resistor, and a conductor wiring, particularly a composite ceramic component having a dielectric, a metal oxide resistor, an insulator, and a conductor simultaneously fired. Concerning composite laminated ceramic parts.

(2)従来の技術の説明 従来、電子回路における抵抗、コンデンサ、インダクタ
ンス等の受動部品およびトランジスタ、ダイオード等の
能動部品はセラミック等の基板にプリント配線層を設け
、半田付けして回路を作シ、それをユニットとして用い
ることが行なわれていた。この場合円板形またはチップ
型のコンデンサやチップ抵抗等を1個づつ取゛付けられ
ねばならなかった。
(2) Description of conventional technology Conventionally, passive components such as resistors, capacitors, and inductances, and active components such as transistors and diodes in electronic circuits are constructed by forming printed wiring layers on ceramic substrates and soldering them. , it was used as a unit. In this case, disc-shaped or chip-shaped capacitors, chip resistors, etc. had to be installed one by one.

一方、第1図に示すようなアルミナ・グリーンシートを
用いたコンデンサ、抵抗を有する多層セラミック基板に
おいては、コンデンサ部分を基体材料の焼成と同時に形
成し、その後抵抗体を焼付けして形成するものである。
On the other hand, in multilayer ceramic substrates with capacitors and resistors using alumina green sheets as shown in Figure 1, the capacitor part is formed at the same time as the base material is fired, and then the resistor is baked. be.

しかし、この場合、基体材料としてアルミナ・グリーン
シート1を用いているため焼成温度は1500℃以上と
高温にしなければならず導体材料としてMo、 W、 
Mn等の電気伝導率の低い導体層2を用いて還元雰囲気
中で行なわなければならなかった。またコンデンサ形成
部与3の誘電体層としてアルミナを用いているため誘電
率Cも9程度と非常に低く、せいぜい3pF7−程度の
静電容蓋しか得ることが出来なかった。さらに抵抗部分
を形成する工程においては、焼成した基体上にスクリー
ン印刷等によシ抵抗体4を印刷し、焼付けして形成する
ため、製造工程が多くなることと、抵抗部分の数を増す
に従って基体面積が大きくなシ製品の小型化、高密度化
が困難になること等の欠点があった。
However, in this case, since the alumina green sheet 1 is used as the base material, the firing temperature must be as high as 1500°C or higher, and the conductor materials are Mo, W,
It had to be carried out in a reducing atmosphere using a conductor layer 2 of low electrical conductivity such as Mn. Furthermore, since alumina is used as the dielectric layer of the capacitor forming portion 3, the dielectric constant C is very low, about 9, and it is possible to obtain a capacitance cap having a capacitance of about 3 pF7 at most. Furthermore, in the process of forming the resistor part, the resistor element 4 is printed on the fired base by screen printing or the like and then baked, which increases the number of manufacturing steps and increases the number of resistor parts. There are drawbacks such as the fact that the base area is large, making it difficult to downsize and increase the density of the product.

また第2図〜第4図に示す構成のRC複合部品も考えら
れている。各図には複合部品の模式的斜視図(a)と等
価回路図(b)を示した。
Further, RC composite parts having the configurations shown in FIGS. 2 to 4 have also been considered. Each figure shows a schematic perspective view (a) and an equivalent circuit diagram (b) of the composite component.

第2図、第3図においては積層チップコンデンサ12の
外部電極11.11間に抵抗体4を接続させて形成した
構造をもっているが、複数個のコンデンサおよび抵抗体
の素子を1個の部品中に構成することは困難であシ、工
程的にも多くの工程が必要となシ、熱サイクルも加わる
ためコストの面でも、信頼性の面でも問題がある。第4
図構成のものは、積層構造中にコンデンサ形成部分3お
よび抵抗体4を有しているが、コンデンサ形成部分3、
絶縁体13のセラミ、クシートは同一物質であシ、ステ
アタイト、フォリステライト、チタン酸バリウム等を用
いているため焼結後のセラミックの機械的強度は低い。
In FIGS. 2 and 3, the structure is formed by connecting the resistor 4 between the external electrodes 11 and 11 of the multilayer chip capacitor 12, but multiple capacitor and resistor elements are included in one component. However, it is difficult to configure this method, requires many steps, and adds heat cycles, which poses problems in terms of cost and reliability. Fourth
The structure shown in the figure has a capacitor forming portion 3 and a resistor 4 in the laminated structure, but the capacitor forming portion 3,
Since the ceramic and the insulator 13 are made of the same material, such as steatite, follisterite, barium titanate, etc., the mechanical strength of the ceramic after sintering is low.

従ってチップ部品として利用するKは十分な機械的強度
はあるが種々のチップ部品を搭載し、実装に利用する基
板部品には機械的強度が不十分で適用出来ない欠点があ
る。
Therefore, although K used as a chip component has sufficient mechanical strength, it has an insufficient mechanical strength and cannot be applied to board components used for mounting various chip components and mounting.

また焼成後に、外部電極11を焼付けて完成部品とする
ため製造工程を多く採らねばならず、形状の大きな部品
で、しかも多数個の抵抗体およびコンデンサの素子を構
成することは困難であり、高密度化に対しても問題があ
る。
Furthermore, after firing, the external electrodes 11 are baked to form a completed part, which requires many manufacturing steps, and it is difficult to construct a large number of resistor and capacitor elements with large parts. There are also problems with densification.

(3)発明の目的 本発明の目的はこのような従来の欠点を除去し、酸化性
雰囲気中、低温で同時焼成して複数個の抵抗体とコンデ
ンサを構成するとともに、高誘電率の誘電体を用いるこ
とによシ大容量のコンデンサを形成させた複合積層セラ
ミック部品を提供することにある。
(3) Purpose of the Invention The purpose of the present invention is to eliminate such conventional drawbacks, to construct a plurality of resistors and capacitors by simultaneous firing at low temperatures in an oxidizing atmosphere, and to produce a dielectric material with a high dielectric constant. An object of the present invention is to provide a composite laminated ceramic component in which a large capacitance capacitor is formed by using the above.

本発明によれば表面に電極パターンを有し、かつ電極パ
ターンと接続するパイ7ホールとを有する比誘電率か1
1以上の高誇電率誘電体層と、表面に電極パターンを有
し、かつ電極ノくターンと接続するバイアホールとを設
けた上記高銹電率誘電体層と同一組成の高置電率誘電体
とアルミナ、ガラスとからなる混合層とが接して積層さ
れた構造を含むことを特徴とする複合積層セラミック部
品が得られる。
According to the present invention, a dielectric constant of
A high emissivity dielectric layer having the same composition as the above-mentioned high emissivity dielectric layer, which has one or more high emissivity dielectric layers, an electrode pattern on the surface, and a via hole connected to the electrode nozzle. A composite laminated ceramic component is obtained, which includes a structure in which a dielectric material, a mixed layer of alumina, and glass are laminated in contact with each other.

(4)発明の構成および作用の説明 以下、本発明を実施例ticよって詳細に説明する。(4) Explanation of the structure and operation of the invention Hereinafter, the present invention will be explained in detail with reference to Examples.

〔実施例〕〔Example〕

まず本発明で用いるガラス・セラミックからなる低誘電
率誘電体生シート(以後ガラス・セラミ、り生シートと
称す。)は酸化アルミニウム40〜6011:itチ、
結晶化ガラス60〜40重量−の組成範囲で総量100
%となるように選んだ混合粉末をバインダー、有機溶媒
、可塑剤と共に泥漿化しドクターブレードを用いたスリ
ップキャスティング製膜によシ厚さ20μm〜300μ
mの生シートをポリエステルフィルム上に成形し、剥離
したのち、所望の外形寸法にパンチングしてシートを得
る。ζこで用いた結晶化ガラス粉末の組成は、酸化物換
算表記に従ったとき酸化鉛、酸化ホウ累、二酸化ケイ素
、Il族元六酸化セク、■族元素(但し炭素、ケイ素、
鉛は除く)酸化物をそれぞれ重址比3〜66条、2〜5
0%、4〜65%l011〜5(1,0,0,2〜20
%の組成範囲で総量ioo%となるように選んだ組成物
で構成されている。
First, the low permittivity dielectric green sheet (hereinafter referred to as glass/ceramic or raw sheet) made of glass/ceramic used in the present invention is aluminum oxide 40-6011:
Total amount of crystallized glass is 100% in the composition range of 60 to 40% by weight.
% of the mixed powder is made into a slurry with a binder, an organic solvent, and a plasticizer, and then formed into a film by slip casting using a doctor blade to a thickness of 20 μm to 300 μm.
A green sheet of m is formed on a polyester film, peeled off, and then punched into desired external dimensions to obtain a sheet. ζThe composition of the crystallized glass powder used here is based on oxide conversion notation: lead oxide, boron oxide, silicon dioxide, group Il elements hexoxide, group II elements (however, carbon, silicon,
(excluding lead) oxides with a weight ratio of 3 to 66 and 2 to 5, respectively.
0%, 4-65% l011-5 (1,0,0,2-20
% composition range and a total amount of ioo%.

比誘電率が50以上の商杓電率紡電体(以降高誘電体と
称す。)生シートの出発原料粉末としては、F、、 O
s、 PbO,Nb2O,、WO3粉末を所定量秤量し
、ボールミル混合して濾過乾燥稜700〜soo’aで
予焼を行なう。次にボールミル粉砕を行い、続いてバイ
ンダー、有機溶媒、可塑剤と共に混合し泥漿化する。欠
如この泥漿をドクターブレードを用いたスリ、プキャス
ティング製膜によシ厚さ105m〜200μmの高銹電
体生シートを得た。
The starting raw material powder for the raw sheet of a commercial electrically conductive material (hereinafter referred to as a high dielectric material) having a relative permittivity of 50 or more is F, O.
A predetermined amount of PbO, Nb2O, and WO3 powders are weighed, mixed in a ball mill, filtered, dried, and prefired at 700 to soo'a. Next, it is ball-milled and then mixed with a binder, an organic solvent, and a plasticizer to form a slurry. This slurry was subjected to pickpocketing and casting film formation using a doctor blade to obtain a high corrosion electric material raw sheet having a thickness of 105 m to 200 μm.

高誘電体と結晶化ガラスの混合生シートの出発原料粉と
しては結晶化ガラスはガラス・七ラミック生シートに用
いたものを使用した。また高誘電体粉末は高誘電体生シ
ートを作製する時に作られたものを使用した。
As the starting raw material powder for the mixed raw sheet of high dielectric material and crystallized glass, the crystallized glass used for the glass/seven ramic raw sheet was used. Further, the high dielectric powder used was the one made when producing the high dielectric green sheet.

結晶化ガラス粉末と高誘電体粉末を重量比で5=95の
割合で秤量し、ボールミル混合した混合粉末にバインダ
ー、有機溶媒及び可塑剤を混合し泥漿化した。製膜はス
リ、プキャスティング方法によシ行い、厚み10μm〜
50μmの混合生シートを得た。
A crystallized glass powder and a high dielectric constant powder were weighed at a weight ratio of 5=95, and a binder, an organic solvent, and a plasticizer were mixed into the ball milled mixed powder to form a slurry. The film was formed using the pickpocketing and casting method, and the thickness was 10 μm or more.
A mixed green sheet of 50 μm was obtained.

また抵抗体ペーストは二酸化ルテニウム粉末と絶縁体生
シー)K用いた結晶化ガラス粉末とをそれぞれ重量比1
0:90〜50:50の範囲で所望の抵抗値が得られる
ように混合した。それにエチルセルローズ、α−テルピ
ネオール、ケロシン、芳香族炭化水素系溶剤を含んだ有
機ビヒクルと共に三本ロールを用いて混練し、ペースト
を作製した。
In addition, the resistor paste consists of ruthenium dioxide powder and crystallized glass powder using insulator green sheet (K) in a weight ratio of 1 to 1.
They were mixed in a range of 0:90 to 50:50 to obtain the desired resistance value. The mixture was kneaded with an organic vehicle containing ethyl cellulose, α-terpineol, kerosene, and an aromatic hydrocarbon solvent using a triple roll to prepare a paste.

電極層および信号線に用いる導体は、Au、 Ag。The conductors used for the electrode layer and signal line are Au and Ag.

Pd、Pi等の金属の単体もしくは1つ以上含んだ合金
粉末をエチルセルローズ、α−テルピネオール、ケロシ
ン、芳香族炭化水素系溶剤等の有機ビヒクルと共に混練
しペースト状にしたものを使用した。
An alloy powder containing one or more metals such as Pd and Pi was kneaded with an organic vehicle such as ethyl cellulose, α-terpineol, kerosene, and an aromatic hydrocarbon solvent to form a paste.

第5図〜第11図は本発明の一実施例による複合積層セ
ラミック部品を示したものである。これらの図で(a)
は平面図、(b)は断面図である。製膜したガラス・セ
ラミ、り生シートを所望の外形寸法にパンチングして第
5図に示すガラス・セラミック生シート20に上下面の
導通をもたらすためのバイアホール21を形成した。こ
こで形成するバイアホール21径は最小100μmまで
が可能であった。
5 to 11 show a composite laminated ceramic component according to an embodiment of the present invention. In these figures (a)
is a plan view, and (b) is a cross-sectional view. The formed glass/ceramic raw sheet was punched to desired external dimensions to form via holes 21 for providing electrical conduction between the upper and lower surfaces of the glass/ceramic raw sheet 20 shown in FIG. 5. The diameter of the via hole 21 formed here could be up to a minimum of 100 μm.

次に1第6図に示すようにバイアホール21を設けたガ
ラス・セラミック生シー)20上に信号線、シールド線
に用いる導体層2をスクリーン印刷法等によ多形成した
。このきき同時にバイ7ホール21の部分に導体が埋め
込まれた。導体としてはAu 、 Ag 、 P d 
、 P を等の金属の単体もしくはこれらを1以上含ん
だ合金からなるペーストを使用した。ガラス・セラミ、
り生シート2oのパイ7ホール210部分及びその近傍
にのみ導体層2を形成したものも作製した。
Next, as shown in FIG. 6, a conductor layer 2 for use as a signal line and a shield line was formed by screen printing or the like on the glass/ceramic green wire 20 provided with a via hole 21. At the same time, a conductor was embedded in the bi-7 hole 21. As a conductor, Au, Ag, Pd
A paste consisting of a single metal such as , P or an alloy containing one or more of these metals was used. glass/ceramic,
A raw sheet 2o in which the conductor layer 2 was formed only in the pie 7 hole 210 portion and its vicinity was also produced.

次にバイアホール21部分とその近傍のみに導体層2を
形成したガラス−セラミック生シート2゜に対して第7
図に示す通シ抵抗体ペースト23を印刷した。また図示
しないが場合によってはバイアホールを形成しないガラ
ス・セラミ、り生シートにも同様に抵抗体ペーストを印
刷する。
Next, a seventh layer was applied to the glass-ceramic raw sheet 2° with the conductor layer 2 formed only in the via hole 21 portion and its vicinity.
The through resistor paste 23 shown in the figure was printed. Further, although not shown, in some cases, a resistor paste is similarly printed on glass/ceramic or raw material sheets in which no via holes are formed.

次にコンデンサ側の構造について説明する。Next, the structure on the capacitor side will be explained.

本実施例で用いた高誘電体のPb(Fs xizNbx
/x)0、−Pb(F’e 2J’+ Wl/8 )0
3二元系複合ペロプスカイト化合物(以降PNWと称す
)は誘電率が約15.000と大きいが、ガラス・セラ
ミ、り生シートと積層して焼成すると高誘電体とガラス
・セラミックとの間に収縮率の差から生ずる大きな応力
が加わシ、悪くすると剥離が発生する。
High dielectric Pb (Fs xizNbx
/x) 0, -Pb(F'e 2J'+ Wl/8) 0
The three-component composite peropskite compound (hereinafter referred to as PNW) has a large dielectric constant of about 15,000, but when laminated with glass/ceramic or raw sheet and fired, there is a gap between the high dielectric material and the glass/ceramic. A large stress resulting from the difference in shrinkage rate is applied, and in the worst case, peeling occurs.

PNWとガラス・セラミックとを別個に焼成した時の収
縮率は#よは等しいが、積層した境界に於ける収縮率は
小さくなってしまう。
When the PNW and the glass/ceramic are fired separately, the shrinkage ratios are the same, but the shrinkage ratio at the laminated boundary becomes smaller.

発明者の研究によjUPNWの焼結を進める液相成分が
ガラス・セラミック層へ拡散するため、PNWの表面層
が焼結できず収縮率が小さいことが判った。そこでガラ
ス・セラミック層にPNWの成分の一部を混合させるこ
とによ、j)、PNWのガラス・セラミック層への拡散
を防止できることが判明した。
The inventor's research revealed that the liquid phase component that promotes sintering of jUPNW diffuses into the glass/ceramic layer, so the surface layer of PNW cannot be sintered and the shrinkage rate is small. Therefore, it has been found that j) diffusion of PNW into the glass-ceramic layer can be prevented by mixing a part of the PNW components into the glass-ceramic layer.

そこでコンデンサを形成するためにまずPNW生シート
24を第8図に示すようにパンチングする。次にこのP
NW生シート24のバイアホール21部分とその近傍に
のみ導体層2を形成したものに対しても第6図と同様な
導体層2を形成する。
In order to form a capacitor, the PNW raw sheet 24 is first punched as shown in FIG. Next, this P
A conductor layer 2 similar to that shown in FIG. 6 is also formed on the NW raw sheet 24 in which the conductor layer 2 is formed only in the via hole 21 portion and its vicinity.

次に混合生シート25上に電極層となる導体層2を第9
図に示すように形成する。
Next, a ninth conductor layer 2, which will become an electrode layer, is placed on the mixed raw sheet 25.
Form as shown.

次に第11図に示すように第6図〜第9図のそれぞれの
シートと、積層体の厚みを調整するための第10図のガ
ラス・セラミック生シート20と、バイアホール21と
その近傍のみに導体層2を形成したガラス・セラミ、り
生シート20とを温度100〜130℃、圧力200〜
300#/dでプレス機を用いて積層した。第11図に
おいて銹電体シートとその上、下面に形成された導体層
2は、焼結後のコンデンサ形成部分3となり、バイアホ
ール21と導体層2を経由して外部端子用の導体層26
に接続している。
Next, as shown in FIG. 11, each of the sheets shown in FIGS. 6 to 9, the glass/ceramic raw sheet 20 shown in FIG. 10 for adjusting the thickness of the laminate, and only the via hole 21 and its vicinity The glass/ceramic material on which the conductor layer 2 is formed and the green sheet 20 are heated at a temperature of 100 to 130°C and a pressure of 200 to 200°C.
Lamination was carried out using a press machine at 300#/d. In FIG. 11, the electric conductor sheet and the conductor layer 2 formed on its upper and lower surfaces become the capacitor forming part 3 after sintering, and the conductor layer 26 for external terminals is passed through the via hole 21 and the conductor layer 2.
is connected to.

また几u01系の抵抗体ペースト23も積層し、焼成す
ることによシ抵抗体4が形成でき、バイアホール21お
よび配線用の導体層2により、外部へ導かれている。
Moreover, the resistor 4 can be formed by laminating and baking the U01-based resistor paste 23, and is led to the outside through the via hole 21 and the conductor layer 2 for wiring.

このように積層、熱圧着した積層体を所定の外形寸法に
切断し、そしてバインダーを分解し気化するための脱バ
インダ一工程と、焼成工程とを経過して焼成体を製作し
た。
The laminated body laminated and thermocompressed in this manner was cut into predetermined external dimensions, and a fired body was manufactured through a binder removal process for decomposing and vaporizing the binder, and a firing process.

このように製作された複合積層セラミ、り部品に内蔵さ
れたコンデンサは、誘電体単独で製作されたコンデンサ
に比べて605J位の静電容量を得た。本発明で内蔵さ
れたコンデンサは、従来方法に比べてみると、15倍も
の静電容量が得られた。
The capacitor built into the composite laminated ceramic component manufactured in this manner had a capacitance of about 605 J compared to a capacitor manufactured using only a dielectric material. The built-in capacitor according to the present invention has a capacitance 15 times that of the conventional method.

(5)効果の説明 以上、本発明には次の効果がある。(5) Explanation of effects As described above, the present invention has the following effects.

複合積層セラミック部品に組込まれる誘電体の液相成分
がガラス・セラミック内へ拡散することか防止されるこ
とにより所定の誘電率を有す、る誘電体が得られ、その
結果大容量のコンデンサとセラミック配線基板が一体形
成される。
By preventing or preventing the liquid phase component of the dielectric incorporated into the composite multilayer ceramic component from diffusing into the glass ceramic, a dielectric with a predetermined dielectric constant is obtained, resulting in a capacitor with a large capacity. A ceramic wiring board is integrally formed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図〜第4図は従来部品を示し、第1図、第4図(a
)は断面図、第2図(a)、第4図(a)は斜視図、第
2図(b)、第3図(b)、第4図(blは等価回路図
を示すく 第5図〜第10図は本発萌の実施例の複合積層セラミッ
ク部品の各製造工程を示し、各図の(a)は平面図、(
b)は断面図を示す。 第ii図は本実施例の完成部品の4が式的内部断面図で
bる・ l・・・・・・アルミナシート、2・・・・・・導体層
、計・・・・・コンデンサ形成部分、4・・・・・・抵
抗体、11・・・・・・外部電極、12・・・・・・積
層チップコンデンサ、13・・・・・・絶縁体、20・
・・・・・ガラス・セラミック生シート、21・・・・
・・バイアホール、23・・・・・・抵抗ペースト、2
4・・・・・・PNW生シート、25・・・・・・混合
生シート、26・・・・・・外部端子用の導体層。 千3図 cの)、(b) /Z 第4図 (W) (b ) 第5図 第8図
Figures 1 to 4 show conventional parts, and Figures 1 and 4 (a
) is a sectional view, FIG. 2(a) and FIG. 4(a) are perspective views, FIG. 2(b), FIG. 3(b), and FIG. Figures to Figure 10 show each manufacturing process of the composite laminated ceramic component of this example, and (a) of each figure is a plan view, (
b) shows a cross-sectional view. Figure ii is a schematic internal cross-sectional view of 4 of the completed parts of this example. L... Alumina sheet, 2... Conductor layer, Total... Capacitor formation. Part, 4...Resistor, 11...External electrode, 12...Multilayer chip capacitor, 13...Insulator, 20...
...Glass/ceramic raw sheet, 21...
... Via hole, 23 ... Resistance paste, 2
4... PNW raw sheet, 25... Mixed raw sheet, 26... Conductor layer for external terminals. Figure 4 (W) (b) Figure 5 Figure 8

Claims (1)

【特許請求の範囲】[Claims] 表面に電極パターンを有し、かつ電極パターンと接続す
るバイアホールとを有する比誘電率か11以上の高誘電
率誘電体層と、表面に電極パターンを有し、かつ電極パ
ターンと接続するバイアホールとを設けた前記高誘電率
誘電体層と同一組成の高誘電率防電体とアルミナ、ガラ
スとからなる混合層とが接して積層された構造を含むこ
とを特徴とする複合積層セラミ、り部品。
A high dielectric constant dielectric layer with a relative dielectric constant of 11 or more, which has an electrode pattern on its surface and a via hole connected to the electrode pattern, and a via hole that has an electrode pattern on its surface and is connected to the electrode pattern. A composite laminated ceramic comprising a structure in which a high-permittivity electric shield having the same composition as the high-permittivity dielectric layer and a mixed layer of alumina and glass are laminated in contact with each other. parts.
JP58200394A 1983-10-26 1983-10-26 Composite laminated ceramic part Granted JPS6092697A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58200394A JPS6092697A (en) 1983-10-26 1983-10-26 Composite laminated ceramic part

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58200394A JPS6092697A (en) 1983-10-26 1983-10-26 Composite laminated ceramic part

Publications (2)

Publication Number Publication Date
JPS6092697A true JPS6092697A (en) 1985-05-24
JPH0216005B2 JPH0216005B2 (en) 1990-04-13

Family

ID=16423589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58200394A Granted JPS6092697A (en) 1983-10-26 1983-10-26 Composite laminated ceramic part

Country Status (1)

Country Link
JP (1) JPS6092697A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62139393A (en) * 1985-12-13 1987-06-23 日本電気株式会社 Composite laminated ceramic parts
JPS63245994A (en) * 1987-04-01 1988-10-13 松下電器産業株式会社 Ceramic multilayer interconnection board
JP2001307671A (en) * 2000-04-21 2001-11-02 Fujitsu Ltd Material for electrode, electrode for charged particle beam apparatus and manufacturing method therefor

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH051366U (en) * 1991-06-26 1993-01-14 三菱自動車工業株式会社 Variable shape sheet

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62139393A (en) * 1985-12-13 1987-06-23 日本電気株式会社 Composite laminated ceramic parts
JPS63245994A (en) * 1987-04-01 1988-10-13 松下電器産業株式会社 Ceramic multilayer interconnection board
JP2001307671A (en) * 2000-04-21 2001-11-02 Fujitsu Ltd Material for electrode, electrode for charged particle beam apparatus and manufacturing method therefor

Also Published As

Publication number Publication date
JPH0216005B2 (en) 1990-04-13

Similar Documents

Publication Publication Date Title
JP3944791B2 (en) Ceramic multilayer printed circuit board
JPS61288498A (en) Electronic component-built-in multilayer ceramic substrate
JPS5917232A (en) Composite laminated ceramic part and method of producing same
JPH0346978B2 (en)
JPH1167586A (en) Chip-type network electronic component
JPS6092697A (en) Composite laminated ceramic part
JPS6221260B2 (en)
JPS63122295A (en) Multilayer ceramic board with built-in electronic component
JPH0216004B2 (en)
JPH0155594B2 (en)
JPH0542159B2 (en)
JPS6088420A (en) Composite laminated ceramic part
JPS59132611A (en) Capacitor composite substrate
JPH0795630B2 (en) Composite monolithic ceramic parts
JP3273125B2 (en) Multilayer ceramic capacitors
JPS59132643A (en) Resistor composite substrate
JPS5917294A (en) Composite laminated ceramic part and method of producing same
JPS63169798A (en) Multilayer ceramic board with built-in electronic parts
JPS60167398A (en) Multilayer circuit board and method of producing same
JPH0515292B2 (en)
JPH022318B2 (en)
JPS60176296A (en) Method of producing glazed resistance element interal multilayer substrate
JPH1116778A (en) Capacitor array and its manufacture
JPH033299A (en) Ceramic circuit board containing capacitor
JPS60165795A (en) Multilayer board and method of producing same