JPS6155945A - フラツトパツケ−ジのキヤツプシ−ル方法 - Google Patents

フラツトパツケ−ジのキヤツプシ−ル方法

Info

Publication number
JPS6155945A
JPS6155945A JP17896984A JP17896984A JPS6155945A JP S6155945 A JPS6155945 A JP S6155945A JP 17896984 A JP17896984 A JP 17896984A JP 17896984 A JP17896984 A JP 17896984A JP S6155945 A JPS6155945 A JP S6155945A
Authority
JP
Japan
Prior art keywords
cap
flat package
section
lead
package body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17896984A
Other languages
English (en)
Inventor
Teruhiko Minami
南 昶彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP17896984A priority Critical patent/JPS6155945A/ja
Publication of JPS6155945A publication Critical patent/JPS6155945A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はフラットパッケージのキャンプシール方法に
関し、より詳しくはフラットパッケージ本体とキャップ
と全低融点ガラスを介してシールしてなる半導体装置や
水晶振動子のキャップシールに好適するものである。
従来の技術 半導体装置や水晶振動子等の電子部品において・半導体
素子や水晶片等の素子は為湿気等によって特性変動を起
こすため、パッケージングされている。樹脂でパッケー
ジングするものもあるが1信頼性の点でカンケースやセ
ラミックパッケージに封入したものに比較して劣るので
、尚信頼性全要求されろ用途にけ、カンケースやセラミ
ックパッケージが用−られている。とごろがカンケース
やセラミックパッケージを用いるものでは、水分の浸入
はないが、実公昭40−36187号公報に開示されて
いるように、早出を用いてシールすると、スラックスの
蒸気によって素子が劣化するため、特公昭40−517
2号公報に開示されているようにガラスでシールしたも
のが考えられている。
第3図は従来のガラスシール型セラミックフラットパッ
ケージの一例のキャップを除いた平面図全示し、第4図
は第3図の■−N機に沿う断面図を示す。図において1
,1はパッケージ本体で1アルミナ、ステアタイト等の
セラミックよりなる低板2と枠体3との間に、ガラス4
′t−介して一対の42合金(Fe;58%、Ni14
2%)等よりなるリード5,6を気密に封着したもので
ある。7はアルミナ、ステアタイト等のセラミックより
なるキャップで、低融点ガラス8t−介して前記枠体3
に気密に!tmされている。図中、二点鎖線9は水晶片
等の素子で、4亀性接層剤等を介して、前記一対(7)
IJ−)”5.6に跨って接続固層式れている。
ところで、上記の構成においては、キャップ7のシール
用ガラスに、リード5,6?封層するガラス4.J:り
融点の低い低融点ガラスa’2使用してはいるが、低融
点ガラス8の溶融のために、全体全抵抗式加熱炉等で加
熱するため、素子9が高温になったり、素子9全接続固
層する導電性接層剤として有機物質全書むもの全円いて
いる場合は、Oの導電性接層剤からガスか発生して、素
子9の特性劣化の原因になっていた。
そこで本件出願人は、別途キャップの下面の少なくとも
パッケージ本体とのシール箇所に低融点ガラス全被層し
ておき1前記キヤツプの上面にヒータ全押し当てて、キ
ャップの伝導熱で低融点ガラス全溶融させてパッケージ
本体とキャップと全シール方法全提案している。
第5図はこの発明の背景となる上記シール方法について
説明するための分解断面図全示す。図におtρて、次の
点全除いては第4図と同一であるので、同一部分には同
−参照符号全村して、その説明全省略する。!!4図と
の相違点は、パッケージ本体1の底板2の下に鉄1 f
il lアルミニウム等の良熱伝導体よりなる放熱板1
0全配置したことと、キャップ7の上面にセラミックヒ
ータ等のヒータ11全押圧していることである。
上記の構成によれば、ヒータ11からのキャップ7の伝
導熱によって、その下面に被層されている低融点ガラス
8か加熱溶融されて、キャップ7がパッケージ本体1の
枠体3に融層シールされる。
このとき、枠体3およびガラス4の熱抵抗によって、リ
ード5,6の温度上昇が抑止され、しかもリード5,6
の熱はガラス4および底板2全伝導して放熱板10に放
熱される。このため、リード5.6の温度は低く抑えら
れ、素子9やこの素子9をリード5.6に接続固層する
接層剤の温度は低く、素子9の自身の高温による劣化が
ないのみならず、接着剤が有機物質全書む導電性接層剤
であっても有害なガス全発生することがなく、素子9が
発生ガスによって劣化することもない。
上記の製法全採用する場合、底板2およびキャップ7は
アルミナ等の熱伝導率の大きいセラミックで形成し、一
方枠体3はフォルステライト等の熱伝導率の小さいセラ
ミックで形成する方が望ましい。
発明が解決しようとする問題点 ところが、上記第5図のように、単にフラットパッケー
ジ本体1i放熱板lOの上KM112激したのみでは、
放熱板10やフラットパッケージ本体1の底板2の平面
度によって全面が密層しない場合があり、*度がばらつ
き不安定であった。また、リード5,6の温度がセラミ
ックの熱伝導率の//l。
程度の熱伝導率しかないガラス4全介し、きらに底板2
全介して放熱板10に放散されるため、リード5,6の
温度低下に限度があった。もし、リード5.6の温度?
均一にでき、より低下することができれば、素子9や導
電性接層剤等の選択範囲が広がり有利である。
問題点全解決するための手段 この発明は、放熱板にパッケージ本体が嵌合し得る大き
さでかつ深さがフラットノぐツナージ本体の下面からリ
ードの下面までの高さとほぼ等しい凹部全形成し、この
凹部の底面とフラットパッケージ本体の下面との間およ
び前記凹部の周囲の凸部上面とリードの下面との間を熱
的に結合した状態でキャップ全シールすること全特徴と
するものである。
より好ましくは、凹Wb底面とフラットノぐツケージ本
体の下面との間および凸部上面とリードの下面との間の
熱的結合全、四部底面とフラットノ(ツケージ不体の下
面との間および/または凸部上面とリード下面との間に
介挿された弾性熱伝導体で実baIするものである。
前記弾性熱伝導体としては、例えばシリコンゴムが好適
する。
作用 上記の手段によれば)フラットパッケージ本体の底面は
従来通り放熱板と熱的に結合されるとともくいリードか
熱伝導率の小さいガラス全弁することなく放熱板の凸部
と熱的に結合されるので、リードは従来に比較して格段
に低温度に保持される。
さらに、凹!lS底面とフラットパッケージ本体の下面
との間および/lたけ凸部上面とリードの下面との間に
、シリコンゴム等の弾性熱伝導体全介在させた場合は、
放熱板やフラットパッケージ本体の平面度が思い場合や
、リードの封止高さに若干ばらつきがあっても、放熱板
とフラットバンク−シネ体との間および放熱板とリード
との熱的結合か確実になる。
実施例 以下、この発明の一実施例全図面全参照して説明する。
第5図と同様であるため、同一部分には同−参照符号全
村している。放熱板12け7ラツトバツケ一ジ本体1が
嵌合し得る凹$13と、その周縁部である凸部14とを
有し、前記凹部13と凸部14ニハ、弾性熱伝導体の一
例としてのシリコンゴム15.16が配置されている。
そして、前記凹部13内にフラットパッケージ本体1が
収納されており、フラットパッケージ本体1の枠体3上
には、下面周縁部に低融点ガラス8全被着したキャップ
7がamされている。さらに1このキャップ7の上にヒ
ータ11が押し当てられている。
こ\で、前記放熱板12の凹部13の深さdけ、7ラツ
) パッケージ本体1の底板2の下面からり−ド5,6
の下面までの高石りと等しく設定されており、シリコン
ゴム15,16の厚さt 、 t’も等しく設定式れて
いる。
したがって、上記のようにキャップ7の上にヒータ11
全押し当てると、放熱板12の四部13の底面の平坦部
や凸部14の平坦度やフラットパッケージ本体1の底板
2の下面の平坦度が少々恋〈ても、あるいは四部13の
深さdやリード5゜6の耐層7iIJざhが少々ばらつ
いていても1シリコンゴム15.16の弾性変形によっ
てフラットパッケージ本体1およびリード5,6とが放
熱板12に@Ii実に熱的に結合される。
このため、キャップ7の下面に被着されている低融点ガ
ラス8を溶融してキャップ7全枠体3にシールする際に
、リード5,6の熱はガラス4−底板2−シリコンゴム
15−放熱板12の経路で放散されるのみならず、ソリ
コンゴム16−放熱板12の凸i14の経路でも放散さ
れ、特に後者の経路の熱抵抗が前者の経路の熱抵抗に比
較して著しく小さいので、リード5.6の熱全格段に低
下させることができる。
なお、上記実施例は、放熱板12の四部13の底面とフ
ラットパッケージ本体1の下面との間および凸g’1s
14の上面とリード5.6の下面との間に・それぞれシ
リフンゴム15.x6に一介挿する場@について説明し
たが、いずれか−万のみでもよいし、各部の寸法り、d
の精度が高い場合は、いずれか一方もしくは両方のシリ
コンゴムを省略してもよい。
発明の効果 この発明によれば、以上のようにリードと放熱板と?熱
的に結合したことによって、リードの熱?効率よく放熱
板に放散することができ、リードの温度上昇全従来方法
に比較して格段に低く抑えることができ、素子や導電性
wI層剤の選択範囲全広げることができる。
【図面の簡単な説明】
N1図はこの発明の一実施例のキャップシール方法につ
いて説明するためのシール前の組立状態の断面図で、第
2図は第1図の各部の寸法関係について説明するだめの
要部分解断面図である0第3図はフラットパッケージの
一例のキャップ全除いた平面図で、N4図は第3図の■
−N線に対応する断面図である。 第5図はこの開明の背景となるキャップシール方法につ
いて説明するためのシール前の分解断面図である。 1・・・・・・フラットパッケージ本体1.2・・・・
 底板、 3・・・・・ 枠体、 4・・・・・・ガラス、 5.6・・・・リート°、 7・・・・ キャップ、 8・・・・ 低融点ガラス、 11・・・・・・ ヒータ、 牟2・・・・・・放熱板、 13・・・・・・凹部) 14・・・・・・凸部、 15.16・・・・・・弾性熱伝導体。 第3図 第4図 第5図

Claims (1)

  1. 【特許請求の範囲】 1 ガラスを介してリードが気密に封着されたセラミッ
    ク製のフラットパッケージ本体を放熱板上に載置し、フ
    ラットパッケージ本体の上面に少なくとも下面周縁部に
    低融点ガラスを被着したキャップを載置し、キャップの
    上面にヒータを押し当てて前記低融点ガラスを溶融させ
    てキャップをシールする方法において、 前記放熱板にフラットパッケージ本体が嵌合し得る大き
    さでかつ深さがフラットパッケージ本体の下面からリー
    ドの下面までの高さにほぼ等しい凹部を形成し、この凹
    部の底面とフラットパッケージ本体の下面との間および
    前記凹部の周囲の凸部上面とリードの下面との間を熱的
    に結合してキャップをシールすることを特徴とするフラ
    ットパッケージのキャップシール方法。 2 前記放熱板の凹部の底面とフラットパッケージ本体
    の下面との間および凹部の周囲の凸部上面とリードの下
    面との間の熱的結合を、凹部の底面とフラットパッケー
    ジ本体の下面との間および/または凸部の上面とリード
    の下面との間に介挿された弾性熱伝導体にて実施する、
    特許請求の範囲第1項記載のフラットパッケージのキャ
    ップシール方法。
JP17896984A 1984-08-27 1984-08-27 フラツトパツケ−ジのキヤツプシ−ル方法 Pending JPS6155945A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17896984A JPS6155945A (ja) 1984-08-27 1984-08-27 フラツトパツケ−ジのキヤツプシ−ル方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17896984A JPS6155945A (ja) 1984-08-27 1984-08-27 フラツトパツケ−ジのキヤツプシ−ル方法

Publications (1)

Publication Number Publication Date
JPS6155945A true JPS6155945A (ja) 1986-03-20

Family

ID=16057830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17896984A Pending JPS6155945A (ja) 1984-08-27 1984-08-27 フラツトパツケ−ジのキヤツプシ−ル方法

Country Status (1)

Country Link
JP (1) JPS6155945A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175557A (ja) * 2013-03-12 2014-09-22 Nippon Steel & Sumikin Electronics Devices Inc 半導体撮像素子収納用パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175557A (ja) * 2013-03-12 2014-09-22 Nippon Steel & Sumikin Electronics Devices Inc 半導体撮像素子収納用パッケージ

Similar Documents

Publication Publication Date Title
US4654966A (en) Method of making a dimensionally stable semiconductor device
US4558510A (en) Method of producing a semiconductor device
US3495023A (en) Flat pack having a beryllia base and an alumina ring
JPS59130449A (ja) 絶縁型半導体素子用リードフレーム
JPH0263300B2 (ja)
JP2002289630A (ja) パワー半導体モジュール
JPS6155945A (ja) フラツトパツケ−ジのキヤツプシ−ル方法
US5182852A (en) Reversible production process for assembly of circuit board and substrate
JPS6259888B2 (ja)
JPH0249727Y2 (ja)
JPH0349398Y2 (ja)
JPS61168247A (ja) セラミツクパツケ−ジ
JPH01244651A (ja) セラミックパッケージ型半導体装置
JPH039334Y2 (ja)
JPH0217484Y2 (ja)
JPS63169749A (ja) 半導体装置
JPS5965458A (ja) 半導体装置の製造方法
JPH036028Y2 (ja)
JPH0249726Y2 (ja)
JPS5892241A (ja) 半導体装置用容器
JPH0217482Y2 (ja)
JPH0416497Y2 (ja)
JP2868868B2 (ja) 半導体装置
JPH0445291Y2 (ja)
JP3049410B2 (ja) 半導体パッケージ