JPS6155745A - 故障検知回路 - Google Patents

故障検知回路

Info

Publication number
JPS6155745A
JPS6155745A JP59178880A JP17888084A JPS6155745A JP S6155745 A JPS6155745 A JP S6155745A JP 59178880 A JP59178880 A JP 59178880A JP 17888084 A JP17888084 A JP 17888084A JP S6155745 A JPS6155745 A JP S6155745A
Authority
JP
Japan
Prior art keywords
circuit
signal
output
circuits
truth value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59178880A
Other languages
English (en)
Inventor
Yoshio Sasajima
笹島 喜雄
Hiroshi Usukura
臼倉 博
Hiroshi Tachikawa
寛 太刀川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Signal Co Ltd
Original Assignee
Nippon Signal Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Signal Co Ltd filed Critical Nippon Signal Co Ltd
Priority to JP59178880A priority Critical patent/JPS6155745A/ja
Publication of JPS6155745A publication Critical patent/JPS6155745A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/18Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • G06F11/184Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality
    • G06F11/185Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality and the voting is itself performed redundantly
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/18Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/187Voting techniques

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、マイクロプロセッサ等の処理装置を複数台並
列運転して、各処理装置の出力信号の多数決信号で外部
機器を制御する多重系制御装置の出力側等に用いる故障
検知回路に関し、特に複数の入力信号の多数決照合と、
故障検知を行なう故障検知回路に関する。
従来技術 マイクロプロセッサ等の処理装置を20+1(nは1以
上の整数)台並列同期運転し゛て、各処理装置の出力信
号の多数決信号で外部機器を制御する多重系制御装置は
、一般に、処理装置の出力側に多数決回路と故障検知回
路とを設け、多数決回路の出力信号を外部機器に出力し
、故障検知回路により各基の故障を検知している。
解決しようとする問題点 しかし、従来のこの種の多重系制御装置の故障検知回路
は、各処理装置の出力信号の異常、ずなわち処理装置の
故障を検知することができるだけであって、多数決回路
自体の故障及び故障検知回路自体の故障を検知すること
ができず、信頼性が低い欠点があった。
問題点を解決する手段 本発明は、上記点に鑑みてなされたものであり、入力信
号毎に設けられた判定回路と、各判定回路の出力信号の
オア信号を出力するオア回路とを備え、各判定回路を、
自系への入力信号と他系への入力信号の一つとの論理積
信号を出力する論理積回路と、自系の前記論理積回路の
出力信号と自系の前記論理積回路への各入力信号との不
一致を検出する2個の不一致検知回路とで構成し、もっ
て市販されている一般的な論理回路を用いて、複数の入
力信号の多数決照合をするとともに、処理装置等の信号
入力側の各回路の故障及び自己の回路の故障を検知する
ことができる故障検知回路を提供するものである。
実施例 1ス下、図面に示す実施例に基づいて本発明を説明する
第1図は、3台の処理装置(1,2,3)によりリレー
(4)を制御するようにした3重系制御装置に本発明を
適用した場合の実施例を示す。
この3M系制御装置は、各処理装置(1,2,3)に個
々に対応された3個の判定回路(5,6,7”)と、各
判定回路(5,6,7)の出力信号のオア信号を出力す
る2個のオア回路(8,9)とからなる信号処理回路を
各処理装置(1,2,3)の出力側にiけ、各オア回路
(8,9)の出力信号を変換する変換回路(10,11
)とその出力信号により駆動信号を発生するドライバー
(12,13)とからなる制御回路を各オア回路(8,
9>の出力側に設け、ドライバー (12,13)の出
力側をワイヤードオアに接続して両ドライバー(12,
13)からの駆動信号のオア信号でリレー(4)を駆動
するようになっている。
各処IIi装置(1,2,3)は、同期運転されるマイ
クロプロセッサであり、リレー(4)を駆動する期間だ
け真理値“11+11“Onに変化する第2図(A 、
B  、C)に示す短形波信号(A  、B  、C)
を同期して出力する。
各判定回路<  5.6.7)は、第3図に示すように
、各々1個の論理積回路(210,220,230)と
、2個の不一致検知回路(211,212,221,2
22,231,232)とで構成されている。各論理積
回路(210,220゜230)は2人力のアンド回路
であり、各不一致検知回路(211,212,221,
222,231,232)は排他的論理和回路である。
各論3!I!積回路(210,220,230)は、各
処理装置(5,6,7)の出力信号(A 、B  、C
)のうち自系の処理装置の出力信号と他系の一つの処理
装置の出力信号とのアンド信号をオア回路(a、9)に
各々出力する。すなわち、論理積回路(210)は信号
(A、B)のアンド照合をし、論理積回路(220)は
信号(B  、C)のアンド照合をし、論理積回路(2
30)は信号(A 、C)のアンド照合をし、オア回路
(8,9)に各々出力する。
各不一致検知回路(211,212,221,222,
231,232)は自系の論理積回路(210,220
,230)の出力信号(ao、bo、cO)と、自系の
論理回路への各入力信号(A 、B 、C)との不一致
を検出する回路であり、一方の端子には自系の論理積回
路の出力信号が共通に入力し、他方の端子には自系の論
理積回路への入力信号が別々に入力している。各不一致
検知回路の出力信号(al、a2.bl、b2.cl、
c2 )は、各処理装置(5,6,7)に供給される。
オア回路(8,9)は、図示の例ではワイヤードオア回
路である。
変換回路(1o、ii)は、前段のオア回路(8,’J
)から人力する短形波信号を整流平滑して所定のレベル
の直流信号に変換する回路である。このような変換口l
 (10,11)は、たとえばオア回路(8,9)から
の入力する短形波信号をホトカプラを用いてロジックレ
ベルから所定のレベルに変換した後、整流平滑回路にお
いて直流信号に変換するようにすればよい。
ドライバー(12,13)は、変換回路(10,11)
からの入力信号によりリレー(4)用の駆動信号を発生
ずる回路であり、たとえばしきい値発振回路とその出力
を整流平滑する整流回路とにより非対称誤りに構成され
たレベル検知回路を用いることができる。このようなレ
ベル検知回路は、たとえば持久11!145−2905
4号、特公昭51−38211号等においてフェイルセ
イフ論理積回路として記載されている。
なお、図示の例では、オフ回路(8,9) 、変換回路
(10,11)及びドライバー(12,13)を2重に
しているが1重であってもよい。
次に、上述した3重系制御回路の動作を、第4図を参照
して説明する。なお、第4図中、丸印は不一致信号を示
す。
◎全てが正常のとぎ; 各処理装置(1,2,3>が第2図(A 、B  、C
)に示す矩形波信号を出力していると、各論理積回路(
210,220,230)が同種の信号を出力すること
によりリレー(4)は動作する。しかし、各処理装置(
1,2,3)が矩形波信号を出力していないと、リレー
(4)は動作しない。このとき、各不一致検知回路(2
11,212,222,231,232)は、入力信号
が一致しているから第4図(イ)に示すように出力なし
である。
◎処理装置(1)の出力信号(A)が真理値゛1″に固
定故障したとき; 他の処理装置1 (2,3)の出力信号(B 、C)が
真理値It 1 II 11011に変化する短形波信
号であると、各論理積回路(210,220,230)
の出力信号に(8,0)と同種の矩形波が生じるから、
リレー(4)は動作し、また不一致検知回路(211,
232)の出力信号(al、c2 )は信@(B、C)
と同期して真理値゛″1″“0″に変化する不一致信号
になる。
これに対し、他の処理装置(2,3)の出力信号(8、
C)が真理値110 IIであると、各論理積回路(2
10,220,230)の出力信号が真理値11011
であり、従ってリレー(4)は動作せず、また不一致検
知回路(211,232)の出力信@(al、c2ンは
真理値゛1″を持続する不一致信号になる。
◎処理装置(1)の出力信号(A)が真理値11011
に固定故障したとき; 他の処理装置(2,3)の出力信号(B  、C)が真
理値111 II i“0″に変化する短形波信号であ
ると、論理積回路(220)の出力に信号(B  、C
)と同種の短形波が生じるからリレー(4)は動作し、
真理値11011の信号であるといずれの論理積回路(
210,220,230)の出力信号にも短形波信号が
生じないからリレー(4ンは動作しない。
また、この故障は、第4図(ハ)に示すように、不一致
検知回路(212,231)により検出される。
このときの不一致検知回路(212,231)の出力信
号(a2.cl ) ハ、信号(8、C)が短形波信号
であれば、真理値゛1”″“OSに変化する不一致信号
になり、真理値110 ITの信号であれば処理装置(
2,3)が次に短形波信号を出力したときに真理値“I
 11110 IIに変化する不一致信号になる。
O処理装置(2)の出力信号(B)が真理値“1″又は
0″に固定故障したとき; この場合は、処理装置(1)が故障したときと同様に、
リレー(4)は他の処理装置(1,3)の出力信号(A
  、C)が短形波信号であるときだけ動作する。また
、真理値゛1″の固定故障は第4図(ニ)に示すように
不一致検知回路(212,221>により検出され、真
理値11011の固定故障は第4図(ホ)に示すように
不一致検知回路(212,222)によって検出される
◎処理装置(3)の出力信号(C)が真理値パ1′″又
は0″に固定故障したとき; この場合も、他の処理装置(1,2)が故障したときと
同様に、リレー(4)は他の処理装置(1,2)の出力
信号(A  、B)が短形波信号であるときだけ動作す
る。また、真理値“1”の固定故障は第4図(へ)に示
すように不一致検知回路(222,231)の出力信号
(b2.cl )が、真理値゛0”の固定故障のときは
第4図(ト)に示すように不一致検知回路(221,2
32)の出力信号(bl、c2 )が各々不一致信号に
なることによって検知される。
◎論理積回路(210)が故障したとき;論]!!!積
回路(210)の出力信号(A)が真理値゛1”に故障
すると、オア回路(8,9)の出力に矩形波信号が1q
られないため、リレー(4)は動作しない。また、論理
積回路(210)の故障により、出力信号(A)が真理
値II I II “0″のいずれに固定しても、他の
信号(B  、C)が短形波のとぎに第4図(す)に示
すように不一致検知回路(211,212)の出力信号
(al、a2 )が真理値“1″110 IIに変化す
る不一致信号になる。
◎論理積回路(220,230)が故障したとぎ;論理
積回路(220,230)のいずれが故障したとぎも、
論理積回路(210)が故障したときと同様にリレー(
4)は動作しない。また、論理積回路(220)が故障
すると不一致検知回路(221,222)の出力信号(
1)1.b2 )が、論理積回路(230)が故障する
と不一致検知回路(231,232>の出力信号(c 
1.c 2 )が第4図(ヌ 、ル)に示り゛ように各
々真理値111 IT II OIIに変化する不一致
信号になる。
◎不一致検知回路(211,212,221,222,
231,232)が真理値II I IIに固定故障し
たとき;この場合は、いずれの不一致検知回路が故障し
ても、リレー(4)は信号(A  、B  、C)が短
形波であれば動作する。また、この場合は、故障した不
一致検知回路の出力が真理値゛′1″′となる。
◎不一致検知回路(211,212,221,222,
231,232)が真理値II OIIに固定故障した
とき;この場合は、リレー(4)は信号(A  、B 
 、C)が矩形波信号であれば動作する。
また、この場合の故障は、信号(A  、B  、C)
が同形の短形波である限り、検出することができない。
そこで、第2図において破線で示すように、信号(A 
、8 .0)を一定の周期で故意に不一致にさせ、その
とぎに不一致信号登生じるべき不一致検知回路が不一致
信号を生じないときに故障と判定するようにすればよい
発明の効果 以上のように本発明は、入力信号毎に設けられた判定回
路と、各判定回路の出力信号のオア信号を出力するオア
回路とを備え、各判定回路を、自系への入力信号と他系
への入力信号の一つとの論゛理積信号を出力する論理積
回路と、自系の前記論理積回路の出力信号と自系の前記
論理積回路への各入力信号との不一致を検出する2個の
不一致検知回路とで構成したから、市販されている一般
的な論理回路で構成することができ、しかも複数の人力
信号の多数決照合をすることができるし、自己の回路の
故障をも検知することができる。
【図面の簡単な説明】
第1図は本発明の故障検知回路を備えた3重系制御装置
の一実施例を示す図、 第2図は電気信号の説明図、 第3図は判定回路の一実施例を示す図、第4図は故障判
定の説明図である。 (5,6,7) :判定回路、(8,9) :オア回路
、(210,220,230) :論理積回路、(21
1,212,221゜ 222.231,232) :不一致検知回路。 特許出願人      日本信号株式会社第3図 第4図

Claims (1)

  1. 【特許請求の範囲】 〔1〕入力信号毎に設けられた判定回路と、各判定回路
    の出力信号のオア信号を出力するオア回路とを備え、各
    判定回路を、自系への入力信号と他系への入力信号の一
    つとの論理積信号を出力する論理積回路と、自系の前記
    論理積回路の出力信号と自系の前記論理積回路への各入
    力信号との不一致を検出する2個の不一致検知回路とで
    構成したことを特徴とする故障検知回路。
JP59178880A 1984-08-28 1984-08-28 故障検知回路 Pending JPS6155745A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59178880A JPS6155745A (ja) 1984-08-28 1984-08-28 故障検知回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59178880A JPS6155745A (ja) 1984-08-28 1984-08-28 故障検知回路

Publications (1)

Publication Number Publication Date
JPS6155745A true JPS6155745A (ja) 1986-03-20

Family

ID=16056310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59178880A Pending JPS6155745A (ja) 1984-08-28 1984-08-28 故障検知回路

Country Status (1)

Country Link
JP (1) JPS6155745A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01500307A (ja) * 1986-04-03 1989-02-02 トリプレツクス 多重冗長誤検出システムおよびその使用方法
JPH0212533A (ja) * 1988-05-04 1990-01-17 Rockwell Internatl Corp 多数決回路手段と一致回路手段と自己検査手段とを組合わせて含む装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01500307A (ja) * 1986-04-03 1989-02-02 トリプレツクス 多重冗長誤検出システムおよびその使用方法
JPH0212533A (ja) * 1988-05-04 1990-01-17 Rockwell Internatl Corp 多数決回路手段と一致回路手段と自己検査手段とを組合わせて含む装置

Similar Documents

Publication Publication Date Title
JPS6155745A (ja) 故障検知回路
JPH0998081A (ja) フェール・セーフ多数決論理回路および該回路を用いたパラレル出力型電子連動装置
JP3392938B2 (ja) 2重系装置
JP2654072B2 (ja) 故障容認計算機装置
JP3802895B2 (ja) フエール・セーフ多数決論理回路を備えたパラレル出力型電子連動装置
JPS60214048A (ja) 信号技術的に保証のあるデータ処理装置
JPH0726762Y2 (ja) バス不一致発生回路
JPS58103250A (ja) デ−タ通信制御装置
JPH0138694Y2 (ja)
JPS6351295B2 (ja)
SU962959A1 (ru) Адаптивное резервированное устройство
JPH07152705A (ja) フェール・セーフプロセッサを用いたデータ転送システム
JP3009504B2 (ja) フォールトトレラント・コンピュータ・システム
JPH022233A (ja) データバス監視方式
JPS5812062A (ja) 並列電子計算機システムの出力装置
SU1633409A1 (ru) Мажоритарно-резервированное устройство
JPS61170133A (ja) カウンタ回路
JPH03106154A (ja) バイト回路
JPS6362042A (ja) 障害検出回路
JPS5920062A (ja) マイクロプロセツサを有するシステムにおける暴走防止方法
JPS5854698B2 (ja) 障害検出方式
JPH01277951A (ja) データ転送装置
JPH07121393A (ja) 情報処理装置と情報処理方法
JPH02105635A (ja) データ誤り検出回路
JPS61134846A (ja) 電子計算機システム