JPS6155685A - 表示パネル及びその駆動法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、液晶素子、ＬＥＤ　　（発光ダイオード）素
子等の画像表示素子を用いた表示パネル及びその駆動方
法に関するものであり、特に強誘電液晶素子を、アクテ
ィブマトリックス構成により駆動する方法に関するもの
である。

［従来の技術］ 最づ、本発明に係わる光学変調物質について述べる。

本発明の表示パネル及びその駆動法で用いる光学変調物
質としては、加えられる電界に応じて第１の光学的安定
状態と第２の光学的安定状態とのいずれかを取る。すな
わち電界に対する双安定状態を有する物質、特にこのよ
うな性質を有する液晶、が用いられる。

本発明の駆動法で用いることができる双安定性を有する
液晶としては、強誘電性を有するカイラルスメクティッ
ク液晶が最も好ましく、そのうちカイラルスメクティッ
クＣ相（５ｒｒｒＣり又はＨ相（Ｓｍ８本）の液晶が適
している。この強誘電性液晶ニツイテｌｉ、”ＬＥ　Ｊ
ＯＵＲＮＡＬ　ＤＥ　ＰＨＹＳＩＱＵＥしＥ丁ＴＥＲＳ
　　”　　３Ｂ　　（Ｌ−８！３）　　１９７５．　　
　ｒＦｅｒｒｏａｌｅｃｔｒｉｃＬｉｑｕｉｄ　Ｃｒｙ
ｓｔａｌｓ　Ｊ　；　　”Ａｐｐｌｉｅｄ　Ｐｈｙｓｉ
ｃｓＬｅｔｔｅｒｓ　”　３Ｂ　（１１）　１９８０．
　　ｒｓｕｂｍｉｃｒｏ　５ｅｃｏｎｄＢｉｓｔａｂｌ
ｅ　Ｅｌｅｃｔｒｏｏｐｔｉｃ　Ｓｗｉｔｃｈｉｎｇ　
ｉｎ　ＬｉｑｕｉｄＣｒ７ｓｔａｌｓＪ　；　　”固体
物理”　ｌｆｔ　（１４１）　１９８１．　　ｒ液晶」
等に記載されており、本発明ではこれらに開示された強
誘電性液晶を用いることができる。

より具体的には、本発明法に用いられる強誘電性液晶化
合物の例としては、デシロキシベンジリデン−Ｐ′−ア
ミノ−２−・メチルブチルシンナメー）　（ＤＯＢＡＭ
ＢＧ　）　、ヘキシルオキシベンジリデン−Ｐ′−アミ
ノ−２−クロロプロピルシンナメート（ＨＯＢＡＣＰＣ
）および４−ｏ−（２−メチル）−ブチルレゾルシリテ
ン−４′−オクチルアニリン（ＭＢＲＡ８　）等が挙げ
られる。

これらの材料を用いて、素子を構成する場合。

液晶化合物が、ＳｍＣ２相又はＳ厖ｉｓ相となるような
温度状態に保持する為、必要に応じて素子をヒーターが
埋め込まれた銅ブロック等により支持することができる
。

ｆｉｒ１２図は、強誘電性液晶セルの例を模式的に描い
たもノテある。２４と２４′は、Ｉｎ２Ｏ３，５ｎ０２
やＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ　０ｘｉｄｅ）等の透
明電極がコートされた基板（ガラス板）であり、その間
に液晶分子層２５がガラス面に垂直になるよう配向した
Ｓ＋ａＧ＊相の液晶が封入されている。太線で示した線
２６が液晶分子を表わしており、この液晶分子２６は、
その分子に直交した方向に双極子モーメント（ＰＪＬ）
２７を有している。基板２４と２４′上の電極間に一定
の閾値以上の電圧を印加すると、液晶分子２Ｂのらせん
構造がほどけ、双極子モーメント（Ｐｐ）２７はすべて
電界方向に向くよう、液晶分子２Ｂの配向方向を変える
ことができる。液晶分子２Ｂは細長い形状を有しており
、その長袖方向と短軸方向で屈折率異方性を示し、従っ
て例えばガラス面の上下に互いにクロスニコルの位５１
関係に配置した偏光子を置けば、電圧印加極性によって
光学特性が変わる液晶光学変調素子となることは、容易
に理解される。さらに液晶セルの厚さを充分に薄くした
場合（例えばＩＩＬ）には、第３図に示すように電界を
印加していない状態でも液晶のらせん構造はほどけ、そ
の双極子モーメントＰ又はＰ′は上向き（２７ａ）又は
下向き（２７ｂ）のどちらかの状態をとる。このような
セルに第３図に示す如く一定の閾値以上の極性の異る電
界Ｅ又はＥ′を付与すると、双極子モーメント電界Ｅ又
はＥ′は電界ベクトルに対応して上向き２７ａ又は、下
向き２７ｂ′と向きを変え、それに応じて液晶分子は第
１の安定状態２日かあるいは第２の安定状態２８′の何
れか１方に配向する。

このような強誘電性液晶を光学変調素子として用いるこ
との利点は２つある。ｆ５１に、応答速度が極めて速い
こと、第２に液晶分子の配向が双安定性を有することで
ある。第２の点を、例えば第２図によって説明すると、
電界Ｅを印加すると液晶分子は第１の安定状態２日に配
向するが、この状態は電界を切っても安定である・又・
逆向きの電界Ｅ′を印加すると、液晶分子は第２の安定
状態２８′に配向して、その分子の向きを変えるが、や
はり電界を切ってもこの状態に留っている。又、与える
電界Ｅが一定の閾値を越えない限り、それぞれの配向状
態にやはり維持されている。このような応答速度の速さ
と、双安定性が有効に実現されるには、セルとしては出
来るだけ薄い方が好ましく、一般的には、０．５　ｐ〜
２０ＪＬ、特に１ル〜５ｐが適している。この種の強誘
電性液晶を用いたマトリクス電極構造を有する液晶−電
気光学装置は、例えばクラークとラガバルにより、米国
特許第４３８７！３２４号明細書で提案されている。

次に、実際に画像表示を行なう場合について以下に述べ
る。

液晶ディスプレイ法の一つであるマトリクス形表示の原
理は、走査電極群と信号電極群をマドリスク状に構成し
、その電極間に液晶化合物を充填し、多数の画素を形成
して画像或いは情報の表示を行うものであるが、この方
式の場合、画像密度を高くしたり、あるいは画面を大き
くすると、走査電極、表示電極ともそれぞれ膨大な数が
必要になり、その結果液晶の応答速度が遅くなり、表示
画素以外の画素にも電圧が分配される。いわゆるクロス
トークによる弊害が生ずる。そこでこの点を改良するた
めに、電圧平均化駆動法、二周波駆動法１分割マトリク
ス方式、多重マトリクス方式等がすでに提案されている
が、いずれの方法においても、表示素子の大画面化およ
び高密度化に伴う、走査線数の増大に対応することは、
難しかった。そこで最近になってＦＥＴ　　（電界効果
トランジスタ）等のスイッチング素子を各画素ごとにマ
トリクス状に配列し、液晶を直接駆動するアクティブマ
トリクス表示（Ａｃｔｉｖｅ　Ｍａｔｒｉｘ　Ｄｉｓｐ
ｌａｙ　）方式が考えられ、実用化されている。

［発明が解決しようとする問題点］ しかしながら、前記アクティブマトリクス方式において
は、クロストークの問題は解決されるものの、従来の液
晶（ネマチック）素子を用いるものでは、表示の高速化
・に限界があり、大画面表示にも繰返し周波数からの制
約があった。また、液晶素子として強誘電性液晶を用い
た場合には、前記ネマチック液晶における欠点は改善さ
れるものの、表示画像の高密度化に伴う回路構成の簡素
化という面においては、さらに改善の余地があった０本
発明はこのような従来の問題点を解決するためになされ
たもので、アクティブマトリクスを用いた表示電極の回
路構成を改良することにより、信号線数の大幅な減少に
よる回路の簡素化を図ることを目的としている。

［手　段］ 第１図は本発明の基本概念を示す回路構成図で、図にお
いて明らかなように、ＦＥＴ素子のソースもしくはドレ
インとして機能する第一端子に画素電極を設けるととも
に、その画素電極に対応して複数の対向電極を接続し、
その信号線をＦＥＴの第三端子であるゲート端子からの
ゲート信号線と平行に配置し、前記ＦＥＴ端子の残りの
第二端子（ソースもしくはドレイン）から導かれる信号
線を、前記二種の信号線と直交するように配置し、前記
ゲート信号線に表示信号を印加し、他の２つの信号線に
は走査信号を印加することによってこの表示パネルを駆
動させる。一般に、ｎ画素の表示においては【×２木の
引き出し線が必要であるが１本発明では、　３【×３本
の引き出し線が必要となる。なお、Ｎの三乗機が自然数
で存在しない場合には引き出し線数を若干増す必要があ
る。

［作　用］ 本発明は、第１図の回路構成図において明らかなように
、三系統の信号線群のうち二つを走査信号線として、書
き込みラインの選択をすると共に、残った一系統の信号
線に、表示信号を入力することによって、画像表示を行
うものである。具体的には、駆動素子であるＦＥＴ　　
（電界効果トランジスタ〕のゲートがゲートオン状態と
なるように信号電圧を印加し、それと同期させてＦＥＴ
のゲート以外の端子であるソース端子及びドレイン端子
の間に電界を形成させると共に、その極性を変えること
によって、第一の配向状態と第二の配向状態の二つの表
示状態を制御するものである。したがって、本発明で用
いられる強誘電性液晶としては、電界の極性に応じて第
一の光学的安定状態及び第二の光学的安定状態のいずれ
かを取る物質、すなわち電界に対して双安定状態を有す
る物質が用いられる。また、駆動素子であるＦＥＴにお
いては、Ｐ型であってもＮ型であっても、ゲート以外の
端子のいずれがソースとして作用し、いずれがドレイン
として作用するかは、電圧の印加の方向によって定まる
。すなわちＮ型では電圧の低い方がソースであり、Ｐ型
では電圧の高い方がソースとして作用する。なお各信号
電極における電圧レベルは各信号間の電位差を相対的に
維持するものであれば、以下に述べる実施例にとられれ
ることなく任意の値に設定することが出来る。

［実施例］ 本発明の液晶表示装置を用いた画像表示の具体例を第１
図及び第４図〜第７図に基づいて説明する。

第１図の回路構成において、駆動素子としてＮ型ＦＥＴ
好ましくはＴＰＴ　　（薄１１！トランジスタ）。

液晶素子として強誘電性液晶を使用し、第３図に示した
所定の表示パターンを書き込むための、各々の電圧値は
、以下の条件を満足する所望の値に設定される。

［１］走査信号線■でｍ＝ａ、走査信号線■でｍ＝ｂ、
表示信号線で見＝Ｃの位置に「明」を書［２］走査線■
でｍ＝ａ、走査線■でｍ＝ｂを選但し、各記号は下記事
項を表わす。

Ｖｔ、Ｃ：強、Ｊ電性液晶のｐＥｆｔｉ電圧の絶対値ｖ
Ｐニアクチイブマトリクスを構成しているＦＥＴのゲー
ト閾値電圧 ｖｓｎ：走査信号電圧■ ｖｃ、：走査信号電圧■ ＶＣ又：表示信号電圧 以上の各信号電圧の、位相１．−１８における電気信号
波形を第６図に示す、第６図においては、それぞれ横軸
が時間を、縦軸が電圧を表わしている。この様な電気信
号が与えられた時の各画素への書き込み動作を第７図に
示す、第７図においては、横軸が時間を表わし、縦軸は
上側ＯＮ（暗）、下側ＯＦＦ　　（明）の各表示状態を
表わす。

すなわち、各位相時間において、各々の画素が「暗」又
は「明」のいづれの状態にあるかを表わしている。なお
、図中ＱＮ−１は前回走査されたときの信号状態をその
まま保持しているものとする。

また第７図における各画素の座標は、第４図による０以
上、位相Ｅ１〜ｔ８の各動作によって、第５図に示され
る所望の表示パターンが完成する。

なお、本実施例では、第６図においてＶｐ＝０としたが
、Ｖｐ＃Ｏであるならば、ＶＣ（ゲート電圧）をＶｐ分
だけシフトすればよい、又、実施例において、強誘電性
液晶としてＤＯＢＡＭＢＧを使用した場合の具体的数値
は、Ｖ　ＬＣ＝　＝　１〜２０（Ｖ）　。

使用温度としては７５℃〜８５°Ｃ１−画素を書き込む
のに必要な時間は約５０ルＳである。

本発明の回路構成は、通常のアクティブマトリクスの画
素上に、パッシブマトリクスを形成することと同じにな
るので、従来のパッシブマトリクスの場合と同様にクロ
ストークが避は難い、そこで、一般的なりロストークを
考えた最適条件を以下に述べる。

ｆ５Ｂ図において、対向電極を走査信号線として用いた
場合、他の走査線がそのアクティブマトリクス上の画素
を選択している場合には、ｆｔ５８図（ａ）において１
〜ｎまでの対向電極は独立に動作して、対向電極によっ
て分けられる画素相互では、アクティブマトリクス電極
と対向電極間に挟持する光制御物質（たとえばＬＣＤ）
に印加される電圧に影響を及ぼさない。

しかし、アクティブマトリクス上の画素電極が選択され
ていないときは、ゲートがＯＦＦ　して第８図（ｂ）の
ようにアクティブマトリクス上の画素電極を通して、１
〜ｎまでの対向電極によって分けられる画素は短絡され
たことになり、１〜ｎまでの対向電極のうちひとつが選
択されたときの電圧がアクティブマトリクス上の画素電
極を通して分配されることになる。

対向電極に入れる走査信号電圧を■として、他の選択さ
れない対向電極の電圧０とすると、より正確には選択走
査信号電圧をＶＯＮ非選択時の走査信号電圧をＶ　ＯＦ
Ｆとした場合にＶ＝（ＹＯＮ−ＶＯＦＦ　）　ト定義ス
ル・そうすると、選択された走査線ｍ（１≦ｍ≦ｎ）に
■を印加した場合の他の走査線に表われる電圧、言い変
えれば他の画素の電極間にかかる電圧は、 ｖ′＝ｖ−！− と表わすことができる。又、走査信号線ｍに表われる電
圧は、 ｖ　＝　＝　ｖ　ｎ−１− と表わされる。

ここで、ＶＯＨは使用材料（例えばＬＧ）の閾値を越え
ることがあっても、ＶＯＦＦは絶対に越えられない、し
たがって、上述の３電圧値ｖ’、ｖ”。

Ｖ　ＯＦＦは使用材料の閾値の絶対値より小さいことが
要求される。

そこでＶＯＦＦ　＝ａ　ＶＯＲと定義すると、上述の３
つの電圧値は全てＶＯＨの関数となるので、次の条件を
満足することが必要となる。すなわち。

ｗａｘ　　（Ｖ　’　、　　”　、　ＶＯＦＦ　）　＜
ＶＯ°°°°°°■■ ここでＶＱは使用する材料の閾値である。

■式を書き変えると、 ｍａｚ　　（”　（１−ａ　）　、　匹ＶＯＮ　（ｉａ
　）　、　ａ　ＶＯＲ）　＜ＶＯ−・・・−■１１　　
　　　　　　　　　　　　　ｎ０式においてｎ＃１なら
ば Ｔ　Ｖ　ＯＮ　（１−ａ　）≦ＴＶ　ＯＮ　（１−ａ　
）ａに対する最適値を定めるのに、ｎＮｌで”ｎ”　Ｏ
Ｎ　（１−ａ　）　＝　ａＶｏＮとおくと、 ａ＝匹　　・・・・・・■ ｎ−１ となる・　（ｎ＝　１のときａは意味をもたない、） したがって、選択走査信号線にＹＯＮ、非選択走査信号
線にａＶＯＨ（ａは０式で表わされる定数であり、ｎは
走査信号線の本数である。）を印加すれば、Ｖ　ＯＮ＜
　’　Ｖ　Ｏの条件の下でＯＦＦ画素の点灯の問題は解
除される。

実際には、強誘電性液晶のうちで、長時間低電界を印加
しておくと、記憶状態が反転してしまうものがあるので
、ＶＯＮは出来るだけ低く押えることが望ましいし、走
査時間の関係から、ｎが制約を受けることにもなる。

＠９図は本発明において使用されるＴＦＴにおけるＦＥ
Ｔの構成を示す断面図、第１０図はＴＰＴを用いた強誘
電性液晶セルの断面図、第１１図はＴＰＴ基板の斜視図
、第１２図はＴＰＴ基板の平面図、第１３図は第１２図
のＡ−Ａ　’線で切断した部分断面図、第１４図は第１
２図のＢ−Ｂ　’線で切断した部分断面図であり、以上
に示す各図はいずれも本発明の一実施態様を示すもので
ある。　　。

第１０図は、本発明の方法で用いうる液晶素子の１つの
具体例を表わしている。、ガラス、プラスチック等の基
板１４の上にゲート電極１８、絶縁膜１６、（水素原子
をドーピングした窒化シリコン膜など）を介して形成し
た半導体ｌｌ２ｉｏ（水素原子をドーピングしたアモル
ファスシリコン）と、この半導体ＩＰＪＩＯに接する２
つ端子１と５で構成したＴＰＴと、ＴＰＴの端子４と接
続した画素電極５（ＩＴＯ；　Ｉｎｄｎｉｕｍ　Ｔｉｎ
　０ｘｉｄｅ）が形成されている。

さらに、この上に絶縁層７（ポリイミド、ポリアミド、
ポリビニルアルコール、ポリパラキシリレン、ＳｉＯ、
５ｉ０２）とアルミニウムやクロムなどからなる光遮蔽
膜２が設けられている。

対向基板となる基板１４′の上には対向電極１５（ＩＴ
Ｏ；　Ｉｒ＋ｄｎｉｕｍ　Ｔｉｎ　０ｘｉｄｅ）と絶縁
膜１Ｂが形成されている。

この基板１４と１４’の間には、前述の強誘電性液晶１
７が挟持されている。又、この基板１４と１４′の周囲
部には強誘電性液晶１７を封止するためのシール材１８
が設けられている。

この様なセル構造の液晶素子の両側にはクロスニコル状
態の偏光子１３と１３′が配置され、観察者Ａが入射光
重。よりの反射光Ｉ、にょって表示状態を見ることがで
きる様に偏光子１３′の背後に友射板１２（乱反射性ア
ルミニウムシート又は板）が設けられている。

又、上記の各図においてソース電極、ドレイン電極とは
、ドレインからソースへ電流が流れる場合に限定した命
名である。　ＦＥＴの働きではソースがドレインとして
働く場合も可能である。

［効　果］ 以上の説明で明らかなように、本発明は従来の回路構成
に比べ、信号線数を著しく減らすことが出来る。したが
って回路の簡素化という点において大幅な改善が期待で
きる。

【図面の簡単な説明】

第１図は本発明の基本概念を示す回路構成図、第２図及
び第３図は、本発明の方法に用いる強誘電性液晶を模式
的に表わす斜視図、第４図は対応画素の座標を示す説明
図、第５図は対応画素の表示パターン例を示す説ｒｌＪ
図、Ｍ６囚は走査電極及び表示電極に印加する電気信号
波形を表わす説明図、第７図は各画素への書き込み動作
を表わす説ＦＩＡ図、第８図はアクティブマトリクスの
一つの表示電極中の画素構成図、第９図はＴＦＴにおけ
るＦＥＴの構成を示す断面図、第１０図はＴＰＴを用い
た強１Ｊｔｔ性液晶セルの断面図、第１１図はＴＰＴ基
板の斜視図、第１２図はＴＰＴ基板の平面図、第１３図
はＡ−Ａ　’線部分断面図、第１４図はＢ−Ｂ　’部分
断面図である。 １；ソース電極（ドレイン電極） ２；遮光金属又は光吸収層 ３；ｎ０層 ４：　ドレイン電極（ソース電極） ５；−素電極 ６；第一の絶縁層 ７；第二の絶縁層 ８　；　ＴＦＴ基板 ９；半導体直下の光遮蔽効果をもつゲート部ｌＯ；半導
体 １１；ゲート配線部の透明電極 １２；反射板 １３．１３’；偏光板 １４．１４”；ガラス、プラスチック等の透明基板１５
；対向電極 １８；絶縁膜 １７；強誘電性液晶層 １８；ゲート電極 １９；シール材 ２０；薄膜半導体 ２１；ゲート配線 ２２；パネル基板 ２３；光遮断効果を有するゲート部 ２４、２４’　；透明電極がコートされた基板２５；液
晶分子層 ２６；液晶分子 ２７；双極子モーメント（ＰＪＬ　） ２７ａ；上向き双極子モーメント ２７ｂ；下向き双極子モーメント ２８；第１の安定状態 ２８′；ｆ３２の安定状態

Claims (1)

1. 【特許請求の範囲】 １）アクティブマトリクス基板を構成する電界効果トラ
   ンジスタのゲート以外の端子である第一端子に接続した
   画像表示電極に対応する対向電極を複数設けるとともに
   、かかる信号線を電界効果トランジスタのゲートとして
   機能する第三端子に接続したゲート信号線と平行に形成
   し、電界効果トランジスタのソース又はドレインとして
   機能する第二端子に接続した信号線と直交して配置した
   ことを特徴とする表示パネル。 ２）前記電界効果トランジスタが薄膜トランジスタであ
   る特許請求の範囲第１項記載の表示パネル。 ３）前記画素表示電極に液晶の容量が電気的に接続され
   ている特許請求の範囲第１項記載の表示パネル。 ４）前記液晶が強誘電性液晶である特許請求の範囲第３
   項記載の表示パネル。 ５）前記強誘電性液晶がカイラルスメクティック液晶で
   ある特許請求の範囲第４項記載の表示パネル。 ６）アクティブマトリクス基板を構成する電界効果トラ
   ンジスタのゲート以外の端子である第一端子に接続した
   画像表示電極に対応する対向電極を複数設けるとともに
   、かかる信号線を電界効果トランジスタのゲートとして
   機能する第三端子に接続したゲート信号線と平行に形成
   し、電界効果トランジスタのソース又はドレインとして
   機能する第二端子に接続した信号線と直交して配置した
   ３種の信号線のうち２種の信号線に走査信号を印加し、
   残りの１種の信号線に表示信号を印加することを特徴と
   する表示パネルの駆動法。 ７）前記表示信号を電界効果トランジスタのゲートとし
   て機能する第三端子に接続したゲート信号線に印加する
   特許請求の範囲第６項記載の表示パネルの駆動法。 ８）前記画像表示電極に液晶の容量が電気的に接続され
   ている特許請求の範囲第６項記載の表示パネルの駆動法
   。 ９）前記液晶が強誘電性液晶である特許請求の範囲第８
   項記載の表示パネルの駆動法。 １０）前記強誘電性液晶がカイラルスメクティック液晶
   である特許請求の範囲第９項記載の表示パネルの駆動法
   。