JPS61143788A - アクテイブマトリクス方式における液晶表示パネル - Google Patents
アクテイブマトリクス方式における液晶表示パネルInfo
- Publication number
- JPS61143788A JPS61143788A JP26438684A JP26438684A JPS61143788A JP S61143788 A JPS61143788 A JP S61143788A JP 26438684 A JP26438684 A JP 26438684A JP 26438684 A JP26438684 A JP 26438684A JP S61143788 A JPS61143788 A JP S61143788A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- active matrix
- display panel
- electrode
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、液晶セルの構成に関するもので、特に、強誘
電性液晶をアクティブマトリクス方式によって駆動する
液晶セルの構成に関するものである。
電性液晶をアクティブマトリクス方式によって駆動する
液晶セルの構成に関するものである。
［従来の技術］
従来より、走査電極群と信号電極群をマトリゲス状に構
成し、その電極間に液晶化合物を充填し、多数の画素を
形成して画像或いは情報の表示を行う液晶表示パネルは
、よく知られている。この表示パネルの駆動法としては
、走査電極群に。
成し、その電極間に液晶化合物を充填し、多数の画素を
形成して画像或いは情報の表示を行う液晶表示パネルは
、よく知られている。この表示パネルの駆動法としては
、走査電極群に。
順次、周期的にアドレス信号を選択印加し、信号電極群
には所定の情報信号をアドレス信号と同期させて並列的
に選択印加する時分割駆動が採用されているが、この表
示パネル及びその駆動法は、画素密度を高く、或いは画
面を大きくすると、液晶の応答速度が遅くなり、表示画
素以外の画素にも電圧が分配されるいわゆるクロストー
クの問題が生ずる。そこで、最近になって画素単位に能
動素子を配置し、液晶を直接的にスイッチ駆動するアク
ティブマトリクス方式が考えられ実用化されている。
には所定の情報信号をアドレス信号と同期させて並列的
に選択印加する時分割駆動が採用されているが、この表
示パネル及びその駆動法は、画素密度を高く、或いは画
面を大きくすると、液晶の応答速度が遅くなり、表示画
素以外の画素にも電圧が分配されるいわゆるクロストー
クの問題が生ずる。そこで、最近になって画素単位に能
動素子を配置し、液晶を直接的にスイッチ駆動するアク
ティブマトリクス方式が考えられ実用化されている。
［発明が解決しようとする問題点］
上記アクティブマトリクス方式においては、クロストー
クの問題は解決されるものの、画素数が増えた場合の信
号線数増加の問題は改善されておらず、実装及び回路設
計上多くの制約があった。
クの問題は解決されるものの、画素数が増えた場合の信
号線数増加の問題は改善されておらず、実装及び回路設
計上多くの制約があった。
また、上記アクティブマトリクスによる画像表示方式の
中でも、従来の液晶（ネマチック）を用いるものでは、
高速性には限界があり、大画面表示にも繰返し周波数か
らの制約があった。一方、液晶材として強誘電性液晶を
用いれば、上記のネマチック液晶駆動の欠点は除去でき
るものの、強誘電性液晶の性質から、従来の液晶駆動方
式では駆動することができなかった。
中でも、従来の液晶（ネマチック）を用いるものでは、
高速性には限界があり、大画面表示にも繰返し周波数か
らの制約があった。一方、液晶材として強誘電性液晶を
用いれば、上記のネマチック液晶駆動の欠点は除去でき
るものの、強誘電性液晶の性質から、従来の液晶駆動方
式では駆動することができなかった。
本発明は、この様な従来の問題点に鑑みなされたもので
、アクティブマトリクス方式による液晶セルの、対向電
極の構成を改善することによって信号線数の増加を抑え
、実装の簡素化、回路設計の簡略化、及び小規模化を計
ることを目的とするものである。
、アクティブマトリクス方式による液晶セルの、対向電
極の構成を改善することによって信号線数の増加を抑え
、実装の簡素化、回路設計の簡略化、及び小規模化を計
ることを目的とするものである。
［問題点を解決するための手段］
本発明の基本概念を第１図とともに説明する。
第１図は対向電極を分割した電極構成を示すもので、図
中ｎ 、 ｎ−１，ｎ−２，・・・・・・は対向電極、
斜線部は液晶層を表わしている０本発明は、３系統の信
号線群（ソース、ドレイン、ゲート）のうち、２つの信
号線（ソース、ドレイン）を走査信号線として書込みラ
インを選択して、残りの１つの系列の信号線（ゲート）
に表示信号を入力することにより、画像表示を行なうも
ので、具体的には、前記対向電極をストライブ状に形成
し、基板上の隣り合う２つの画素に各々またがるように
配置したものである。更には、前記対向電極のストライ
プが、基板上のゲート信号線と平面的に平行になるよう
に構成したことを第２の特徴とするものである。
中ｎ 、 ｎ−１，ｎ−２，・・・・・・は対向電極、
斜線部は液晶層を表わしている０本発明は、３系統の信
号線群（ソース、ドレイン、ゲート）のうち、２つの信
号線（ソース、ドレイン）を走査信号線として書込みラ
インを選択して、残りの１つの系列の信号線（ゲート）
に表示信号を入力することにより、画像表示を行なうも
ので、具体的には、前記対向電極をストライブ状に形成
し、基板上の隣り合う２つの画素に各々またがるように
配置したものである。更には、前記対向電極のストライ
プが、基板上のゲート信号線と平面的に平行になるよう
に構成したことを第２の特徴とするものである。
［作 用コ
例えば、１００００画素の表示を行なう場合、従来のマ
トリクス構成においては、画素数は縦横引出し線の積で
表わされたので、１００ Ｘ １００ ＝ １００００
であり、合計２００本の引出し線が必要であった。
トリクス構成においては、画素数は縦横引出し線の積で
表わされたので、１００ Ｘ １００ ＝ １００００
であり、合計２００本の引出し線が必要であった。
しかしながら上記構成によれば、１つの対向電極が２つ
の画素にまたがるように配置されているから、画素数は
１００ Ｘ ５０Ｘ ２ ＝ １００００であり、合計
１００ ＋ ５０＋ ２ ＝ １５２本の引出し線で済
む為、外部との接続数が著しく減少する。
の画素にまたがるように配置されているから、画素数は
１００ Ｘ ５０Ｘ ２ ＝ １００００であり、合計
１００ ＋ ５０＋ ２ ＝ １５２本の引出し線で済
む為、外部との接続数が著しく減少する。
［実施例］
先ず、本発明による液晶表示パネルの回路構成と、その
駆動法について説明する０本実施例は、強誘電性液晶を
Ｎ型ＦＥＴ （Ｆｉｅｌｅｄ ＥｆｆｅｃｔＴｒａｎ
ｓｉｓｔｏｒ ：以下ＦＥＴと略す）を使用したアクテ
ィブマトリクス方式によって駆動した例である。第２図
は本実施例における回路構成図、第３図は対応画素の表
示パターン例で、斜線部は「暗」、白地部は「明」の各
表示状態を示している。
駆動法について説明する０本実施例は、強誘電性液晶を
Ｎ型ＦＥＴ （Ｆｉｅｌｅｄ ＥｆｆｅｃｔＴｒａｎ
ｓｉｓｔｏｒ ：以下ＦＥＴと略す）を使用したアクテ
ィブマトリクス方式によって駆動した例である。第２図
は本実施例における回路構成図、第３図は対応画素の表
示パターン例で、斜線部は「暗」、白地部は「明」の各
表示状態を示している。
第２図において、Ｇｌ、Ｇ文ヤｌ、 ０文＋２．・・
・はＦＥＴのゲートにつながる表示信号線、 Ｓｎ、Ｓ
ｎ＋ｌ。
・はＦＥＴのゲートにつながる表示信号線、 Ｓｎ、Ｓ
ｎ＋ｌ。
Ｓｎ＋２・・・はＦＥＴのソースまたはドレインへつな
がる走査信号線■Ｉ Ｃ１＋ Ｃ２＋・・・は、隣り合
う２つの画素にまたがって配置された対向電極からの走
査信号線■である。
がる走査信号線■Ｉ Ｃ１＋ Ｃ２＋・・・は、隣り合
う２つの画素にまたがって配置された対向電極からの走
査信号線■である。
図において明らかなように、対向電極からの信号線と、
ゲートからの信号線が平行となるように構成されている
。
ゲートからの信号線が平行となるように構成されている
。
上記回路構成において、第３図に示した画素の表示パタ
ーン例を書き込むための、各々の電圧値は、以下の条件
を満足する所望の値に設定される。
ーン例を書き込むための、各々の電圧値は、以下の条件
を満足する所望の値に設定される。
［１１走査信号線■でｍ＝ａ、走査信号線■でｍ＝ｂ、
表示信号線で文＝Ｃの位置に「明」を書き込む場合。
表示信号線で文＝Ｃの位置に「明」を書き込む場合。
【２１走査線■でｍ＝ａ、走査線■でｍ＝ｂを選び表示
信号電圧ＳＣ・で「暗」を書き込む場合。
信号電圧ＳＣ・で「暗」を書き込む場合。
ＶＧｔ−ＶＰ＜ＶＳｎ （ｍ＝ａ、！Ｌ＝ｃ））
■、■選択ライン上の非書込み漬 但し、各記号は下記事項を表わす。
■、■選択ライン上の非書込み漬 但し、各記号は下記事項を表わす。
ＶＬＣ：強誘電性液晶の閾値電圧の絶対値ｖＰニアクチ
イブマトリクスを構成しているＦＥＴのゲート閾値電圧 ｖｓｎ：走査信号電圧■ ｖｃｍ：走査信号電圧■ ＶＧＲ：表示信号電圧 以上の各信号電圧の、位相１に＃１Ｂにおける電気信号
波形を第５図に示す、第５図において） は、それぞれ
横軸が時間を、縦軸が電圧（印加型° 圧の相対的なレ
ベル）を表わしている。この様な電気信号が与えられた
時の各画素への書き込み動作を第６図に示す、第６図に
おいては、横軸が時間を表わし、縦軸は上側ＯＮ （暗
）、下側０ＦＦ（明）の各表示状態を表わす、すなわち
、第６図は各位相時間において、各々の画素が「暗」又
は「明」のいづれの状態にあるかを表わしている。
イブマトリクスを構成しているＦＥＴのゲート閾値電圧 ｖｓｎ：走査信号電圧■ ｖｃｍ：走査信号電圧■ ＶＧＲ：表示信号電圧 以上の各信号電圧の、位相１に＃１Ｂにおける電気信号
波形を第５図に示す、第５図において） は、それぞれ
横軸が時間を、縦軸が電圧（印加型° 圧の相対的なレ
ベル）を表わしている。この様な電気信号が与えられた
時の各画素への書き込み動作を第６図に示す、第６図に
おいては、横軸が時間を表わし、縦軸は上側ＯＮ （暗
）、下側０ＦＦ（明）の各表示状態を表わす、すなわち
、第６図は各位相時間において、各々の画素が「暗」又
は「明」のいづれの状態にあるかを表わしている。
なお、図中ＱＮ−１は前回走査されたときの信号状態を
そのまま保持しているものとする。また第６図における
各画素の座標は、Ｍ１図■〜■の液晶層のナンバーに対
応する画素の座標を表わした第４図による。以上、位相
ｔ１〜と８の各動作によって第３図に示される表示パタ
ーン例が完成する。
そのまま保持しているものとする。また第６図における
各画素の座標は、Ｍ１図■〜■の液晶層のナンバーに対
応する画素の座標を表わした第４図による。以上、位相
ｔ１〜と８の各動作によって第３図に示される表示パタ
ーン例が完成する。
なお、本実施例では、第５図においてＶｐ＝０としたが
、Ｖｐ〜Ｏであるならば、ＶＣ（ゲート電圧）をＶｐ分
だけシフトすればよい、又、実施例において、強誘電性
液晶としてＤＯＢＡＭＢＣを使用した場合の具体的数値
は、ＶＬｃ＝１〜２０Ｖ、使用温度としては７５℃〜８
５℃、一画素を書き込むのに必要な時間は約５０ ｐ、
ｓｅｃである。
、Ｖｐ〜Ｏであるならば、ＶＣ（ゲート電圧）をＶｐ分
だけシフトすればよい、又、実施例において、強誘電性
液晶としてＤＯＢＡＭＢＣを使用した場合の具体的数値
は、ＶＬｃ＝１〜２０Ｖ、使用温度としては７５℃〜８
５℃、一画素を書き込むのに必要な時間は約５０ ｐ、
ｓｅｃである。
次に、本発明による液晶表示パネルの、具体的な基板構
成例を、第７図〜第１２図に示す。
成例を、第７図〜第１２図に示す。
第７図は本実施例において使用される。 ＴＰＴ（Ｔｈ
ｉｎ Ｆ目ｍ Ｔｒａｎｓｉｓｔｏｒ ：以下ＴＦＴと
略す）によるＦＥＴの構成を示す断面図、第８図はＴＰ
Ｔを用いた強誘電性液晶セルの断面図、第９図はＴＰＴ
基板の斜視図である。
ｉｎ Ｆ目ｍ Ｔｒａｎｓｉｓｔｏｒ ：以下ＴＦＴと
略す）によるＦＥＴの構成を示す断面図、第８図はＴＰ
Ｔを用いた強誘電性液晶セルの断面図、第９図はＴＰＴ
基板の斜視図である。
第８図は、本発明の方法で用いうる液晶素子の１つの具
体例を表わしている。ガラス、プラ、スチック等の基板
１４の上にゲート電極１８、絶縁膜１６、（水素原子を
ドーピングした窒化シリコン膜など）を介して形成した
半導体膜１０（水素原子をドーピングしたアモルファス
シリコン）と、この半導体膜１０に接する２つ端子ｌと
４で構成したＴＰＴと、 ＴＰＴの端子４と接続した画
素電極５（ＩＴＯ； Ｉｎｄｎｉｕｍ−Ｔｉｎ−Ｏｘｉ
ｄｅ）が形成されている。
体例を表わしている。ガラス、プラ、スチック等の基板
１４の上にゲート電極１８、絶縁膜１６、（水素原子を
ドーピングした窒化シリコン膜など）を介して形成した
半導体膜１０（水素原子をドーピングしたアモルファス
シリコン）と、この半導体膜１０に接する２つ端子ｌと
４で構成したＴＰＴと、 ＴＰＴの端子４と接続した画
素電極５（ＩＴＯ； Ｉｎｄｎｉｕｍ−Ｔｉｎ−Ｏｘｉ
ｄｅ）が形成されている。
さらに、この上に絶縁層７（ポリ、イミド、ポリアミド
、ポリビニルアルコール、ポリパラキシリレン、ＳｉＯ
、ＳｉＯ□）とアルミニウムやクロムなどからなる光遮
蔽膜２が設けられている。
、ポリビニルアルコール、ポリパラキシリレン、ＳｉＯ
、ＳｉＯ□）とアルミニウムやクロムなどからなる光遮
蔽膜２が設けられている。
対向基板となる基板１４′の上には対向電極１５（ＩＴ
Ｏ； Ｉｎｄｎｉｕｍ Ｔｉｎ ０ｘｉｄｅ）と絶縁１
ｇ、１ｌｌｉが形成されている。
Ｏ； Ｉｎｄｎｉｕｍ Ｔｉｎ ０ｘｉｄｅ）と絶縁１
ｇ、１ｌｌｉが形成されている。
この基板１４と１４′の間には、前述の強誘電性液晶１
７が挟持されている。又、この基板１４と１４′のＪｉ
ｍ囲部には強誘電性液晶１７を封止するためのシール材
１９が設けられている。
７が挟持されている。又、この基板１４と１４′のＪｉ
ｍ囲部には強誘電性液晶１７を封止するためのシール材
１９が設けられている。
この様なセル構造の液晶素子の両側にはクロスニコル状
態の偏光子１３と１３′が配置され、観察者Ａが入射光
ＩＯよりの反射光重１によって表示状態を見ることがで
きる様に偏光子１３’の背後に反射板１２（乱反射性ア
ルミニウムシート又は板）が設けられている。
態の偏光子１３と１３′が配置され、観察者Ａが入射光
ＩＯよりの反射光重１によって表示状態を見ることがで
きる様に偏光子１３’の背後に反射板１２（乱反射性ア
ルミニウムシート又は板）が設けられている。
第１Ｏ図は本実施例におけるＴＰＴ基板の平面図を示す
もので、図中１５はストライプ状に形成された対向電極
である。第１０図において明らかなように、対向電極１
５はアクティブマトリクス基板上の複数の画°素にそれ
ぞれ局ずつオーバーラツプする様に配置されている。第
１１図及び第１２図は、第１０図のＡ−Ａ ′断面、Ｂ
−Ｂ′断面をそれぞれ示すものである。
もので、図中１５はストライプ状に形成された対向電極
である。第１０図において明らかなように、対向電極１
５はアクティブマトリクス基板上の複数の画°素にそれ
ぞれ局ずつオーバーラツプする様に配置されている。第
１１図及び第１２図は、第１０図のＡ−Ａ ′断面、Ｂ
−Ｂ′断面をそれぞれ示すものである。
本発明で用いる強誘電性液晶は、カイラルスメクティッ
ク液晶が最も好ましく、そのうち力イラルスメクティ−
／りＣ相（Ｓ＋＋＋（ｊ）、Ｈ相（ＳｍＨす、Ｆ相（Ｓ
ｍＦす、Ｉ相（ＳｍＨ業）、Ｊ相（ＳｍＪす、Ｃ相（Ｓ
ｍ０本）又はに相（ＳｍＫ零）が適している。
ク液晶が最も好ましく、そのうち力イラルスメクティ−
／りＣ相（Ｓ＋＋＋（ｊ）、Ｈ相（ＳｍＨす、Ｆ相（Ｓ
ｍＦす、Ｉ相（ＳｍＨ業）、Ｊ相（ＳｍＪす、Ｃ相（Ｓ
ｍ０本）又はに相（ＳｍＫ零）が適している。
この強誘電性液晶については、“ル・ジュールナル・ド
・フィジーク・ルチール′” （“ＬＥＪＯＵＲＮＡＬ
ＤＥ ＰＨＹＳＩＱＵＥ ＬＥＴＴＥＲＳ ”） １９
７５年、井（Ｌ−６９） 号ｒフェロエレクトリック・
リキッド・クリスタルスＪ （ｒＦｅｒｒｏｅｌｅｃ
ｔｒｉｃ Ｌｉｑｕｉｄ ＣｒｙｓｔａＩｓ Ｊ ）
； “アプライド・フィジックス・レターズ′”（“
Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ ”
）１８８０年、υμｍ１）号「サブミクロ・セカンド
・バイスティプル・エレクトロオプチック・スイッチン
グ・イン・リキッド・クリスタルス」；°°固体物理“
’ １８（１４１）１９８１ ｒ液晶」等に記載され
ており、本発明ではこれらに開示された強誘電性液晶を
用いることができる。
・フィジーク・ルチール′” （“ＬＥＪＯＵＲＮＡＬ
ＤＥ ＰＨＹＳＩＱＵＥ ＬＥＴＴＥＲＳ ”） １９
７５年、井（Ｌ−６９） 号ｒフェロエレクトリック・
リキッド・クリスタルスＪ （ｒＦｅｒｒｏｅｌｅｃ
ｔｒｉｃ Ｌｉｑｕｉｄ ＣｒｙｓｔａＩｓ Ｊ ）
； “アプライド・フィジックス・レターズ′”（“
Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ ”
）１８８０年、υμｍ１）号「サブミクロ・セカンド
・バイスティプル・エレクトロオプチック・スイッチン
グ・イン・リキッド・クリスタルス」；°°固体物理“
’ １８（１４１）１９８１ ｒ液晶」等に記載され
ており、本発明ではこれらに開示された強誘電性液晶を
用いることができる。
より具体的には、本発明法に用いられる強誘電性液晶化
合物の例としては、デシロキシへンジリデンーＰ′−ア
ミノー２−メチルブチルシンナメ−ト（Ｉ）ＯＢＡＭＢ
Ｃ）、 、ヘルシルオキシベンジリデンーＰ′−アミノ
−２−クロロプロピルシンナメート（ＨＯＢＡＣＰＣ）
および４−ｏ−（２−メチル）−ブチルレゾルシリテン
−４′−オクチルアニリン（？！ＢＲＡ８）等が挙げら
れる。
合物の例としては、デシロキシへンジリデンーＰ′−ア
ミノー２−メチルブチルシンナメ−ト（Ｉ）ＯＢＡＭＢ
Ｃ）、 、ヘルシルオキシベンジリデンーＰ′−アミノ
−２−クロロプロピルシンナメート（ＨＯＢＡＣＰＣ）
および４−ｏ−（２−メチル）−ブチルレゾルシリテン
−４′−オクチルアニリン（？！ＢＲＡ８）等が挙げら
れる。
第１３図は、強誘電性液晶の動作説明のために、セルの
例を模式的に描いたものである。 １３１と、１３１
′は、Ｉｎ２Ｏ２，５ｎ０２あるいはＩＴＯ（Ｉｎｄ
ｉｕａ＋−Ｔｉｎ−Ｏｘ １ｄｅ）等の薄膜からなる透
明電極で被覆された基板（ガラス板）であり、その間に
液晶分子層 １３２がガラス面に垂直になるよう配向し
たＳ＋ａＣ京相又はＳｄ末相の液晶が封入されている。
例を模式的に描いたものである。 １３１と、１３１
′は、Ｉｎ２Ｏ２，５ｎ０２あるいはＩＴＯ（Ｉｎｄ
ｉｕａ＋−Ｔｉｎ−Ｏｘ １ｄｅ）等の薄膜からなる透
明電極で被覆された基板（ガラス板）であり、その間に
液晶分子層 １３２がガラス面に垂直になるよう配向し
たＳ＋ａＣ京相又はＳｄ末相の液晶が封入されている。
太線で示した線１３３が液晶分子を表わしており、この
液晶分子１３３はその分子に直交した方向に双極子モー
メント（Ｐよ）１３４を有している。基板１３１と １
３１ ”上の電極間に一定の閾値以上の電圧を印加する
と、液晶分子１３３のらせん構造がほどけ、双極子モー
メント、（ＰＡ ） １３４がすべて電界方向に向くよ
う、液晶分子 １３３は配向方向を変えることができる
。液晶分子１３３は、細長い形状を有しており、その長
袖方向と短軸方向で屈折率異方性を示し、従って例えば
ガラス面の上下に互いにクロスニコルの偏光子を置けば
、電圧印加極性によって光学特性が変わる液晶光学変調
素子となることは、容易に理解される。
液晶分子１３３はその分子に直交した方向に双極子モー
メント（Ｐよ）１３４を有している。基板１３１と １
３１ ”上の電極間に一定の閾値以上の電圧を印加する
と、液晶分子１３３のらせん構造がほどけ、双極子モー
メント、（ＰＡ ） １３４がすべて電界方向に向くよ
う、液晶分子 １３３は配向方向を変えることができる
。液晶分子１３３は、細長い形状を有しており、その長
袖方向と短軸方向で屈折率異方性を示し、従って例えば
ガラス面の上下に互いにクロスニコルの偏光子を置けば
、電圧印加極性によって光学特性が変わる液晶光学変調
素子となることは、容易に理解される。
本発明の液晶素子で好ましく用いられる液晶セルは、そ
の厚さを充分に薄く（例えば１０ｇ以下）することがで
きる、このように液晶層が薄くなるにしたがい、第１４
図に示すように電界を印加していない状態でも液晶分子
のらせん構造がほどけ。
の厚さを充分に薄く（例えば１０ｇ以下）することがで
きる、このように液晶層が薄くなるにしたがい、第１４
図に示すように電界を印加していない状態でも液晶分子
のらせん構造がほどけ。
非らせん構造となり、その双極子モーメントＰまたはＰ
′は上向き（１４４）又は下向き（１４４′）のどちら
かの状態をとる。このようなセルに、第１４図に示す如
く一定の閾値以上の極性の異る電界Ｅ又はＥ′を電圧印
加手段１４１と１４１′により付与すると、双極子モー
メントは、電界又はＥ′の電界ベクトルに対応して上向
き １４４又は下向き １４４′と向きを変え、それに
応じて液晶分子は、第１の安定状態１４３かあるいは第
２の安定状態 １４３′の何れか一方に配向する。
′は上向き（１４４）又は下向き（１４４′）のどちら
かの状態をとる。このようなセルに、第１４図に示す如
く一定の閾値以上の極性の異る電界Ｅ又はＥ′を電圧印
加手段１４１と１４１′により付与すると、双極子モー
メントは、電界又はＥ′の電界ベクトルに対応して上向
き １４４又は下向き １４４′と向きを変え、それに
応じて液晶分子は、第１の安定状態１４３かあるいは第
２の安定状態 １４３′の何れか一方に配向する。
このような強誘電性を液晶素子として用いることの利点
は、先にも述べたが２つある。その第１は、応答速度が
極めて速いことであり、第２は液晶分子の配向が双安定
性を有することである。第２の点を、例えば第１４図に
よって更に説明すると、電界Ｅを印加すると液晶分子は
電界を切っても安定である。又、逆向きの電界Ｅ′を印
加すると、液晶分子は第２の安定状態！４３′に配向し
てその分子の向きを変えるが、やはり電界な切ってもこ
の状態に留っている。又、与える電界Ｅが一定の閾値を
越えない限り、それぞれの配向状態にやはり維持されて
いる。このような応答速度の速さと、双安定性が有効に
実現されるにはセルとしては出来るだけ薄い方が好まし
い。
は、先にも述べたが２つある。その第１は、応答速度が
極めて速いことであり、第２は液晶分子の配向が双安定
性を有することである。第２の点を、例えば第１４図に
よって更に説明すると、電界Ｅを印加すると液晶分子は
電界を切っても安定である。又、逆向きの電界Ｅ′を印
加すると、液晶分子は第２の安定状態！４３′に配向し
てその分子の向きを変えるが、やはり電界な切ってもこ
の状態に留っている。又、与える電界Ｅが一定の閾値を
越えない限り、それぞれの配向状態にやはり維持されて
いる。このような応答速度の速さと、双安定性が有効に
実現されるにはセルとしては出来るだけ薄い方が好まし
い。
この様な強誘電性を有する液晶で素子を形成するに当た
って最も問題となるのは、先にも述べたように、ＳｍＣ
零相又はＳｍＨＳを有する層が基板面に対して垂直に配
列し且つ液晶分子が基板面に略平行に配向した、モノド
メイン性の高いセルを形成することが困難なことであり
、この点に解決を与えることが本発明の主要な目的であ
る。
って最も問題となるのは、先にも述べたように、ＳｍＣ
零相又はＳｍＨＳを有する層が基板面に対して垂直に配
列し且つ液晶分子が基板面に略平行に配向した、モノド
メイン性の高いセルを形成することが困難なことであり
、この点に解決を与えることが本発明の主要な目的であ
る。
なお、上記の各図においてソース電極、ドレイン電極と
は、ドレインからソースへ電流が流れる場合に限定した
命名である。 ＦＥＴの働きではソースがドレインとし
て働く場合も可能である。
は、ドレインからソースへ電流が流れる場合に限定した
命名である。 ＦＥＴの働きではソースがドレインとし
て働く場合も可能である。
［発明の効果］
本発明においては、アクティブマトリクス方式による液
晶セルの対向電極がストライプ状に形成され、基板上の
隣り合う２つの画素に各々またがるように配置されてい
るから、対向電極からの信号線の数は、従来に比べ大幅
に減少する。この為、実装の簡素化、回路設計の簡略化
及び小規模化を計ることができる。また、本実施例に示
した様に、液晶材として強誘電性液晶を用いるならば、
表示速度の高速化、及び大画面表示も可能となる。
晶セルの対向電極がストライプ状に形成され、基板上の
隣り合う２つの画素に各々またがるように配置されてい
るから、対向電極からの信号線の数は、従来に比べ大幅
に減少する。この為、実装の簡素化、回路設計の簡略化
及び小規模化を計ることができる。また、本実施例に示
した様に、液晶材として強誘電性液晶を用いるならば、
表示速度の高速化、及び大画面表示も可能となる。
第１図は対向電極を分割した電極構成を示す図、第２図
は本実施例におけるアクティブマトリクス回路の回路構
成図、第３図は対応画素の表示パターン例、第４図は第
２図■〜■の液晶層のナンバーに対応す′る□画素の座
標を表わす図、第５図は各信号線に印加する電気信号波
形を表わす説明図、第６図は各画素への書き込み動作を
表わす説明図、第７図はＴＦＴによるＦＥＴの構成を示
す断面図、第８図はＴＰＴを用いた強誘電性液晶セルの
断面図、第９図は↑ＦＴ基板の斜視図、第１０図はＴＰ
Ｔ基板の平面図、第１１図は第１０図のＡ−Ａ ’線部
分断面図、第１２図は第１θ図のＢ−Ｂ ’線部分断面
図、第１３図及び第１４図は、本発明で用いる強誘電性
液晶セルを模式的に表わした斜視図である。 ｌ；ソース電極（ドレイン電極） ２；遮光金属又は光吸収層 ３；ｎ０層 ４；ドレイン電極（ソース電極） ５；画素電極 ６；第一の絶縁層 ７；第二の絶縁層 ８ ； ＴＦＴ基板 ９；半導体直下の光遮蔽効果をもつゲート部１０；半導
体 １１；ゲート配線部の透明電極 １２；反射板 １３．１３′；偏光板 １４．１４’；ガラス、プラスチック等の透明基板１５
；対向電極 １６；絶縁膜 １７；強誘電性液晶層 １８；ゲート電極 １９；シール材 ２０；薄膜半導体 ２！；ゲート配線 ２２；パネル基板 ２３．２３”、透明電極がコートされた基板２４；液晶
分子層 ２５；液晶分子 ２６；双極子モーメント（Ｐ工） ２６ａ；上向き双極子モーメント ２６ｂ；下向き双極子モーメント ２７；第１の安定状態 ２７′；第２の安定状態 ２８：光遮蔽膜
は本実施例におけるアクティブマトリクス回路の回路構
成図、第３図は対応画素の表示パターン例、第４図は第
２図■〜■の液晶層のナンバーに対応す′る□画素の座
標を表わす図、第５図は各信号線に印加する電気信号波
形を表わす説明図、第６図は各画素への書き込み動作を
表わす説明図、第７図はＴＦＴによるＦＥＴの構成を示
す断面図、第８図はＴＰＴを用いた強誘電性液晶セルの
断面図、第９図は↑ＦＴ基板の斜視図、第１０図はＴＰ
Ｔ基板の平面図、第１１図は第１０図のＡ−Ａ ’線部
分断面図、第１２図は第１θ図のＢ−Ｂ ’線部分断面
図、第１３図及び第１４図は、本発明で用いる強誘電性
液晶セルを模式的に表わした斜視図である。 ｌ；ソース電極（ドレイン電極） ２；遮光金属又は光吸収層 ３；ｎ０層 ４；ドレイン電極（ソース電極） ５；画素電極 ６；第一の絶縁層 ７；第二の絶縁層 ８ ； ＴＦＴ基板 ９；半導体直下の光遮蔽効果をもつゲート部１０；半導
体 １１；ゲート配線部の透明電極 １２；反射板 １３．１３′；偏光板 １４．１４’；ガラス、プラスチック等の透明基板１５
；対向電極 １６；絶縁膜 １７；強誘電性液晶層 １８；ゲート電極 １９；シール材 ２０；薄膜半導体 ２！；ゲート配線 ２２；パネル基板 ２３．２３”、透明電極がコートされた基板２４；液晶
分子層 ２５；液晶分子 ２６；双極子モーメント（Ｐ工） ２６ａ；上向き双極子モーメント ２６ｂ；下向き双極子モーメント ２７；第１の安定状態 ２７′；第２の安定状態 ２８：光遮蔽膜
Claims (2)
- （１）液晶セルの片側基板をアクティブマトリクスで構
成し、且つ対向電極を、前記アクティブマトリクス基板
の１画素内で分割して画像表示を行う液晶セルの構成に
おいて、前記対向電極をストライプ状に形成し、且つ前
記アクティブマトリクス基板の複数の画素にまたがって
配置することを特徴とするアクティブマトリクス方式に
よる液晶表示パネル。 - （２）対向電極のストライプを、アクティブマトリクス
基板のゲート信号線と平行に形成することを特徴とする
特許請求の範囲第１項記載のアクティブマトリクス方式
による液晶表示パネル。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26438684A JPS61143788A (ja) | 1984-12-17 | 1984-12-17 | アクテイブマトリクス方式における液晶表示パネル |
| FR858512577A FR2571526B1 (fr) | 1984-08-22 | 1985-08-21 | Panneau d'affichage et son procede de commande |
| US07/313,305 US4973135A (en) | 1984-08-22 | 1989-02-21 | Active matrix display panel having plural stripe-shaped counter electrodes and method of driving the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26438684A JPS61143788A (ja) | 1984-12-17 | 1984-12-17 | アクテイブマトリクス方式における液晶表示パネル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61143788A true JPS61143788A (ja) | 1986-07-01 |
Family
ID=17402432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26438684A Pending JPS61143788A (ja) | 1984-08-22 | 1984-12-17 | アクテイブマトリクス方式における液晶表示パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61143788A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05188382A (ja) * | 1992-01-17 | 1993-07-30 | Sharp Corp | 強誘電性液晶表示装置 |
| US9285640B2 (en) | 2013-03-26 | 2016-03-15 | Mitsubishi Electric Corporation | Liquid crystal display device |
-
1984
- 1984-12-17 JP JP26438684A patent/JPS61143788A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05188382A (ja) * | 1992-01-17 | 1993-07-30 | Sharp Corp | 強誘電性液晶表示装置 |
| US9285640B2 (en) | 2013-03-26 | 2016-03-15 | Mitsubishi Electric Corporation | Liquid crystal display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4747671A (en) | Ferroelectric optical modulation device and driving method therefor wherein electrode has delaying function | |
| US4973135A (en) | Active matrix display panel having plural stripe-shaped counter electrodes and method of driving the same | |
| US4770501A (en) | Optical modulation device and method of driving the same | |
| EP0542518A2 (en) | Liquid crystal element and driving method thereof | |
| JPH0422489B2 (ja) | ||
| JPS61143788A (ja) | アクテイブマトリクス方式における液晶表示パネル | |
| JP2542851B2 (ja) | 光学変調素子 | |
| JPH028814A (ja) | 液晶装置 | |
| JPS614021A (ja) | 液晶素子の駆動法 | |
| JPS61170726A (ja) | 液晶セル | |
| JPS614026A (ja) | 液晶素子の駆動法 | |
| JP2566149B2 (ja) | 光学変調素子 | |
| JPS61143790A (ja) | アクテイブマトリクス方式における液晶表示パネル | |
| JPS619623A (ja) | 液晶素子の駆動法 | |
| JPS62134691A (ja) | 液晶装置 | |
| JPS6152681A (ja) | 表示パネル及びその駆動法 | |
| JPS617829A (ja) | 液晶素子の駆動法 | |
| JPH0799415B2 (ja) | 液晶装置 | |
| JPS60262134A (ja) | 液晶素子の駆動法 | |
| JPS60262136A (ja) | 液晶素子の駆動法 | |
| JPS60262135A (ja) | 液晶素子の駆動法 | |
| JPS60262137A (ja) | 液晶素子の駆動法 | |
| JPH0452924B2 (ja) | ||
| JPH0452923B2 (ja) | ||
| JPH0453294B2 (ja) |