JPS6153811A - 時定数回路 - Google Patents
時定数回路Info
- Publication number
- JPS6153811A JPS6153811A JP17496384A JP17496384A JPS6153811A JP S6153811 A JPS6153811 A JP S6153811A JP 17496384 A JP17496384 A JP 17496384A JP 17496384 A JP17496384 A JP 17496384A JP S6153811 A JPS6153811 A JP S6153811A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- time constant
- circuit
- resistor
- pinch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/008—Networks using time-varying elements, e.g. N-path filters with variable switch closing time
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H1/02—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of RC networks, e.g. integrated networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/30—Time-delay networks
- H03H7/34—Time-delay networks with lumped and distributed reactance
- H03H7/345—Adjustable networks
Landscapes
- Filters And Equalizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、抵抗及びコンデンサによる充放電の時定数を
可変し得る時定数可変回路に関し、特に音響機器の周波
数特性の制御や自動利得制御を行う際に用いて好適なも
のである。
可変し得る時定数可変回路に関し、特に音響機器の周波
数特性の制御や自動利得制御を行う際に用いて好適なも
のである。
「アナログ集積回路」（昭和５０年９月１５日、近代科
学社発行、Ｐ７１〜Ｐ８７）には、モノリシックＩＣ中
に種々の接合形ＦＥＴ（Ｊ−ＦＥＴ）や絶縁形ゲートＦ
ＥＴ（ＭＯＳＦＥＴ）を形成することか開示され、更に
同書のＰ１０９〜Ｐ１１２には、いわゆるピンチ抵抗形
成可能であることが開示されている。
学社発行、Ｐ７１〜Ｐ８７）には、モノリシックＩＣ中
に種々の接合形ＦＥＴ（Ｊ−ＦＥＴ）や絶縁形ゲートＦ
ＥＴ（ＭＯＳＦＥＴ）を形成することか開示され、更に
同書のＰ１０９〜Ｐ１１２には、いわゆるピンチ抵抗形
成可能であることが開示されている。
本発明者は、上記モノリシックＩＣの特質を利用し、極
めて簡更な方法で上記時定数回路の時定数を可変し得る
ことに気付いた。
めて簡更な方法で上記時定数回路の時定数を可変し得る
ことに気付いた。
本発明の目的は、ＩＣ内に形成されるＪ−ＦＥＴ、・Ｍ
ＯＳＦＥＴ、ピンチ抵抗等の抵抗値が制御可能であるこ
とを利用し、時定数回路の時定数を簡便に切換え、又は
簡便に制御し得る時定数可変回路を提供することにある
。
ＯＳＦＥＴ、ピンチ抵抗等の抵抗値が制御可能であるこ
とを利用し、時定数回路の時定数を簡便に切換え、又は
簡便に制御し得る時定数可変回路を提供することにある
。
本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明の概要を簡単に説明すれば
、下記のとおシである。
、下記のとおシである。
すなわち、コンデンサＣ１と抵抗Ｒ３と並列接続された
ピンチ抵抗Ｒ，とによって時定数回路を構成し、上記抵
抗Ｒ１に並列接続されたピンチ抵抗Ｒ，の抵抗値を制御
電圧Ｖ、 、 Ｖ、によって制御し、抵抗Ｒ３とピンチ
抵抗ＲＰとの合成抵抗を可変してコンデンサＣ１との時
定数を可変し、簡便な方法で時定数を切換えるという、
本発明の目的を達成するものである。
ピンチ抵抗Ｒ，とによって時定数回路を構成し、上記抵
抗Ｒ１に並列接続されたピンチ抵抗Ｒ，の抵抗値を制御
電圧Ｖ、 、 Ｖ、によって制御し、抵抗Ｒ３とピンチ
抵抗ＲＰとの合成抵抗を可変してコンデンサＣ１との時
定数を可変し、簡便な方法で時定数を切換えるという、
本発明の目的を達成するものである。
〔実施例−１〕
次に、本発明を適用した時定数可変回路の第１実施例を
第１図（イ）〜第１図０を参照して説明する。
第１図（イ）〜第１図０を参照して説明する。
なお、本実施例は本発明の最とも基本的な回路構成及び
回路動作を示すものであシ、第１図（ト）はピンチ抵抗
を利用した時定数可変回路の回路図、第１図＠０はピン
チ抵抗の抵抗変化による回路動作を示す回路図である。
回路動作を示すものであシ、第１図（ト）はピンチ抵抗
を利用した時定数可変回路の回路図、第１図＠０はピン
チ抵抗の抵抗変化による回路動作を示す回路図である。
本実施例の特徴は、ピンチ抵抗ＲＰの制御によシ抵抗Ｒ
，ｌコンデンサＣ３によって構成された時定数回路１（
平滑回路と見做してもよい）の時定数を可変させ、入力
信号Ｖｉｎ に対する出力信号Ｖｏｕｔの立上シ、及
び立下少時間を簡便に制御することにある。そして、本
実施例に示す時定数回路１、電子スイッチＳｌ Ｉ Ｓ
ｌ等は、特に図示しないがモノリシックＩＣにて形成さ
れているものとする。
，ｌコンデンサＣ３によって構成された時定数回路１（
平滑回路と見做してもよい）の時定数を可変させ、入力
信号Ｖｉｎ に対する出力信号Ｖｏｕｔの立上シ、及
び立下少時間を簡便に制御することにある。そして、本
実施例に示す時定数回路１、電子スイッチＳｌ Ｉ Ｓ
ｌ等は、特に図示しないがモノリシックＩＣにて形成さ
れているものとする。
第１図（６）に示すように、時定数回路１は抵抗Ｒ１゜
コンデンサＣ３Ｉピンチ抵抗ＲＰによって構成され、ピ
ンチ抵抗ＲＰの抵抗値を可変する手段として電子スイッ
チＳ、、Ｓ、が設けられている。制御端子Ｔ、 、 Ｔ
、には制御電圧Ｖ、 、 Ｖ、が供給されるが、その電
圧レベルはＶｓ＞Ｌに表されている。
コンデンサＣ３Ｉピンチ抵抗ＲＰによって構成され、ピ
ンチ抵抗ＲＰの抵抗値を可変する手段として電子スイッ
チＳ、、Ｓ、が設けられている。制御端子Ｔ、 、 Ｔ
、には制御電圧Ｖ、 、 Ｖ、が供給されるが、その電
圧レベルはＶｓ＞Ｌに表されている。
一方、入力端子’Ｉ’ｌｌ には入力信号Ｖｉｎが供
給されるが、この入力信号Ｖｉｎ はオーディオ信号
、或いはビデオ信号の如き伝達される信刊を整流したも
のでよく、整流回路から得られる整流出力が供給される
。そして、出力信号Ｖｏｕｔは、例えばオーディオ機器
の周波数特性制御用の信号、或いは自動利得制御用の信
号として使用される。
給されるが、この入力信号Ｖｉｎ はオーディオ信号
、或いはビデオ信号の如き伝達される信刊を整流したも
のでよく、整流回路から得られる整流出力が供給される
。そして、出力信号Ｖｏｕｔは、例えばオーディオ機器
の周波数特性制御用の信号、或いは自動利得制御用の信
号として使用される。
次に、回路動作について述べると、スイッチＳ１う
がオン状態に切換えられたとき、制御電圧■、によって
ピンチ抵抗ＲＰが無限大になったとする。
ピンチ抵抗ＲＰが無限大になったとする。
この場合、時定数回路１は第１図０に示す如く抵抗Ｒ１
とコンデンサＣ３とによって構成されることになり、そ
の時定数Ｔｉｉ、Ｔ＝Ｒ１，ＣＩとなる。
とコンデンサＣ３とによって構成されることになり、そ
の時定数Ｔｉｉ、Ｔ＝Ｒ１，ＣＩとなる。
これに対し、スイッチＳ１がオフ・スイッチＳ雪がオン
状態に切換えられると、ピンチ抵抗Ｒ，が制御電圧Ｖ、
に対応した抵抗値にな如、抵抗Ｒ３゜ＲＰの並列抵抗が
形成され、時定数回路１は第１図（Ｑに示す如き回路構
成に変化する。従って、時定数Ｔも７’＝ＲＰ１１Ｒ，
・Ｃ１−となシ、入力信号Ｖｉｎ の変化に対する出
力信号ＶＯｕｔの応答が速められる。
状態に切換えられると、ピンチ抵抗Ｒ，が制御電圧Ｖ、
に対応した抵抗値にな如、抵抗Ｒ３゜ＲＰの並列抵抗が
形成され、時定数回路１は第１図（Ｑに示す如き回路構
成に変化する。従って、時定数Ｔも７’＝ＲＰ１１Ｒ，
・Ｃ１−となシ、入力信号Ｖｉｎ の変化に対する出
力信号ＶＯｕｔの応答が速められる。
すなわち、上記時定数可変回路によれば、スイッチＳ１
．Ｓ、を選択的に切換えることにより、時定数回路１の
時定数を所望の値に設定することができる。
．Ｓ、を選択的に切換えることにより、時定数回路１の
時定数を所望の値に設定することができる。
〔実施例−２〕
次に、本発明の第２実施例を第２図〜第４図を参照して
説明する。なお、本実施例は上記時定数可変回路の具体
例を示すものであり、第２図は回路図、第３図（４）（
６）は上記スイッチＳ１をオン状態に切換えたときに相
当する回路図、第４図（５）（ロ）は上記スイッチＳ、
をオン状態に切換えたときに相当する回路図を示してい
る。
説明する。なお、本実施例は上記時定数可変回路の具体
例を示すものであり、第２図は回路図、第３図（４）（
６）は上記スイッチＳ１をオン状態に切換えたときに相
当する回路図、第４図（５）（ロ）は上記スイッチＳ、
をオン状態に切換えたときに相当する回路図を示してい
る。
本実施例の特徴は、バッファＡ、、Ａ、とレベルシフタ
ーとの組合せにより、極めて簡便に時定数の切換えを行
い得るように構成したことにある。
ーとの組合せにより、極めて簡便に時定数の切換えを行
い得るように構成したことにある。
すなわち、トランジスタＱ１− Ｑ−は第１のバッファ
Ａ１を構成し、トランジスタＱｓ 、Ｑａは第２のバッ
ファＡ、を構成する。そして、トランジスタＱ１．抵抗
Ｒ１１は、制御電圧■、が供給されたときバッファ八１
に電流ＩＯを供給し、トランジスタＱｔｔ＋抵抗Ｒ７！
は制御電圧■、が供給されたときバッファＡ！に電流■
ｏを供給する。
Ａ１を構成し、トランジスタＱｓ 、Ｑａは第２のバッ
ファＡ、を構成する。そして、トランジスタＱ１．抵抗
Ｒ１１は、制御電圧■、が供給されたときバッファ八１
に電流ＩＯを供給し、トランジスタＱｔｔ＋抵抗Ｒ７！
は制御電圧■、が供給されたときバッファＡ！に電流■
ｏを供給する。
また、トランジスタＱ、１．ツェナーダイオードＺＤ、
、定電流回路Ｃ８１はレベルシフターを構成するもので
あり、抵抗Ｒ，１，Ｒ□、ピンチ抵抗ＲＰ 、コンデン
サＣ３ｔ ＊ ＣＢ雪が時定数回路１を構成する。
、定電流回路Ｃ８１はレベルシフターを構成するもので
あり、抵抗Ｒ，１，Ｒ□、ピンチ抵抗ＲＰ 、コンデン
サＣ３ｔ ＊ ＣＢ雪が時定数回路１を構成する。
先ず、制御電圧ｖ１が供給された場合について述べると
、整流出力、言い換えれば入力信号Ｍｉｎが時定数回路
１に供給されることになり、抵抗Ｒ，２１が小抵抗であ
るので、入力信号Ｖｉｎ は殆んど減衰することなく
トランジスタＱ１のベースに供給される。仁の際、バッ
ファＡ、は非動作状態であるから、第２図に示す時定数
可変回路は第３１囚に示すような回路構成になる。
、整流出力、言い換えれば入力信号Ｍｉｎが時定数回路
１に供給されることになり、抵抗Ｒ，２１が小抵抗であ
るので、入力信号Ｖｉｎ は殆んど減衰することなく
トランジスタＱ１のベースに供給される。仁の際、バッ
ファＡ、は非動作状態であるから、第２図に示す時定数
可変回路は第３１囚に示すような回路構成になる。
バッファＡ、は１００％負帰還を行うボルテイジフォロ
ワを構成しているので、Ｔ、〜Ｔ３間にバイアス電圧が
印加されないことになる。ぞして、Ｎ 層とＰ層との接
合面の電圧差かはぼ０になり、Ｔ、〜Ｔ１間の抵抗（ピ
ンチ抵抗ＲＰ）はＰ層の抵抗とほぼ等しくなる。
ワを構成しているので、Ｔ、〜Ｔ３間にバイアス電圧が
印加されないことになる。ぞして、Ｎ 層とＰ層との接
合面の電圧差かはぼ０になり、Ｔ、〜Ｔ１間の抵抗（ピ
ンチ抵抗ＲＰ）はＰ層の抵抗とほぼ等しくなる。
この結果、第２図及び第３１囚に示した時定数回路１は
、第３図（ロ）に示すようガ回路構成になり、この場合
の合成抵抗ｎｏはＲ，０＝ （Ｒｔｌ ＋Ｒｐ） １１
Ｒ□ と々る。
、第３図（ロ）に示すようガ回路構成になり、この場合
の合成抵抗ｎｏはＲ，０＝ （Ｒｔｌ ＋Ｒｐ） １１
Ｒ□ と々る。
一方、制御電圧Ｖ、が供給された場合は、上記レベルシ
フターが動して、バッファＡ、の非反転入力端子（＋）
に電圧■ｘが供給される。電圧■工は、Ｖｘ ” ＶＯ
ＵＴ ＋ ＶｎＥｑｌｔ ” ＶＺＤＩ で決定され
、この電圧レベルがそのまま出力ＶＸ′ となってＮ
層に供給される。従って、第２図に示した時定数可変
回路は第４回込）に示すような回路構成になる。
フターが動して、バッファＡ、の非反転入力端子（＋）
に電圧■ｘが供給される。電圧■工は、Ｖｘ ” ＶＯ
ＵＴ ＋ ＶｎＥｑｌｔ ” ＶＺＤＩ で決定され
、この電圧レベルがそのまま出力ＶＸ′ となってＮ
層に供給される。従って、第２図に示した時定数可変
回路は第４回込）に示すような回路構成になる。
上記出力Ｖ Ｘ ／ が供給されると、Ｎ 層とＰ層
との間に逆バイアスの電圧が印加されることになシ、Ｐ
層はすべて空乏層となるのでＴ１〜Ｔ１間の抵抗ＲＰは
実質的に無限大となる。、従って、上記時定数回路１は
第４図（Ｅ３）に示すような回路構成になり、合成抵抗
Ｒ，はＲｏ ＊ Ｒ１１となる。
との間に逆バイアスの電圧が印加されることになシ、Ｐ
層はすべて空乏層となるのでＴ１〜Ｔ１間の抵抗ＲＰは
実質的に無限大となる。、従って、上記時定数回路１は
第４図（Ｅ３）に示すような回路構成になり、合成抵抗
Ｒ，はＲｏ ＊ Ｒ１１となる。
この結果、制御電圧■、が供給された時に比較して、時
定数回路１の時定数が大になシ、入力信号Ｖｉｎ に対
する出力信号Ｖａｕｔの立上り及び立下り時間が上記時
定数の差に対応するようになる。
定数回路１の時定数が大になシ、入力信号Ｖｉｎ に対
する出力信号Ｖａｕｔの立上り及び立下り時間が上記時
定数の差に対応するようになる。
そして、出力信号■Ｏｕｔは上記第１実施例と同様に、
オーディオ機器の周波数特性制御用として、或いは電子
機器の自動利得制御用として利用することができる。
オーディオ機器の周波数特性制御用として、或いは電子
機器の自動利得制御用として利用することができる。
（１） 時定数回路（平滑回路）の時定数を、この時
定数回路を構成ピンチ抵抗の制御によって可変し得るよ
うにしたので、時定数の可変が極めて容易になる。
定数回路を構成ピンチ抵抗の制御によって可変し得るよ
うにしたので、時定数の可変が極めて容易になる。
（２）上記（１）により、時定数可変回路のＩＣ化が容
易になる。
易になる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、ピンチ抵抗ＲＰの抵抗値を可変する電圧は、ス
イッチ手段を介さすともよい。すなわち、第１実施例に
ついて述べるとスイッチＳ、、Ｓ。
イッチ手段を介さすともよい。すなわち、第１実施例に
ついて述べるとスイッチＳ、、Ｓ。
に代えて電圧制御手段を設け、連続的にレベル変化する
制御電圧によってピンチ抵抗の抵抗値を可変するように
してよい。このように構成すれば、時定数回路１の時定
数をリニアに可変することができる。
制御電圧によってピンチ抵抗の抵抗値を可変するように
してよい。このように構成すれば、時定数回路１の時定
数をリニアに可変することができる。
また、上記各実施例では、時定数の可変をピンチ抵抗の
抵抗制御によって行っているが、ピンチ抵抗に代えてＪ
−ＦＥＴ、ＭＯＳ−ＦＥＴを使用してもよい。
抵抗制御によって行っているが、ピンチ抵抗に代えてＪ
−ＦＥＴ、ＭＯＳ−ＦＥＴを使用してもよい。
以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野である時定数可変回路に
ついて説明したが、それに限定されるものではない。
明をその背景となった利用分野である時定数可変回路に
ついて説明したが、それに限定されるものではない。
例、ｔ ハ、バイパスフィルタ、ローパスフィルタ。
バンドパスフィルタのカットオフ周波数を可変する際に
利用することができる。
利用することができる。
また、第１の電子回路、例えば増幅回路に電源を供給し
た後、第２の電子回路、例えば電力増幅回路に電源を供
給したい場合など、遅延回路としても利用することがで
きる。
た後、第２の電子回路、例えば電力増幅回路に電源を供
給したい場合など、遅延回路としても利用することがで
きる。
第１図（ト）＠０は本発明を適用した時定数可変回路の
第１実施例を示す基本的回路図を示し、第２図〜第４図
は本発明の第２実施例を示すものであり、 第２図は全体の回路構成を示す回路図を示し、第３図（
Ａ）＠は制御電圧Ｖ１供給時の回路動作を示す要部の回
路図を示し、 第４図（ト）■は制御電圧■、供給時の回路動作を示す
要部の回路図を示す。 Ｖｓ ＝ Ｖｓ・・・制御電圧、Ｓ、、Ｓ、・・・スイ
ッチ、Ｖｉｎ ・・・入力信号、ｖｏｕｔ・・・出力信
号、Ｒ１，Ｒｉｌ。 Ｒ１，、Ｒ□、Ｒ，、・・・抵抗、ＲＰ・・・ピンチ抵
抗、ｃ、 ｌ Ｃ１ｌ ＋ ｃｗｔ ・・・コンデン
サ、Ｑ、、Ｑ黛。 Ｑａ ＋ Ｑ４ ＋ Ｑｔｔ ＋ Ｑｔｔ ＋ Ｑｔｔ
”・トランジスタ、ＺＴ）１・申・ツェナーダイオー
ド、ｃｓ、、ｃｓ、…定電流回路、１・・・時定数回路
。 第 １ 図 （Ａ＞ ＜８） デ 第 ２ 図 ＶＩＶ２ 上Ｃ／／ ↓０／２第
３ 図 （Ａ） （Ｂ） ↓Ｃ２ノ上（２２
第１実施例を示す基本的回路図を示し、第２図〜第４図
は本発明の第２実施例を示すものであり、 第２図は全体の回路構成を示す回路図を示し、第３図（
Ａ）＠は制御電圧Ｖ１供給時の回路動作を示す要部の回
路図を示し、 第４図（ト）■は制御電圧■、供給時の回路動作を示す
要部の回路図を示す。 Ｖｓ ＝ Ｖｓ・・・制御電圧、Ｓ、、Ｓ、・・・スイ
ッチ、Ｖｉｎ ・・・入力信号、ｖｏｕｔ・・・出力信
号、Ｒ１，Ｒｉｌ。 Ｒ１，、Ｒ□、Ｒ，、・・・抵抗、ＲＰ・・・ピンチ抵
抗、ｃ、 ｌ Ｃ１ｌ ＋ ｃｗｔ ・・・コンデン
サ、Ｑ、、Ｑ黛。 Ｑａ ＋ Ｑ４ ＋ Ｑｔｔ ＋ Ｑｔｔ ＋ Ｑｔｔ
”・トランジスタ、ＺＴ）１・申・ツェナーダイオー
ド、ｃｓ、、ｃｓ、…定電流回路、１・・・時定数回路
。 第 １ 図 （Ａ＞ ＜８） デ 第 ２ 図 ＶＩＶ２ 上Ｃ／／ ↓０／２第
３ 図 （Ａ） （Ｂ） ↓Ｃ２ノ上（２２
Claims (1)
- １、コンデンサと抵抗とによる充電及び放電時間を第１
の抵抗の抵抗値によって決定するとともに、上記第１の
抵抗に対し合成抵抗を得る第２の抵抗を設け、この第２
の抵抗値を制御電圧によって制御することにより、上記
充電及び放電時間を可変することを特徴とする時定数回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17496384A JPS6153811A (ja) | 1984-08-24 | 1984-08-24 | 時定数回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17496384A JPS6153811A (ja) | 1984-08-24 | 1984-08-24 | 時定数回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6153811A true JPS6153811A (ja) | 1986-03-17 |
Family
ID=15987797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17496384A Pending JPS6153811A (ja) | 1984-08-24 | 1984-08-24 | 時定数回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6153811A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007096897A (ja) * | 2005-09-29 | 2007-04-12 | Nec Electronics Corp | 電源回路及びそれを用いたマイクロホンユニット |
-
1984
- 1984-08-24 JP JP17496384A patent/JPS6153811A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007096897A (ja) * | 2005-09-29 | 2007-04-12 | Nec Electronics Corp | 電源回路及びそれを用いたマイクロホンユニット |
| JP4722655B2 (ja) * | 2005-09-29 | 2011-07-13 | ルネサスエレクトロニクス株式会社 | 電源回路及びそれを用いたマイクロホンユニット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070147099A1 (en) | Electronic circuits utilizing normally-on junction field-effect transistor | |
| JPWO2006016456A1 (ja) | 回路の保護方法、保護回路およびそれを利用した電源装置 | |
| JP2007500380A (ja) | 切り替え充電乗算器−除算器 | |
| WO2005043732A1 (en) | Multiplier-divider circuit for a pfc controller | |
| JPS6153811A (ja) | 時定数回路 | |
| JPH06282338A (ja) | 定電流回路及びランプ電圧発生回路 | |
| US4072890A (en) | Voltage regulator | |
| IT9022449A1 (it) | Stadio finale a guadagno unitario particolarmente per amplificatori di potenza integrabili monoliticamente | |
| JPH03158911A (ja) | ボルテージ・レギュレーター | |
| GB855168A (en) | Improvements in or relating to electric amplifiers | |
| JPH0155762B2 (ja) | ||
| US5057709A (en) | Current threshold detector circuit | |
| EP0410764A2 (en) | Comparator circuit | |
| US6111438A (en) | Current memory and circuit arrangement comprising current memories | |
| RU2216765C2 (ru) | Импульсный стабилизатор напряжения | |
| JPH04127306A (ja) | 電圧安定化回路 | |
| JPH049617Y2 (ja) | ||
| JPS6419417A (en) | Constant voltage source circuit | |
| JPH071855Y2 (ja) | ダブルバランスミクサ | |
| JPH04340112A (ja) | ソーラーシステム用電圧レギュレータ | |
| JPH0575359A (ja) | 差動増幅回路 | |
| JPS62220010A (ja) | スイツチング電流発生回路 | |
| JPH02202212A (ja) | 可変抵抗回路 | |
| JPH0269006A (ja) | 差動増幅器 | |
| JPH0327606A (ja) | 電界効果トランジスタ増幅回路 |