JPS615332A - 磁気デイスク装置の制御方式 - Google Patents
磁気デイスク装置の制御方式Info
- Publication number
- JPS615332A JPS615332A JP11602984A JP11602984A JPS615332A JP S615332 A JPS615332 A JP S615332A JP 11602984 A JP11602984 A JP 11602984A JP 11602984 A JP11602984 A JP 11602984A JP S615332 A JPS615332 A JP S615332A
- Authority
- JP
- Japan
- Prior art keywords
- control
- adapter
- circuit
- access
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、同一種類の複数の磁気ディスク装置を複数の
アダプタで同時にアクセスする時の制御方式に関する。
アダプタで同時にアクセスする時の制御方式に関する。
情報処理システムの記憶装置、特に大容量の記憶容量を
持つ外部記憶装置の制御方式には、情報処理システムの
構築内容により各種の方式が実用化されている。
持つ外部記憶装置の制御方式には、情報処理システムの
構築内容により各種の方式が実用化されている。
これらの方式として、第３図に示す様な方式が実施され
ている。即ち、第３図（Ａ）は記憶装置＃３ａ〜３ｎ
（以下これをドライブと称する）を対応する専用アダプ
タ２ａ〜２ｎでアクセスする方式であり、第３図（Ｂ）
は１つのドライブ３ａ （又は３ｂ）を２つのアダプタ
２ａ、 ２ｂでアクセスする方式である。
ている。即ち、第３図（Ａ）は記憶装置＃３ａ〜３ｎ
（以下これをドライブと称する）を対応する専用アダプ
タ２ａ〜２ｎでアクセスする方式であり、第３図（Ｂ）
は１つのドライブ３ａ （又は３ｂ）を２つのアダプタ
２ａ、 ２ｂでアクセスする方式である。
尚ドライブ３８〜３ｎ専用のアダプタ２ａ〜２ｎはドラ
イブ３８〜３ｎ固有の制御を行い、制御装置１ａ、 ｌ
ｂは異なるドライブ３８〜３ｎを共通に制御するもので
ある。
イブ３８〜３ｎ固有の制御を行い、制御装置１ａ、 ｌ
ｂは異なるドライブ３８〜３ｎを共通に制御するもので
ある。
上記方式の内、第３図（Ｂ）に示す方式は２つのアダプ
タ２ａ、 ２ｂ間の競合関係が生じるため、その制御が
複雑となるが、かかる方式を簡易なハードウェア量でよ
り効率的に制御が可能な制御方式の開発が要望されてい
た。
タ２ａ、 ２ｂ間の競合関係が生じるため、その制御が
複雑となるが、かかる方式を簡易なハードウェア量でよ
り効率的に制御が可能な制御方式の開発が要望されてい
た。
ドライブのアクセス制御の従来方法を図面を参照して説
明する。
明する。
第２図は１つのドライブを２つのアダプタからアクセス
する従来の制御方式を示す。
する従来の制御方式を示す。
２つのアダプタ２ａ、２ｂはそれぞれ非同期に１つのド
ライブ３ａ （同一種類の複数のドライブユニットから
構成されている）をアクセスする。制御装置１ａ、ｌｂ
からはドライブ３ａをアクセスする情報をレジスタ回路
４ａ、４ｂにそれぞれ格納するが、それぞれのアダプタ
２ａ、２ｂがドライブ３ａ内のどの装置（ドライブユニ
ット）をアクセス中かは１各うンチ回路５ａ、５ｂでラ
ンチしており、相手のレジスタ回路４ａ、４ｂにその情
報を格納させている。
ライブ３ａ （同一種類の複数のドライブユニットから
構成されている）をアクセスする。制御装置１ａ、ｌｂ
からはドライブ３ａをアクセスする情報をレジスタ回路
４ａ、４ｂにそれぞれ格納するが、それぞれのアダプタ
２ａ、２ｂがドライブ３ａ内のどの装置（ドライブユニ
ット）をアクセス中かは１各うンチ回路５ａ、５ｂでラ
ンチしており、相手のレジスタ回路４ａ、４ｂにその情
報を格納させている。
レジスタ回路４ａ＋４ｂは、現在臼アダプタ２ａ＋２ｂ
がドライブ３ａ内のどの装置（ドライブユニット）をア
クセスさせているかを格納するナサインレジスタ、ドラ
イブ３ａ内のどの装置（ドライブユニット）のアクセス
を予約しているかを格納するデバイスエンドレジスタ、
相手アダプタ２ａ、２ｂの割り込み情報を格納している
パンクチェンジレジスタから構成されている。
がドライブ３ａ内のどの装置（ドライブユニット）をア
クセスさせているかを格納するナサインレジスタ、ドラ
イブ３ａ内のどの装置（ドライブユニット）のアクセス
を予約しているかを格納するデバイスエンドレジスタ、
相手アダプタ２ａ、２ｂの割り込み情報を格納している
パンクチェンジレジスタから構成されている。
各レジスタ回路４ａ、４ｂは上記情報を格納管理してお
り３例えばアダプタ２ａのアクセス状況により。
り３例えばアダプタ２ａのアクセス状況により。
アダプタ２ｂからのアクセスを制御して、同時に２つの
アダプタ２ａ、２ｂから１つのドライブ３ａをアクセス
することを防止している。
アダプタ２ａ、２ｂから１つのドライブ３ａをアクセス
することを防止している。
上記の様なレジスタ回路４ａ、４ｂで１つのドライブ３
ａ （又は３ｂ）が２つのアダプタ２ａ、２ｂから同時
にアクセスされることを防止している。尚レジスタ回路
４ａ、４ｂはパスに対応しており、Ｏ３（計算機プログ
ラムの実行を制御するソフトウェア）は一時に１つのド
ライブ３ａ ＜又は３ｂ）を１つのパスを通してしか使
用できなかった。
ａ （又は３ｂ）が２つのアダプタ２ａ、２ｂから同時
にアクセスされることを防止している。尚レジスタ回路
４ａ、４ｂはパスに対応しており、Ｏ３（計算機プログ
ラムの実行を制御するソフトウェア）は一時に１つのド
ライブ３ａ ＜又は３ｂ）を１つのパスを通してしか使
用できなかった。
これではパスネックとなりドライブ３ａ、 ３ｂの使用
効率が落ちるため、一時に複数のパスを通して１つのド
ライブ３ａ （又は３ｂ）を使用出来るようにするため
に必要な情報をレジスタ回路４ａ、４ｂに格納するには
、かなりのハードウェア量を必要とすると言う問題点が
あった。
効率が落ちるため、一時に複数のパスを通して１つのド
ライブ３ａ （又は３ｂ）を使用出来るようにするため
に必要な情報をレジスタ回路４ａ、４ｂに格納するには
、かなりのハードウェア量を必要とすると言う問題点が
あった。
本発明は、上記問題点を解消した新規な磁気ディスク装
置の制御方式を実現することを目的とするものであり、
該問題点は、アダプタが前記同一種類の複数の磁気ディ
スク装置をアクセスする時の優先順位を記憶する記憶手
段と、優先順位の高い該アダプタのアクセスを優先的に
受けつける優先受付手段と、優先順位の低い該アダプタ
のアクセスを待機させる待機手段と、優先順位の高い該
アダプタのアクセスが終了した時点で待機させられてい
た該アダプタのアクセスを許可する制御手段とを設けて
なる本発明による磁気ディスク装置の制御方式により解
決される。
置の制御方式を実現することを目的とするものであり、
該問題点は、アダプタが前記同一種類の複数の磁気ディ
スク装置をアクセスする時の優先順位を記憶する記憶手
段と、優先順位の高い該アダプタのアクセスを優先的に
受けつける優先受付手段と、優先順位の低い該アダプタ
のアクセスを待機させる待機手段と、優先順位の高い該
アダプタのアクセスが終了した時点で待機させられてい
た該アダプタのアクセスを許可する制御手段とを設けて
なる本発明による磁気ディスク装置の制御方式により解
決される。
即ち、アダプタをアダプタ内のレジスタ回路が担当して
いた機能（アサイン機能、デバイスエンド機能、バック
チェンジ機能）をプログラムテーブルとして有するアレ
ー回路と、アレー回路とはパスで接続され双方のアレー
回路を相互に同一状態に制御するコントローラとで構成
し、簡易なハードウェア量で持って迅速な自アダプタ制
御と。
いた機能（アサイン機能、デバイスエンド機能、バック
チェンジ機能）をプログラムテーブルとして有するアレ
ー回路と、アレー回路とはパスで接続され双方のアレー
回路を相互に同一状態に制御するコントローラとで構成
し、簡易なハードウェア量で持って迅速な自アダプタ制
御と。
相手アダプタ制御を可能とした。
以下本発明の要旨を第１図に示す実施例により具体的に
説明する。
説明する。
第１図（Ａ）は本発明に係るアダプタの一実施例を示す
ブロックダイヤグラム、第１図（Ｂ）は本発明に係るア
ダプタ内インタフェース回路の詳細図、第１図（Ｃ）は
本発明に係るリフウェスト処理のフローチャート第１図
（Ｄ）は本発明に係るリフウェスト処理状況を示すタイ
ムチャート図をそれぞれ示す。
ブロックダイヤグラム、第１図（Ｂ）は本発明に係るア
ダプタ内インタフェース回路の詳細図、第１図（Ｃ）は
本発明に係るリフウェスト処理のフローチャート第１図
（Ｄ）は本発明に係るリフウェスト処理状況を示すタイ
ムチャート図をそれぞれ示す。
尚全図を通じて同一記号は同一対象物又は内容を示す。
又第１図（Ａ）に示すアダプタ２ａは。
制御部１ａとの情報及び制御信号の遺り取りを行う送受
信回路６ａ。
信回路６ａ。
ドライブ３ａ制御に関する情報の記憶制御及びアダプタ
２ａ及び２ｂ相互間のドライブ３ａ制御権の確立等を行
うインクフェース回路７ａ。
２ａ及び２ｂ相互間のドライブ３ａ制御権の確立等を行
うインクフェース回路７ａ。
アダプタ２ａ全体の制御を行うアダプタ綜合制御回路８
ａ。
ａ。
ドライブ３ａとの情報及び制御信号の遺り取りを行う送
受信回路９ａ。
受信回路９ａ。
ドライブ３ａに対する情報記録／再生時の同期用周波数
を発信する可変周波数発信部１０ａ。
を発信する可変周波数発信部１０ａ。
ドライブ３ａに対する記録／再生するデータの転送制御
を行うデータ転送制御回路１）ａ。
を行うデータ転送制御回路１）ａ。
ドライブ３ａに対する記録／再生データの誤りを検出し
訂正する誤り検出訂正回路１２ａ。
訂正する誤り検出訂正回路１２ａ。
から構成されている。
尚第１図＜Ａ）に示す実線は情報線２点線は制御線をそ
れぞれ示す。
れぞれ示す。
第１図（Ｂ）に示すインタフェース回路７ａは。
ドライブ３ａに対するアクセス要求（リクエスト）を検
出しそのリクエストが制御部１ａからか制御部１ｂから
かを判定するリクエスト信号検出・判定部１３ａ。
出しそのリクエストが制御部１ａからか制御部１ｂから
かを判定するリクエスト信号検出・判定部１３ａ。
アレー回路１５ａを制御するプライマリコントロール信
号を出力しアレー回路１５ａの記憶内容によりドライブ
３ａを制御すると共にアレー回路１５ａ内容を更新する
コントロール部１４ａ 、 ’−ドライブ３
ａ制御に関する情報をプログラムテーブル上に記憶して
いるアレー回路１５ａ。
号を出力しアレー回路１５ａの記憶内容によりドライブ
３ａを制御すると共にアレー回路１５ａ内容を更新する
コントロール部１４ａ 、 ’−ドライブ３
ａ制御に関する情報をプログラムテーブル上に記憶して
いるアレー回路１５ａ。
制御部１ａと制御部１ｂとからのリクエストが同時に出
された時制御部１ａからのリクエストの優先権を確立さ
せる制御権判定部１６ａ。
された時制御部１ａからのリクエストの優先権を確立さ
せる制御権判定部１６ａ。
から構成されている。
アレー回路１５ａはメモリ素子をアレー状に構成
トしたもので、ドライブ３ａ制御に関する全
ての情報をプログラムテーブル上に記憶している。又記
憶している情報はアレー回路１５ａ及び１５ｂ共に常に
同一情報を記憶するよう制御される。
トしたもので、ドライブ３ａ制御に関する全
ての情報をプログラムテーブル上に記憶している。又記
憶している情報はアレー回路１５ａ及び１５ｂ共に常に
同一情報を記憶するよう制御される。
次にアレー回路１５ａ（ドライブ３ａ）に対するリクエ
ストが発せられた場合の制御状況を第１図（・Ｃ）、（
Ｄ）にもとすき説明する。
ストが発せられた場合の制御状況を第１図（・Ｃ）、（
Ｄ）にもとすき説明する。
尚制御部１ａ、制御部１ｂからのリクエストは非同期に
あがるものとし、又本実施例の動作はアダプタ２ａの動
作を主体として説明する。
あがるものとし、又本実施例の動作はアダプタ２ａの動
作を主体として説明する。
（１）二制御部１ａと制御部１ｂとからのリクエストが
ずれて発せられる場合（但し、制御部１ａが先き）第１
図（Ｄ）■に示す様に制御部１ａ又は制御部１ｂとから
それぞれ時間がずれてリクエストが発せられた場合、制
御部１ａがまずアレー回路１５ａを制御する。
ずれて発せられる場合（但し、制御部１ａが先き）第１
図（Ｄ）■に示す様に制御部１ａ又は制御部１ｂとから
それぞれ時間がずれてリクエストが発せられた場合、制
御部１ａがまずアレー回路１５ａを制御する。
この時は、相手アダプタ２ｂのアレー回路１５ｂでも、
制御に関する全ての情報がアレー回路１５ａと同一レベ
ルで記憶されると共に、制御部１ｂからのリクエストの
予約が記憶される。従って、制御部１ａからのリクエス
ト処理が完了すると、引続き制御部１ｂからのリクエス
ト処理が行われる。
制御に関する全ての情報がアレー回路１５ａと同一レベ
ルで記憶されると共に、制御部１ｂからのリクエストの
予約が記憶される。従って、制御部１ａからのリクエス
ト処理が完了すると、引続き制御部１ｂからのリクエス
ト処理が行われる。
（２）：制御部１ａと制御部１ｂとから同時にリクエス
トが発せられた場合 この場合、リクエスト信号検出・判定部１３ａ（又は１
３ｂ）ではアレー回路１５ａを制御するプライマリコン
トロール信号を出力す−ることが出来ない。
トが発せられた場合 この場合、リクエスト信号検出・判定部１３ａ（又は１
３ｂ）ではアレー回路１５ａを制御するプライマリコン
トロール信号を出力す−ることが出来ない。
従って、制御部１ａからのリクエスト信号と制御部１ｂ
からのリクエスト信号とを制御権判定部１６ａに引き込
む。
からのリクエスト信号とを制御権判定部１６ａに引き込
む。
制御権判定部１６ａでは、制御部１ａからのリクエスト
信号を■′北示ずようにＡ時間だけ継続させ。
信号を■′北示ずようにＡ時間だけ継続させ。
制御部１ｂからのリクエスト信号をＢ時間だけ継続させ
る。但し、ＡとＢは第１図（Ｃ）に示すように、アダプ
タ２ａからのリクエスト信号はノーオペレーションを３
回行いＡを継続させる。
る。但し、ＡとＢは第１図（Ｃ）に示すように、アダプ
タ２ａからのリクエスト信号はノーオペレーションを３
回行いＡを継続させる。
一方、アダプタ２ｂからのリクエスト信号はノーオペレ
ーションを１回で打ち切る。従って、ＡとＢは常にＡ＞
Ｂとなるよう制御される。
ーションを１回で打ち切る。従って、ＡとＢは常にＡ＞
Ｂとなるよう制御される。
これにより、制御部１ａからのリクエスト権を優先させ
、まず制御部１ａからのリクエストによるプライマリコ
ントロール信号をコントロール部１４ａに出力し、アレ
ー回路１５ａを制御する。
、まず制御部１ａからのリクエストによるプライマリコ
ントロール信号をコントロール部１４ａに出力し、アレ
ー回路１５ａを制御する。
次に、制御部ｉｂからのリクエストによるアレー回路１
５ｂ制御を行う。
５ｂ制御を行う。
以上のような本発明によれば、簡易なハードウェア量で
持って迅速にしかも適切なアダプタ制御が出来ると言う
効果がある。
持って迅速にしかも適切なアダプタ制御が出来ると言う
効果がある。
第１図（Ａ）は本発明に係るアダプタの一実施例を示す
ブロックダイヤグラム。 第１図（Ｂ）は本発明に係るアダプタ内インタフェース
回路の詳細図。 ゛ 第１図（Ｃ）は本発明に係るリフウェスト処理のフ
ローチャート。 第１図（Ｄ）は本発明に係るリフウェスト処理状況を示
すタイムチャート図。 第２図は１つのドライブを２つのアダプタからアクセス
する従来の制御方式。 第３図（Ａ）は１つのドライブを対応する１つの専用ア
ダプタでアクセスする方式。 第３図（Ｂ）は１つのドライブを２つのアダプタでアク
セスする方式。 をそれぞれ示す。 図において。 １ａ、Ｉｂは制御装置、 ２ａ〜２ｎはアダプタ。 ３８〜３ｎはドライブ、 ４ａ、４ｂはレジスタ回
路。 ５ａ、５’ｂはラソヂ回路＋ ６ａ＋９ａは送受信回
路。 ７ａはインクフェース回路。 ８ａはアダプタ綜合制御回路。 １０ａは可変周波数発信部。 １）ａはデータ転送制御部。 １２ａは誤り検出・訂正回路。 １３ａはリクエスト信号検出・判定部。 １４ａはコントロール部、 １５ａはアレー回路。 １６ａは制御権判定部。 をそれぞれ示す。 秦 （目 秦２ 口 穿１ 口 （ｐ） ■す２エスト（アタや一久づタブターｂ）■す２エスト
（３９”ｙ”５−ｃＬ＋−７１’−ｙ’ターｂ）ｄリク
エスト（？ダか友壱アソ゛う０ターｂ）単３ 口 （Ａ）
ブロックダイヤグラム。 第１図（Ｂ）は本発明に係るアダプタ内インタフェース
回路の詳細図。 ゛ 第１図（Ｃ）は本発明に係るリフウェスト処理のフ
ローチャート。 第１図（Ｄ）は本発明に係るリフウェスト処理状況を示
すタイムチャート図。 第２図は１つのドライブを２つのアダプタからアクセス
する従来の制御方式。 第３図（Ａ）は１つのドライブを対応する１つの専用ア
ダプタでアクセスする方式。 第３図（Ｂ）は１つのドライブを２つのアダプタでアク
セスする方式。 をそれぞれ示す。 図において。 １ａ、Ｉｂは制御装置、 ２ａ〜２ｎはアダプタ。 ３８〜３ｎはドライブ、 ４ａ、４ｂはレジスタ回
路。 ５ａ、５’ｂはラソヂ回路＋ ６ａ＋９ａは送受信回
路。 ７ａはインクフェース回路。 ８ａはアダプタ綜合制御回路。 １０ａは可変周波数発信部。 １）ａはデータ転送制御部。 １２ａは誤り検出・訂正回路。 １３ａはリクエスト信号検出・判定部。 １４ａはコントロール部、 １５ａはアレー回路。 １６ａは制御権判定部。 をそれぞれ示す。 秦 （目 秦２ 口 穿１ 口 （ｐ） ■す２エスト（アタや一久づタブターｂ）■す２エスト
（３９”ｙ”５−ｃＬ＋−７１’−ｙ’ターｂ）ｄリク
エスト（？ダか友壱アソ゛う０ターｂ）単３ 口 （Ａ）
Claims (2)
- （１）同一種類の複数の磁気ディスク装置を専用に非同
期にアクセスする複数のアダプタと、前記アダプタに対
応して設置されており、前記アダプタを制御する複数の
制御装置とからなるシステムにおいて、該アダプタが前
記同一種類の複数の磁気ディスク装置をアクセスする時
の優先順位を記憶する記憶手段と、優先順位の高い該ア
ダプタのアクセスを優先的に受けつける優先受付手段と
、優先順位の低い該アダプタのアクセスを待機させる待
機手段と、優先順位の高い該アダプタのアクセスが終了
した時点で待機させられていた該アダプタのアクセスを
許可する制御手段とを設け、前記複数のアダプタが前記
磁気ディスク装置を非同期に同時にアクセスした時、前
記記憶手段に記憶されている優先順位のもとにアクセス
することを特徴とする磁気ディスク装置の制御方式。 - （２）前記記憶手段は情報をプログラムテーブルとして
格納するアレー回路で構成することを特徴とする特許請
求の範囲第１項記載の磁気ディスク装置の制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11602984A JPS615332A (ja) | 1984-06-06 | 1984-06-06 | 磁気デイスク装置の制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11602984A JPS615332A (ja) | 1984-06-06 | 1984-06-06 | 磁気デイスク装置の制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS615332A true JPS615332A (ja) | 1986-01-11 |
Family
ID=14676993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11602984A Pending JPS615332A (ja) | 1984-06-06 | 1984-06-06 | 磁気デイスク装置の制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS615332A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004295860A (ja) * | 2003-03-07 | 2004-10-21 | Fujitsu Ltd | ストレージシステム及びそのデイスク負荷バランス制御方法 |
-
1984
- 1984-06-06 JP JP11602984A patent/JPS615332A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004295860A (ja) * | 2003-03-07 | 2004-10-21 | Fujitsu Ltd | ストレージシステム及びそのデイスク負荷バランス制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0916735A (ja) | Ｐｃカード | |
| JPH10143466A (ja) | バス通信システム | |
| JP4188446B2 (ja) | データ交換装置およびその方法 | |
| JPS615332A (ja) | 磁気デイスク装置の制御方式 | |
| KR20010091900A (ko) | 비동기 및 동기 프로토콜을 갖는 멀티-포트로된 메모리 | |
| JPS60258638A (ja) | 磁気デイスク装置の制御方式 | |
| JPS598845B2 (ja) | チヤンネル制御方式 | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JP2008299747A (ja) | Ｕｓｂホストシステム及び転送データの転送方法 | |
| JPS61233857A (ja) | デ−タ転送装置 | |
| JP2808881B2 (ja) | 電子ディスク制御装置 | |
| JP2576236B2 (ja) | プログラマブルコントローラの通信方法 | |
| JPS63292356A (ja) | Ｄｍａ制御装置 | |
| JPS63223822A (ja) | デイスク装置の制御方式 | |
| JPS63223946A (ja) | デ−タメモリ方式 | |
| JPH07104824B2 (ja) | 印刷制御装置 | |
| JPH04282938A (ja) | 通信制御装置 | |
| JPS62187956A (ja) | Ｄｍａ制御方式 | |
| JPS6042976B2 (ja) | デ−タ処理装置 | |
| JPH0245208B2 (ja) | Basuketsugoshisutemunodeetatensoseigyohoshiki | |
| JPH04330541A (ja) | 共通データ転送システム | |
| JP2005128753A (ja) | データ転送装置、データ転送方法 | |
| JPH0449460A (ja) | Ｄｍａコントローラ | |
| JPH06324961A (ja) | 通信制御装置 | |
| JPS62145345A (ja) | 直接メモリアクセス間隔制御方式 |