JPS6152757A - デ−タ処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （Ａ）産業上の利用分野 本発明は、データ処理システム、特にタグ部とポインタ
部とが１語に構成されて当該１語を単位として処理が実
行されるデータ処理装置を有するデータ処理システムに
おいて、上記ポインタ部の内容によってポイントできる
範囲を増大ずべく主メモリ上に上記ポインタ部の内容か
イと１納されるポインタ域と」二記りグ部の内容が格納
されるタグ域とを異なるクエ１域をとって格納すると共
に、バッファ・メモリ上では単一のアクセスによって各
語を構成するポインタ部の内容とタグ部の内容とがリー
ド可能に格納されるようにしたデータ処理システムに関
するものである。

（１３）従来の技術と発明が解決しようとする問題点 各種のデータ型を用意することによって複雑な構造をも
つデータを記述してゆ（ことが行われ。

このような場合にはデータ型を示すタグ部がポインタ部
と対応づけられて１語とされ、当該１語を単位として処
理が実行されるいわゆるタグ・マシンが１采用される。

このようなタグ・マシン（タグ附きデータ処理装置）に
おいては１次の如き問題が生じる。即ぢ、従来から−・
般にデータ処理装置におけるバス幅などが１語４ハイ１
−（３２ビット）に対応するよう構成されていることか
ら、上記タグ附きデータ処理装置において１９？ｊ’　
４バイト内にタグ部とポインタ部とを用意すると、第４
図図示の如く、タグ部に１ハイ１−分占有され、ポイン
タ部は３バイト分となり５アドレス空間が大幅に狭くな
る。

このために、第５図図示・の如く、１語４バイトを単位
とする主メモリ１上で、ポインタ域２とタグ域３とに区
分して、上記ポインタ部の内容と上記タグ部の内容とを
夫々格納することが考慮される。即ち、ポインタ部とし
て４バイト分を与えかつタグ部として１バイト分を与え
た５バイト分を１語とするように構成し、主メモリ１上
では４語分のポインタ（＃Ｏ，＃１．＃２．＃３）をブ
ロックとしてポインタ域２上に格納し、一方当該ブロッ
クに対応する各語のタグ部を４個分まとめて４バイトと
してタグ域３に格納することが考慮さ　　　　　１れる
。この場合、当該ブロックが存在される位置のディスプ
レースメントｄに対して、該当するタグ部群が格納され
る位置をタグ域の先頭から距離ｄ／４の位置に置くよう
にし１両者に関連性を与えるようにされることが望まれ
る。

（’Ｃ）問題を解決するための手段 本発明は、上記第５図に関連して説明した如き態様をも
つよう構成すると共に、第５図図示の如き態様の下で主
メモリ１が２回アクセスされる形となる点を考慮して、
タグ附きデータ処理′装置に対応するへソファ・メモリ
ーにおいては上記タグ部とポインタ部とを単一のアクセ
スによってリード可能に格納して処理速度を向上するよ
うにしたデータ処理システムを提供している。そしてそ
のため１本発明のデータ処理システムは、タグ部とポイ
ンタ部とが１語に（１１￥成され、当該１語を単位とし
て処理が実行されるデータ処理装置を有するデータ処理
システムにおいて、主メモリ上に上記ポインタ部の内容
が格納されるポインタ域と上記タグ部の内容が格納され
るタグ域とを互いに関連づけられた異なる領域をとって
格納するよう構成されると共に、上記主メモリの写しが
ブロック単位で格納されるバッファ・メモリ上において
上記各語を構成する上記タグ部の内容と上記ポインタ部
の内容とが単一のアクセスによってリード可能に格納さ
れて構成されることを特徴とし、また更に２′′バイト
のバス幅をもつデータ処理システム内で上記タグ附きデ
ータ処理装置を使用できるようにしたことを特徴として
いる。以下図面を参照しつつ説明する。

（Ｄ）実施例 第１図は本発明の一実施例要部構成、第２図は本発明に
おいて行われる主メモリ・アクセスの一実施例態様、第
３図は本発明における一実施例構成を示している。

第５図を参照して説明した如く９本発明において用いら
れる主メモリ１においては、ポインタ域２とタグ域３と
が互いに異なる領域に格納される。

このために、従来一般に用いられるＬＯＡＤ命令や５Ｔ
ＯＲＥ命令の外に２例えばＬＯＡＤ　ＷＩＴＩＩ　Ｔへ
Ｇ命令や５ＴＯＲＩＥ　ｊｌｌＴ）Ｉ　ＴＡＧ命令の如
き命令が用意される。該命令においては１例えばポイン
タ部のメモリ・アドレスからタグ部のメモリ・アドレス
を自動的に計算して２両方を夫々アクセスするようにさ
れる。

第２図はこのアクセス態様を示しており、４は１、〇へ
Ｄ　ＷＩＴＩＩ　ＴＡＧ命令、５はポインタ部アクセス
・アト１／ス・レジスタ、６は加算部、７はタグ部アク
セス・アドレス・レジスタ、８はポインタ格納　゛レジ
スタ、９ばタグ格納レジスタを表している。

レジスタ５内にポインタ部をアクセスするだめのアドレ
ス情を長が与えられており、上記例えば１、ＯＡＤ　Ｗ
ＩＴＩＩ　ＴＡＧ命令によって指示されると、これにも
とづいて第５図図示のポインタ域３内のポインタがリー
ドされ、ポインタ格納レジスタ８にセットされる。この
とき、ポインタ部をアクセスするためのアドレス情報に
おける＃０ないし＃１９ビットが第５図図示の矢印ＡＤ
Ｒ１におりるアドレス位置を指示し、＃２０ピッ１−な
いし＃３１ビットにおいて＃３０ビットと＃３１ビット
とを丸めた値が第５図図示のディスブレースメンｌ−ｄ
に対応するものであり、＃３０ビットと＃３１ビットと
が第５図図示の＃Ｏポインタないし＃３ポインタのいず
れが２指定するものと考えてよい。

上記の如くポインタ域２がアクセスされるか。

これに続いて次の如くタグ域３がアクセスされる。

即ち、ポインタ部をアクセスするためのアドレス情報に
おける＃０ないし＃１９ビットがそのままレジスタ７の
上位部分に転記され、＃２０ビ、トないし＃２９ビット
の内容に対して３２７６　（バイト〕を加算部６によっ
て加算して、レジスタ７の下位部分にセットされる。上
記値ｒ　３２７６　Ｊを加算するのは、第５図図示の例
の場合に矢印ＡＤＲ２にて示すタグ域３の先頭位置が矢
印ＡＤＲｉの位置から３２７６ハイト分距った位置にあ
るからであり。

加算部６による加算は、矢印ＡＤＲ１の位置から３２７
６　（バイト）＋ｄ／４　　Ｃバイト）における位置を
与えるためである。レジスタ７の内容にもとづいて主メ
モリ１がリードされ、第５図図示の＃Ｏタグ・＃１タグ
・＃２タグ・　＃３夕　　　　　　１グが一緒に読み出
されて、第２図図示のレジスタ９にセットされる。そし
て、上記＃０タグないし＃３タグのうちのいずれを選択
するかは、ポインタ部をアクセスするだめのアドレス情
報における＃３０ビｙ　Ｉ・と＃３１ビットとの内容に
て指定される。

上述の如（主メモリ１に対するアクセスが行われるが、
主メモリｌの写しが転送されて保持されるバッファ・メ
モリにおいても、２回ずつアクセスされることは好まし
くない。このこともあって。

本発明においては、第１図に示す如く主メモリ上では上
述のようにタグ域とポインタ域とを分けてお（が、バッ
ファ・メモリ上では各対応するタグ部の内容とポインタ
部の内容とを一緒にまとめておき、単一のアクセスによ
って一緒にリードできるようにしている。

第１図において、符号１は主メモリ、２はポインタ域、
３はタグ域、１０はバッファ・メモリ。

１０−０　すいし１０−３は夫々バッファ・メモリ上の
１語、１１はタグ配列用レジスタ、１２は選択回路、１
３はタグ分配用レジスタ、１４は選択回路を表している
。

上述の如く、主メモリ１上においては各４バイト分の幅
をもつポインタ（＃０ポインタないし＃３ポインタ）が
１ブロツクとしてポインタ域２上に格納される。また当
該ブロックに対応するタグ（＃０タグないし＃３タグ）
は４バイトの情報にまとめられてタグ域３上に格納され
る。

上記主メモリ１の内容はブロックを単位としてバッファ
・メモリ１０上に転送され保持される。

このとき、タグ域３から４゛個分のタグが読み出されて
レジスタ１３上にセットされ１例えば＃ｉタグと＃ｉポ
インタとが５バイト分の情報１０−ｉにまとめられてバ
ッファ・メモリ１０上に順次ロードされる。そして１通
常の処理においてバッファ・メモリ１０が索引される場
合には１図示１語の情報１０−ｊがひとかたまりとして
リードされる形となる。勿論従来周知の如くバッファ・
フアラツドであれば、当該フアラツドとなった内容が利
用されてゆく。バッファ・ノット・フアラツドとなった
場合などにおいてバッファ・メモリ１０の内容を主メモ
リ１にストアする必要がある場合には、上記１つのブロ
ックを単位としてストアされる。即ぢ、バッファ・メモ
リ１０から情ｔ１３ｔ。

−０，１０−１，１０−２，１０−３か順次リードされ
、このとき、各情報中のタグ部の内容はレジスタ１１上
に配列されてセントされるかポインタ部の内容は主メモ
リ１上にストアされる。そして、４個分のタグ部の内容
がレシスクｌｌ上にととのった状態で５主メモリｌのタ
グ域３にス１−アされる。

上記の如く、主メモリ１上ではタグ部の内容とポインタ
部の内容とを分離して例えば４バイトを１語として格納
し、かつバッファ・メモリ１０上では上記両者の内容を
まとめて５バイトを１語として処理するようにする態様
を採用することによっ−５第３図図示の如く、４バイ１
−を１詔とする既存のデータ処理システム内にタグ附き
データ処理装置を併存せしめることが可能となる。第３
図において、１５は共有メモリであって１語４ハイＩ・
の形で情報が記憶されるもの、１６は通常のデータ処理
装置であって１語４バイトの情報を処理単位として処理
を行うもの、１７はタグ附きデータ処理装置であって１
語５バイトの情報を処理単位として処理を行うもの、１
８はバスであって４バイトのバス幅をもつもの、１０は
第１図図示と同様のバッファ・メモリであって１語５バ
イトの形で情報を格納するもの、１０′　はバッファ・
メモリであって１語４バイトの形で情報を格納するもの
を表している。

データ処理装置１６はタグ部をもたない情幸しを処理す
るものであり１通常のデータ処理装置と同様に共有メモ
リ１５からタグ部をもたない１語４バイトの情報につい
ての写しについて転送を受け。

当該情報にもとづいて処理を行う。これに対してデータ
処理装置１７は、第１図に関連して説明した如く、装置
１７内では１語５バイトを処理単位として処理を行うが
、共存メモリ１５とバッファ・メモリ１０との間のデー
タ転送に当たっては。

タグ部の内容とポインタ部の内容とを分離した形　　　
　　Ｉでバス１８を使用して転送を行うようにされる。

（Ｅ）発明の詳細 な説明した如く２本発明によれば、ポインタ部として例
えば４バイト分を与えることが可能となると共に、バッ
ファ・メモリに対するアクセスに当たってバッファ・フ
アラツドの状態である限り、アクセスが２回になるため
に処理速度が遅くなるなどの非所望な問題は生じない。

また既存の例えば４バイトのバス幅をもつデータ処理シ
ステム内にタグ附きデータ処理装置を組み込むことが可
能となる。

【図面の簡単な説明】

第１図は本発明の一実施例要部構成、第２図は本発明に
おいて行われる主メモリ・アクセスの一実施例態様、第
３図は本発明における一実施例構成、第４図および第５
図は本発明に関連した技術の背景を説明するための図を
示している。 図中、１は主メモリ、２はポインタ域、３はタグ域、５
はポインタ部アクセス・アドレス・レジスタ、７はタグ
部アクセス・アドレス・レジスタ。 １０はバッファ・メモリ、１５は共有メモリ、１６は通
常のデータ処理装置、１７はタグ附きデータ処理装置を
表す。

Claims (2)

【特許請求の範囲】
1. （１）タグ部とポインタ部とが１語に構成され、当該１
   語を単位として処理が実行されるデータ処理装置を有す
   るデータ処理システムにおいて、主メモリ上に上記ポイ
   ンタ部の内容が格納されるポインタ域と上記タグ部の内
   容が格納されるタグ域とを互いに関連づけられた異なる
   領域をとって格納するよう構成されると共に、上記主メ
   モリの写しがブロック単位で格納されるバッファ・メモ
   リ上において上記各語を構成する上記タグ部の内容と上
   記ポインタ部の内容とが単一のアクセスによってリード
   可能に格納されて構成されることを特徴とするデータ処
   理システム。
2. （２）タグ部はポインタ部とが１語に構成された２＾ｐ
   ＋ｑ（但しｐとｑとは夫々１以上の正の整数）バイトを
   単位として処理が実行されるタグ附きデータ処理装置を
   有するデータ処理システムにおいて、上記タグ附きデー
   タ処理装置と、２＾ｐバイトを単位として処理が実行さ
   れるデータ処理装置と、２＾ｐバイトを単位としてアク
   セスが行われる主メモリとを共通バス上に連繋すると共
   に、上記主メモリ上に上記ポインタ部の内容２＾ｐバイ
   トが格納されるポインタ域と上記タグ部の内容ｑバイト
   が格納されるタグ域とを互いに異なる領域をとって格納
   し、かつ上記タグ附きデータ処理装置に対応するバッフ
   ァ・メモリ上において上記ポインタ部の内容２＾ｐバイ
   トと上記タグ部の内容ｑバイトとが２＾ｐ＋ｑバイトに
   まとめられた形で単一のアクセスによってリード可能に
   格納されて構成されることを特徴とするデータ処理シス
   テム。