JPS6151929A - プレ−ナ型半導体装置 - Google Patents
プレ−ナ型半導体装置Info
- Publication number
- JPS6151929A JPS6151929A JP17437684A JP17437684A JPS6151929A JP S6151929 A JPS6151929 A JP S6151929A JP 17437684 A JP17437684 A JP 17437684A JP 17437684 A JP17437684 A JP 17437684A JP S6151929 A JPS6151929 A JP S6151929A
- Authority
- JP
- Japan
- Prior art keywords
- semi
- film
- insulating film
- insulation film
- impurity region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はプレーナ型半導体装置に関し、特に、プレーナ
接合の耐圧向上およびリーク電流の抑制を図るパッシベ
ーション膜構造の改良に係る。
接合の耐圧向上およびリーク電流の抑制を図るパッシベ
ーション膜構造の改良に係る。
第２図は従来のプレーナ型半導体装置の断面図である。
同図において、１はＮ型シリコン基板である。該シリコ
ン基板１の主表面からは、所定の拡散深さでＰ＋型の不
に！物領賊２が形成されている。そして、シリコン基板
１の主表面には熱酸化膜３が形成され、該熱酸化股上に
アルミニウム配線層４が形成されている。このアルミニ
ウム配線層４は、熱酸化膜３に開孔されたコンタクトボ
ールを介して前記Ｐ＋型不純物領域２にオーミックコン
タクトされている。また、シリコン基板１の裏面にも、
アルミニウムの蒸着により基板電極５が形成されている
。なお、前記熱血化膜３はシリコン基板１表面のパッシ
ベーション膜として、或いはシリコン基板１とアルミニ
ウム配線層４との間の層間絶縁膜として機能している。
ン基板１の主表面からは、所定の拡散深さでＰ＋型の不
に！物領賊２が形成されている。そして、シリコン基板
１の主表面には熱酸化膜３が形成され、該熱酸化股上に
アルミニウム配線層４が形成されている。このアルミニ
ウム配線層４は、熱酸化膜３に開孔されたコンタクトボ
ールを介して前記Ｐ＋型不純物領域２にオーミックコン
タクトされている。また、シリコン基板１の裏面にも、
アルミニウムの蒸着により基板電極５が形成されている
。なお、前記熱血化膜３はシリコン基板１表面のパッシ
ベーション膜として、或いはシリコン基板１とアルミニ
ウム配線層４との間の層間絶縁膜として機能している。
プレーナ型半導体装置において、上記のような構造は極
めて普遍的且つ必然的なものである。但し、パッシベー
ション膜ないし層間絶縁膜の構造については、上記第２
図の以外に、例えば第３図に示す構造のものが従来から
知られている。
めて普遍的且つ必然的なものである。但し、パッシベー
ション膜ないし層間絶縁膜の構造については、上記第２
図の以外に、例えば第３図に示す構造のものが従来から
知られている。
即ち、第３図のプレーナ型半導体装置では、第２図にお
ける熱酸化膜３の代りに半絶縁性ＩＩ！ｉＩ６およびＣ
ＶＤ−８ｉ０２膜７の積層膜が用いられている。半絶縁
性膜６としては、酸素を含む多結晶シリコン膜、或いは
水素添加により安定化されたアモルファスシリコン層が
用いられる。なお、半絶縁性膜６はＰ＋型不純物領域の
接合境界およびその近傍上に亙って形成され、またアル
ミニウム配線層４と接触しないように両者の間には必ず
ＣＶＤ−３ｉＯ２膜７が介在されている。その他の基本
的な構造は全て第２図の場合と同じである。
ける熱酸化膜３の代りに半絶縁性ＩＩ！ｉＩ６およびＣ
ＶＤ−８ｉ０２膜７の積層膜が用いられている。半絶縁
性膜６としては、酸素を含む多結晶シリコン膜、或いは
水素添加により安定化されたアモルファスシリコン層が
用いられる。なお、半絶縁性膜６はＰ＋型不純物領域の
接合境界およびその近傍上に亙って形成され、またアル
ミニウム配線層４と接触しないように両者の間には必ず
ＣＶＤ−３ｉＯ２膜７が介在されている。その他の基本
的な構造は全て第２図の場合と同じである。
〔１１ｒ頭技術の問題点）
第２図の構造でアルミニウム配線層４に負、基板電極に
正の電圧を印加してプレーナ型半導体装置を動作させた
場合、Ｐ＋型不純物領域２とＮ型基板１どのＰＮ接合に
加わる逆バイアスによる空乏層の広がりが広いほど接合
耐圧は高くなる。従って、Ｐ”型不純物領域２の濃度お
よび深さが一定であるとすれば、Ｎ型シリコン基板１の
ドナー密度が小さいほど接合耐圧は大きくなる。ところ
が、第２図の構造では基板１の表面を直接覆う熱酸化膜
３をパッシベーション膜に用いているため、３ｉ０２／
Ｓｉ界面に特徴的に発生する十の固定電荷を有している
。更に、この界面には基板１の表面を汚染しているＮａ
＋イオン等をトラップするようなエネルギーレベルが形
成され、これらの＋イオンが前記界面に集積きれている
ため、第２図にあける熱酸化膜３と基板１との界面には
かなりの正電荷が帯電されている。この正電荷は電子を
引き寄せるため、シリコン基板１の主表面側では内部よ
りも電子密度が大きくなっている。その結果、ドナー密
度の小さいシリコン基板１を用いたとしても実質的には
ドナー密度の高い基板を使用したのと同じことになり、
プレーナ接合の耐圧が低下してしまうという問題があっ
た。
正の電圧を印加してプレーナ型半導体装置を動作させた
場合、Ｐ＋型不純物領域２とＮ型基板１どのＰＮ接合に
加わる逆バイアスによる空乏層の広がりが広いほど接合
耐圧は高くなる。従って、Ｐ”型不純物領域２の濃度お
よび深さが一定であるとすれば、Ｎ型シリコン基板１の
ドナー密度が小さいほど接合耐圧は大きくなる。ところ
が、第２図の構造では基板１の表面を直接覆う熱酸化膜
３をパッシベーション膜に用いているため、３ｉ０２／
Ｓｉ界面に特徴的に発生する十の固定電荷を有している
。更に、この界面には基板１の表面を汚染しているＮａ
＋イオン等をトラップするようなエネルギーレベルが形
成され、これらの＋イオンが前記界面に集積きれている
ため、第２図にあける熱酸化膜３と基板１との界面には
かなりの正電荷が帯電されている。この正電荷は電子を
引き寄せるため、シリコン基板１の主表面側では内部よ
りも電子密度が大きくなっている。その結果、ドナー密
度の小さいシリコン基板１を用いたとしても実質的には
ドナー密度の高い基板を使用したのと同じことになり、
プレーナ接合の耐圧が低下してしまうという問題があっ
た。
これに対して第３図のパッシベーション膜構造は、上記
第２図の構造における接合耐圧低下の問題を解決するた
めに提案されたものである。即ち、この場合にはシリコ
ン基板１の主表面に接触しているのが半絶縁性多結晶シ
リコン膜または半絶縁性アモルファスシリコンｐｌＡ６
であるため、両者の接合界面には第２図の（を造におけ
るような電荷の蓄積が発生せず、従って接合耐圧低下の
問題も生じない。
第２図の構造における接合耐圧低下の問題を解決するた
めに提案されたものである。即ち、この場合にはシリコ
ン基板１の主表面に接触しているのが半絶縁性多結晶シ
リコン膜または半絶縁性アモルファスシリコンｐｌＡ６
であるため、両者の接合界面には第２図の（を造におけ
るような電荷の蓄積が発生せず、従って接合耐圧低下の
問題も生じない。
然し乍ら第３図の構造の場合、半絶縁性膜６は高抵抗で
はあるが完全に絶縁性ではないから、該半絶縁性膜６を
介してＰ＋型不純物領域２からＮ型シリコン基板１ヘリ
ーク電流が発生するという別の問題が生じていた。この
リーク電流の発生を回避するために半絶縁性膜６をＰ“
型領域２にかからないようにしたとすると、接合境界の
近傍でＣＶＤ−３ｉ０２膜７が直接シリコン基板１の表
面に接触することとなり、その界面に発生する十の固定
電荷により接合耐圧の低下を生じてしまう。
はあるが完全に絶縁性ではないから、該半絶縁性膜６を
介してＰ＋型不純物領域２からＮ型シリコン基板１ヘリ
ーク電流が発生するという別の問題が生じていた。この
リーク電流の発生を回避するために半絶縁性膜６をＰ“
型領域２にかからないようにしたとすると、接合境界の
近傍でＣＶＤ−３ｉ０２膜７が直接シリコン基板１の表
面に接触することとなり、その界面に発生する十の固定
電荷により接合耐圧の低下を生じてしまう。
本発明は上記事情に鑑みてなされたもので、パッシベー
ション膜を改良することによって高耐圧で且つリーク電
流の少ないプレーナ型半導体装置を提供するものである
。
ション膜を改良することによって高耐圧で且つリーク電
流の少ないプレーナ型半導体装置を提供するものである
。
〔発明の慨要〕
本発明によるプレーナ型半導体装置は、第一導電型の半
導体基板と、該半導体基板の主表面に形成された第二導
電型の不純物領域と、該不純物領域の接合境界およびそ
の近傍上を覆って形成された′；ＸＳ１の絶縁膜と、該
第１の絶縁股上を覆うと共に、この第１の絶縁膜が形成
されなかった部分では前記半導体基板の主表面を直接覆
う半絶縁性膜と、該半絶縁性膜の上を覆って形成された
Ｍ２の絶縁膜と、該第２の絶縁膜上にパターンニングさ
れると共に、コンタクトホールを介して前記不純物領域
および前記半絶縁性膜にオーミックコンタクトして形成
された電極とを具備したことを特徴とするものである。
導体基板と、該半導体基板の主表面に形成された第二導
電型の不純物領域と、該不純物領域の接合境界およびそ
の近傍上を覆って形成された′；ＸＳ１の絶縁膜と、該
第１の絶縁股上を覆うと共に、この第１の絶縁膜が形成
されなかった部分では前記半導体基板の主表面を直接覆
う半絶縁性膜と、該半絶縁性膜の上を覆って形成された
Ｍ２の絶縁膜と、該第２の絶縁膜上にパターンニングさ
れると共に、コンタクトホールを介して前記不純物領域
および前記半絶縁性膜にオーミックコンタクトして形成
された電極とを具備したことを特徴とするものである。
上記本発明のプレーナ型半導体装置では基本的に第３図
の半絶縁性膜を用いたパッシベーション構造を採用する
と共に、プレーナ接合近（労では第２図の熱酸化膜によ
るパッシベーション構造をａｔ用して前記半絶縁性膜と
半導体基板との間に絶縁膜を介在させ、且つ前記半絶縁
性膜と電極とをオーミックコンタクトさせた構造になっ
ている。
の半絶縁性膜を用いたパッシベーション構造を採用する
と共に、プレーナ接合近（労では第２図の熱酸化膜によ
るパッシベーション構造をａｔ用して前記半絶縁性膜と
半導体基板との間に絶縁膜を介在させ、且つ前記半絶縁
性膜と電極とをオーミックコンタクトさせた構造になっ
ている。
以下、第１図を参照して本発明の一実施例を説明する。
第１図は本発明の一実施例になるプレーナ型半導体装置
の断面図である。同図において、第２図および第３図と
同じ部分には同一の参照番号が付されている。即ち、１
はＮ型半導体基板、２はＰ＋型不耗物領域、３は熱煎化
膜、５は基板電極、６は酸素を含む多結晶シリコンから
なる半絶縁性膜、７はＣＶＤ−３ｉ［Ｊ２膜である。図
から明らかなように、この実施例におけるパッシベーシ
ョン膜の構造は基本的には第３図の場合と同様、半絶縁
性膜６とＣＶＤ−３ｉ○２膜７の積層膜がらなっている
。（［ｉ Ｉ、、Ｐ＋型不純物領域２の境界上およびそ
の近１労上では、半絶縁性膜６の下に熱醇化Ｉｔｒ、！
３が介在さ机、半絶縁性膜６はＰ＋型不純物領域２に
オーミックコンタクトされていない。そして、コンタク
トホールを介しでＰ“型領戚２にオーミックコンタクト
したアルミニウムの電極配線層４′が形成されており、
且つ該電極配線層４′は同じコンタクトホールを介して
前記半絶縁性膜６にもオーミックコンタクトされている
。
の断面図である。同図において、第２図および第３図と
同じ部分には同一の参照番号が付されている。即ち、１
はＮ型半導体基板、２はＰ＋型不耗物領域、３は熱煎化
膜、５は基板電極、６は酸素を含む多結晶シリコンから
なる半絶縁性膜、７はＣＶＤ−３ｉ［Ｊ２膜である。図
から明らかなように、この実施例におけるパッシベーシ
ョン膜の構造は基本的には第３図の場合と同様、半絶縁
性膜６とＣＶＤ−３ｉ○２膜７の積層膜がらなっている
。（［ｉ Ｉ、、Ｐ＋型不純物領域２の境界上およびそ
の近１労上では、半絶縁性膜６の下に熱醇化Ｉｔｒ、！
３が介在さ机、半絶縁性膜６はＰ＋型不純物領域２に
オーミックコンタクトされていない。そして、コンタク
トホールを介しでＰ“型領戚２にオーミックコンタクト
したアルミニウムの電極配線層４′が形成されており、
且つ該電極配線層４′は同じコンタクトホールを介して
前記半絶縁性膜６にもオーミックコンタクトされている
。
上記実施例のプレーナ型半導体装置では、次の理由によ
って接合耐圧の向上およびリーク電流の防止を同時に達
成することができる。
って接合耐圧の向上およびリーク電流の防止を同時に達
成することができる。
まずリーク電流の防止について言えば、第１図の（ｂｆ
ｆ造から明らかなようにＰ“型不純物領戚２の接合境界
近傍上では熱酸化膜３が介在しており、半絶縁性１１！
Ｉ ６は直接シリコン基板１の表面を覆っていない。従
って、第３図におけるような電流のリークは防止されて
いる。他方、半絶縁性膜６が電極４′に接続されている
ことから、電極４′かセ ら直接に半絶縁性膜６
を介して基板１のＮ型領域へ流れるリーク電流が考えら
れるが、この経路によるリーク電流は半絶縁性ｗＡ６の
高抵抗により顕著に抑制されるため殆ど無視することが
できる。
ｆ造から明らかなようにＰ“型不純物領戚２の接合境界
近傍上では熱酸化膜３が介在しており、半絶縁性１１！
Ｉ ６は直接シリコン基板１の表面を覆っていない。従
って、第３図におけるような電流のリークは防止されて
いる。他方、半絶縁性膜６が電極４′に接続されている
ことから、電極４′かセ ら直接に半絶縁性膜６
を介して基板１のＮ型領域へ流れるリーク電流が考えら
れるが、この経路によるリーク電流は半絶縁性ｗＡ６の
高抵抗により顕著に抑制されるため殆ど無視することが
できる。
次にプレーナ接合の耐圧について考察すると、上記実施
例では半絶縁性膜６が直接シリコン基板表面を覆ってい
る部分と、両者の間に熱酸化膜３が介在する部分とが存
在するから、この夫々の部分について検討する必要があ
る。
例では半絶縁性膜６が直接シリコン基板表面を覆ってい
る部分と、両者の間に熱酸化膜３が介在する部分とが存
在するから、この夫々の部分について検討する必要があ
る。
半絶縁性膜６が直接に基板１を覆っている部分では両者
の界面に十の固定電荷は発生ぜず、また基板に接触して
いる部分の半絶縁性膜６は基板と同電位になるから、耐
圧的に第３図の場合と同様の効果が得られる。即ち、接
合に印加された逆バイアスによる電界は半絶縁性膜６に
直接覆われた基板領域にまでまで分布し、空乏層の延び
は当然に当該領域にまで達することになる。そして、こ
の領域には空乏層の延びを抑制する＋の固定電荷が存在
せず、従って耐圧の劣化が回避される。
の界面に十の固定電荷は発生ぜず、また基板に接触して
いる部分の半絶縁性膜６は基板と同電位になるから、耐
圧的に第３図の場合と同様の効果が得られる。即ち、接
合に印加された逆バイアスによる電界は半絶縁性膜６に
直接覆われた基板領域にまでまで分布し、空乏層の延び
は当然に当該領域にまで達することになる。そして、こ
の領域には空乏層の延びを抑制する＋の固定電荷が存在
せず、従って耐圧の劣化が回避される。
他方、半絶１象性膜６とシリコン基板１との間に熱酸化
膜３が介在されている部分についてみると、この部分で
は熱酸化膜３とシリコン基板１との界面に十の固定電荷
が存在している。しかし、この実施例では第２図の場合
と違って熱酸化膜３の上に半絶縁性膜６が存在し、該半
絶縁性膜６が電極４′に接続されている。しかも、半絶
壕性膜Ｇ中の電位勾配は直線的であるのに対し、シリコ
ン基板中では距離の２乗に比例した急激な電位勾配とな
るため、当該部分においては半絶縁性膜６によるフィー
ルドプレート効果が作用する電位関係となる。このフィ
ールドプレート効果が作用する結果、シリコン基板の表
層から重子が排斥されて実質的なドナー濃度が低下され
、これによって熱酸化膜３とシリコン基板１との界面に
発生した正電荷による影響は打ち消されることになる。
膜３が介在されている部分についてみると、この部分で
は熱酸化膜３とシリコン基板１との界面に十の固定電荷
が存在している。しかし、この実施例では第２図の場合
と違って熱酸化膜３の上に半絶縁性膜６が存在し、該半
絶縁性膜６が電極４′に接続されている。しかも、半絶
壕性膜Ｇ中の電位勾配は直線的であるのに対し、シリコ
ン基板中では距離の２乗に比例した急激な電位勾配とな
るため、当該部分においては半絶縁性膜６によるフィー
ルドプレート効果が作用する電位関係となる。このフィ
ールドプレート効果が作用する結果、シリコン基板の表
層から重子が排斥されて実質的なドナー濃度が低下され
、これによって熱酸化膜３とシリコン基板１との界面に
発生した正電荷による影響は打ち消されることになる。
従って、上記実施例によれば第１図の場合に比較して著
しく改善された接合耐圧を１昇ることができる。
しく改善された接合耐圧を１昇ることができる。
更に、上記の実施例では熱波化膜３の厚ざを第２図の場
合よりも薄くすることができ、例えば第２図の構造で膜
厚５μの熱酸化１１！３が必要とされる場合でも、上記
実施例における熱酸化膜３の厚さは２〜３μで済む。こ
れは、半絶縁性１１！Ｊ ６で電位降下が生じる結果、
熱酸化ｌ！ ３に加わる電圧が上記の実施例では第２図
の場合より小さくなるからである。第１図の構造で熱酸
化膜３の厚さを十分に厚くするとクラックが発生し易く
なるが、これは上記実施例ではクラック発生を防止でき
ることを意味している。
合よりも薄くすることができ、例えば第２図の構造で膜
厚５μの熱酸化１１！３が必要とされる場合でも、上記
実施例における熱酸化膜３の厚さは２〜３μで済む。こ
れは、半絶縁性１１！Ｊ ６で電位降下が生じる結果、
熱酸化ｌ！ ３に加わる電圧が上記の実施例では第２図
の場合より小さくなるからである。第１図の構造で熱酸
化膜３の厚さを十分に厚くするとクラックが発生し易く
なるが、これは上記実施例ではクラック発生を防止でき
ることを意味している。
なお、上記の実施例における半絶縁性１１５Ｉ６として
、酸素を含む多結晶シリコン膜の代りに、アモルファス
シリコン膜を用いてもよい。
、酸素を含む多結晶シリコン膜の代りに、アモルファス
シリコン膜を用いてもよい。
また、熱波化膜３の代りにＣＶＤ醇化膜やシリコン窒化
膜等、他の絶縁膜を用いることも可能である。
膜等、他の絶縁膜を用いることも可能である。
また、第１図に示す実施例においては電極４′が熱酸化
膜３の上に位置する程度とされているが、これは半絶縁
性Ｉｔ！ ６が基板１に直接接触する部分ぎることを示
す。
膜３の上に位置する程度とされているが、これは半絶縁
性Ｉｔ！ ６が基板１に直接接触する部分ぎることを示
す。
ｌズ上詳述したように、本発明によれば高耐圧で且つリ
ーク電流の少ないプレーナ型半導体装置を提供すること
ができ、且つクランク発生をも防止できる等、顕著な効
果が得られるものである。
ーク電流の少ないプレーナ型半導体装置を提供すること
ができ、且つクランク発生をも防止できる等、顕著な効
果が得られるものである。
第１図は本発明の一実施例になるプレーナ型半導体装置
を示す断面図、第２図および第３図は夫々従来のプレー
ナ型半導体装置を示す断面図である。 １・・・Ｎ型シリコン基板、２・・・Ｐ＋型不純物領域
、３・・・ｆ！醇化膜、４′・・・アルミニウム配線層
、５・・・基板電極、６・・・半絶縁性膜、７・・・Ｃ
ＶＯ−８ｉ ｏ？膜。
を示す断面図、第２図および第３図は夫々従来のプレー
ナ型半導体装置を示す断面図である。 １・・・Ｎ型シリコン基板、２・・・Ｐ＋型不純物領域
、３・・・ｆ！醇化膜、４′・・・アルミニウム配線層
、５・・・基板電極、６・・・半絶縁性膜、７・・・Ｃ
ＶＯ−８ｉ ｏ？膜。
Claims (4)
- （１）第一導電型の半導体基板と、該半導体基板の主表
面に形成された第二導電型の不純物領域と、該不純物領
域の接合境界およびその近傍上を覆って形成された第１
の絶縁膜と、該第１の絶縁膜上を覆うと共に、この第１
の絶縁膜が形成されなかつた部分では前記半導体基板の
主表面を直接覆う半絶縁性膜と、該半絶縁性膜の上を覆
つて形成された第２の絶縁膜と、該第２の絶縁膜上にパ
ターンニングされると共に、コンタクトホールを介して
前記不純物領域および前記半絶縁性膜にオーミックコン
タクトして形成された電極とを具備したことを特徴とす
るプレーナ型半導体装置。 - （２）前記半絶縁性膜が酸素を含む多結晶シリコン膜で
あることを特徴とする特許請求の範囲第１項記載のプレ
ーナ型半導体装置。 - （３）前記半絶縁性膜がアモルファスシリコン膜である
ことを特徴とする特許請求の範囲第１項記載のプレーナ
型半導体装置。 - （４）前記第１の絶縁膜が熱酸化膜であることを特徴と
する特許請求の範囲第１項、第２項、または第３項記載
のプレーナ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17437684A JPS6151929A (ja) | 1984-08-22 | 1984-08-22 | プレ−ナ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17437684A JPS6151929A (ja) | 1984-08-22 | 1984-08-22 | プレ−ナ型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6151929A true JPS6151929A (ja) | 1986-03-14 |
Family
ID=15977528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17437684A Pending JPS6151929A (ja) | 1984-08-22 | 1984-08-22 | プレ−ナ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6151929A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009142719A (ja) * | 2007-12-12 | 2009-07-02 | Tokyo Metropolitan Industrial Technology Research Institute | 揮発性有機物回収処理装置及びこれを有する揮発性有機物回収処理システム |
| US8377832B2 (en) * | 2008-09-05 | 2013-02-19 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
-
1984
- 1984-08-22 JP JP17437684A patent/JPS6151929A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009142719A (ja) * | 2007-12-12 | 2009-07-02 | Tokyo Metropolitan Industrial Technology Research Institute | 揮発性有機物回収処理装置及びこれを有する揮発性有機物回収処理システム |
| US8377832B2 (en) * | 2008-09-05 | 2013-02-19 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2243163B1 (en) | Igbt and method of producing the same | |
| US3602782A (en) | Conductor-insulator-semiconductor fieldeffect transistor with semiconductor layer embedded in dielectric underneath interconnection layer | |
| GB2261990A (en) | IGBT With integrated free-wheel diode | |
| JP2006173437A (ja) | 半導体装置 | |
| JP5601863B2 (ja) | 電力半導体装置 | |
| JPH0319712B2 (ja) | ||
| JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2001176883A (ja) | 高電圧半導体素子及びその製造方法 | |
| JP4631268B2 (ja) | 半導体装置 | |
| JP2017139289A (ja) | ダイオード | |
| JPS6151929A (ja) | プレ−ナ型半導体装置 | |
| JPS58500388A (ja) | Ｐｎ接合を有するプレ−ナ半導体デバイス | |
| JPWO2006022287A1 (ja) | サージ保護用半導体装置 | |
| JP2012004466A (ja) | 半導体装置 | |
| KR100333107B1 (ko) | 반도체장치 | |
| JP4029549B2 (ja) | 半導体装置 | |
| JP2712098B2 (ja) | 半導体装置 | |
| US5925899A (en) | Vertical type insulated gate bipolar transistor having a planar gate structure | |
| JPH03161970A (ja) | 固体撮像装置 | |
| US20240105830A1 (en) | Transistor structure and forming method thereof | |
| JPS60102770A (ja) | 半導体装置 | |
| JPS62126663A (ja) | 入力保護回路 | |
| JP2881907B2 (ja) | 電力用半導体装置 | |
| JPH0516196B2 (ja) | ||
| JPH03171774A (ja) | 高耐圧プレーナ素子 |