JPS6151670A - ビデオ信号処理装置 - Google Patents
ビデオ信号処理装置Info
- Publication number
- JPS6151670A JPS6151670A JP17392884A JP17392884A JPS6151670A JP S6151670 A JPS6151670 A JP S6151670A JP 17392884 A JP17392884 A JP 17392884A JP 17392884 A JP17392884 A JP 17392884A JP S6151670 A JPS6151670 A JP S6151670A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal
- ccd
- dip
- 5pike
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ビデオ信号処理装置に関する。特に、ビデオ
信号量子化におけるＣＯＤ （電荷・結合デバイス）に
一時蓄積されたビデオ信号の補正技術に関する。
信号量子化におけるＣＯＤ （電荷・結合デバイス）に
一時蓄積されたビデオ信号の補正技術に関する。
第７図は従来のビデオ信号処理装置のブロック構成図で
ある。図面符号１はＣＣＤ部、２はアンプ部、３はＡ／
Ｄ変換部、４はビデオ処理部である。信号ａはＣＣＤ部
からアンプ部へのアナログビデオ信号であり、信号すは
ＣＣＤ部からのビデオ信号の増幅後のアナログビデオ信
号であり、信号ｅは信号すをＡＤ変換した後のディジク
ルビデオ信号である。
ある。図面符号１はＣＣＤ部、２はアンプ部、３はＡ／
Ｄ変換部、４はビデオ処理部である。信号ａはＣＣＤ部
からアンプ部へのアナログビデオ信号であり、信号すは
ＣＣＤ部からのビデオ信号の増幅後のアナログビデオ信
号であり、信号ｅは信号すをＡＤ変換した後のディジク
ルビデオ信号である。
ＣＯＤエレメントの黒方向への異状出力（黒キズ）であ
るディップ（Ｄ１．Ｐ）およびＣＣＤエレメントの白方
向への異状出力（白キズ）であるスパイク（ＳＰＩＫＥ
）のあるＣＣＤエレメントは不良品として使用しないよ
うにすることが望ましい。しかし、完全に異状出力のな
いＣＣＤエレメントはきわめて少なく、完全に異状のな
いものばかりを選ぶと歩留りが著しく悪くなる。
るディップ（Ｄ１．Ｐ）およびＣＣＤエレメントの白方
向への異状出力（白キズ）であるスパイク（ＳＰＩＫＥ
）のあるＣＣＤエレメントは不良品として使用しないよ
うにすることが望ましい。しかし、完全に異状出力のな
いＣＣＤエレメントはきわめて少なく、完全に異状のな
いものばかりを選ぶと歩留りが著しく悪くなる。
光学センサ部などから出力されるアナログビデオ信号を
ディジタル化し量子化処理する上で、一応良品として選
択されたＣＯＤからのアナログビデオ信号を使用してい
るが、その良品ＣＯＤエレメント数が少なく、完全に安
定したビデオ信号を得にくい。例えばＣＯＤにおける不
良品項目は、Ｖｏｕｔ 、ＶＲ’ 、ＴＯＴＡＬ Ｐ
ＲＮＶ、○／Ｅ。
ディジタル化し量子化処理する上で、一応良品として選
択されたＣＯＤからのアナログビデオ信号を使用してい
るが、その良品ＣＯＤエレメント数が少なく、完全に安
定したビデオ信号を得にくい。例えばＣＯＤにおける不
良品項目は、Ｖｏｕｔ 、ＶＲ’ 、ＴＯＴＡＬ Ｐ
ＲＮＶ、○／Ｅ。
ＡＤＳ、ＤＳＮＶ、ＤＩＰ、５ＰＩＫＥなどあるが、本
発明はそのうちのディップ（ＩＥＩＩＰ）、スパイク（
ＳＰＩＫＥ）のあるＣＯＤについて、本発明の補正を行
い安定したビデオ信号に近いビデオ信号を得られるビデ
オ信号処理装置を提供することを目的とする。
発明はそのうちのディップ（ＩＥＩＩＰ）、スパイク（
ＳＰＩＫＥ）のあるＣＯＤについて、本発明の補正を行
い安定したビデオ信号に近いビデオ信号を得られるビデ
オ信号処理装置を提供することを目的とする。
〔問題点を解決するための手段〕
本発明は、ＣＣＤを用いた光学的に入力される文字、イ
メージなどのビデオ信号を量子化装置に用いるＣＯＤに
おいてディップ（ＤＩＰ）およびスパイク（ＳＰＩＫＥ
）について、ＣＯＤの良品判別機（ＣＣＤテスタなと）
によって上記ＣＣＤのＤＩＰ、５ＰＩＫＥの情報をプロ
グラマブルな記憶素子に入力しておく。この入力情報は
、上記ＣＯＤの各１ビツトごとの種々のビデオ信号レベ
ルに対応するＤＩＰおよび５ＰＩＫＥ信号レベルである
ｂ上記ＣＯＤから出力されるアナログビデオ信号をディ
ジタル化し、上記ディジタルビデオ信号と上記ＣＯＤの
ＤＩＰ、５ＰＩＫＥ情報が入力されたプログラマブルな
記憶素子とを入力とする演算（加算、減算等）回路を用
いて、上記ＣＣＤの各１ビツトごとの種々のビデオ信号
レベルに対応するＤＩＰおよび５ＰＩＫＥを補正し、Ｄ
ＩＰおよび５ＰＩＫＥの少ない安定したビデオ信号を得
て、量子化処理部へ送ることができるように構成するこ
とを特徴とする。
メージなどのビデオ信号を量子化装置に用いるＣＯＤに
おいてディップ（ＤＩＰ）およびスパイク（ＳＰＩＫＥ
）について、ＣＯＤの良品判別機（ＣＣＤテスタなと）
によって上記ＣＣＤのＤＩＰ、５ＰＩＫＥの情報をプロ
グラマブルな記憶素子に入力しておく。この入力情報は
、上記ＣＯＤの各１ビツトごとの種々のビデオ信号レベ
ルに対応するＤＩＰおよび５ＰＩＫＥ信号レベルである
ｂ上記ＣＯＤから出力されるアナログビデオ信号をディ
ジタル化し、上記ディジタルビデオ信号と上記ＣＯＤの
ＤＩＰ、５ＰＩＫＥ情報が入力されたプログラマブルな
記憶素子とを入力とする演算（加算、減算等）回路を用
いて、上記ＣＣＤの各１ビツトごとの種々のビデオ信号
レベルに対応するＤＩＰおよび５ＰＩＫＥを補正し、Ｄ
ＩＰおよび５ＰＩＫＥの少ない安定したビデオ信号を得
て、量子化処理部へ送ることができるように構成するこ
とを特徴とする。
本発明ハＣＣＤ工しメ７ ト（７）Ｄ Ｉ Ｐ、 Ｓ
Ｐ Ｉ ＫＥの各番地ごとのデータによりその補正を行
い、全体に欠点を補正し、安定なビデオ信号が得られ、
この補正によって従来不良とされたエレメントを 。
Ｐ Ｉ ＫＥの各番地ごとのデータによりその補正を行
い、全体に欠点を補正し、安定なビデオ信号が得られ、
この補正によって従来不良とされたエレメントを 。
使用できるようにし、歩留りを向上しコストダウンに導
く。
く。
次に本発明の実施例について添付図面を参照して説明す
る。
る。
第１図は本発明の実施例装置のブロック構成図である。
はじめに本発明の実施例の第１図と従来の方式第７図と
を比較すると、図面符号５のｃｃＤＤＩＰ・５ＰＩＫＥ
補正部が第７図にＡ／Ｄ変換部３とビデオ処理部４の間
に設けられ、またこれによって、従来例第７図のＣＣＤ
部１と本発明実施例第１図のＣＣＤ部１とは内容的には
異なる点がある。すなわち従来のＣＣＤ部１では、ＤＩ
Ｐおよび５ＰＩＫＥ（欠点）のほとんどないｃｃＤ（エ
レメント）だけ使用されてあり、本発明実施例において
は新設のＤＩＰ−３ＰＩＫＥ補正部５によって補正でき
得る範囲内のＤＩＰおよび５ＰＩＫＥのあるＣＣＤが使
われている。
を比較すると、図面符号５のｃｃＤＤＩＰ・５ＰＩＫＥ
補正部が第７図にＡ／Ｄ変換部３とビデオ処理部４の間
に設けられ、またこれによって、従来例第７図のＣＣＤ
部１と本発明実施例第１図のＣＣＤ部１とは内容的には
異なる点がある。すなわち従来のＣＣＤ部１では、ＤＩ
Ｐおよび５ＰＩＫＥ（欠点）のほとんどないｃｃＤ（エ
レメント）だけ使用されてあり、本発明実施例において
は新設のＤＩＰ−３ＰＩＫＥ補正部５によって補正でき
得る範囲内のＤＩＰおよび５ＰＩＫＥのあるＣＣＤが使
われている。
ここに本発明のＣＣＤＤＩＰ−３ＰＩＫＥ補正部５の方
式および回路を第２図によって説明する。
式および回路を第２図によって説明する。
通常ＣＯＤ （エレメント）は完全な良品が少なく、個
々のＣＯＤによって特性が異なる。本発明はＣＣＤの不
良品項目の一つであるＤＩＰおよび５ＰＩＫＥのあるＣ
ＣＤを良品と同様のビデオ処理動作を行えるようにする
ことを目的としている。個々のＣＯＤ （エレメント）
はそれぞれＤＩＰおよび５ＰＩＫＥの特性が異なる。上
記ＤＴＰおよびＳＰＩＭＥがビデオ信号レベルに対応し
て変化するもの、あるいはビデオ信号レベルに無関係に
一定値なものとがある。それらの特性の情報を１ビツト
毎に記憶させておく素子を用いることにより、ＤＩＰお
よびＳＰ、ＩＫＥの上記アドレスのビデオ信号１ビツト
を補正する。したがって、このｃｃＤのＤ Ｉ Ｐ、Ｓ
Ｐ Ｉ ＫＥの情報が入力されているプログラマブルな
記憶素子には、例えば、このＤＩＰおよびＳＰＩＭＥが
、ビデオ信号レベルによってそれぞれ変化するならば、
各ビデオレベル（実施例では４レベルにわけた。）毎の
このビデオ信号とＤＩＰ、５ＰＩＫＥとのレベル差を人
力しておく。またこのＤＩＰおよび５ＰＩＫＥが、ビデ
オ信号レベルによって変化しない一定レベルならそれぞ
れのビデオレベル毎には、このビデオ信号とＤＩＰ、Ｓ
ＰＩＭＥとの一定レベル差を入力しておく。
々のＣＯＤによって特性が異なる。本発明はＣＣＤの不
良品項目の一つであるＤＩＰおよび５ＰＩＫＥのあるＣ
ＣＤを良品と同様のビデオ処理動作を行えるようにする
ことを目的としている。個々のＣＯＤ （エレメント）
はそれぞれＤＩＰおよび５ＰＩＫＥの特性が異なる。上
記ＤＴＰおよびＳＰＩＭＥがビデオ信号レベルに対応し
て変化するもの、あるいはビデオ信号レベルに無関係に
一定値なものとがある。それらの特性の情報を１ビツト
毎に記憶させておく素子を用いることにより、ＤＩＰお
よびＳＰ、ＩＫＥの上記アドレスのビデオ信号１ビツト
を補正する。したがって、このｃｃＤのＤ Ｉ Ｐ、Ｓ
Ｐ Ｉ ＫＥの情報が入力されているプログラマブルな
記憶素子には、例えば、このＤＩＰおよびＳＰＩＭＥが
、ビデオ信号レベルによってそれぞれ変化するならば、
各ビデオレベル（実施例では４レベルにわけた。）毎の
このビデオ信号とＤＩＰ、５ＰＩＫＥとのレベル差を人
力しておく。またこのＤＩＰおよび５ＰＩＫＥが、ビデ
オ信号レベルによって変化しない一定レベルならそれぞ
れのビデオレベル毎には、このビデオ信号とＤＩＰ、Ｓ
ＰＩＭＥとの一定レベル差を入力しておく。
本発明は、上記のようなＣＯＤのＤＩＰおよび５ＰＩＫ
Ｅの情幸Ｕを入力したプログラマブルな記憶素子を用い
ることにより、このＤＩＰおよびＳＰ Ｉ Ｋ Ｅを含
むビデオ信号を補正する。例えばアナログビデオ信号が
第３図であるとする。第３図をディジタル化した信号を
第４図に示す。この第４図のＤＩＰおよび５ＰＩＫＥの
部分の拡大した図を第５図に示す。
Ｅの情幸Ｕを入力したプログラマブルな記憶素子を用い
ることにより、このＤＩＰおよびＳＰ Ｉ Ｋ Ｅを含
むビデオ信号を補正する。例えばアナログビデオ信号が
第３図であるとする。第３図をディジタル化した信号を
第４図に示す。この第４図のＤＩＰおよび５ＰＩＫＥの
部分の拡大した図を第５図に示す。
図中５ＰＩＫＥは、本発明実施例第１図のＣ信号の中の
ＣＯ２信号であり、そのアドレスはＡＤ２である。ＤＩ
Ｐは、Ｃ信号のなかのＣＯ８信号でありそのアドレスは
ＡＤ８である。補正は、ＣＣＤのアドレス（ＡＤ２）が
選択されると実際はＣＯ２信号レベルしかないが、この
ＣＣＤの５ＰＩＫＥの情報（このビデオ信号レベルに対
応した５ＰＩＫＥレベルとの差レベル）をＣ０２（８号
レベルに加算した信号（Ｃ０２″信号）を量子化処理を
行うビデオ処理部へ転送する。またアドレスＡＤ８が選
択されると実際はＣ０８信号レベルであるが、このＣＯ
ＤのＤＩＰの情報（このビデオ信号レベルに対応したＤ
ＩＰレベルとの差レベル）をＣＯ８信号レベルから減算
した信号（ＣＯ８’信号）をビデオ処理部へ転送する。
ＣＯ２信号であり、そのアドレスはＡＤ２である。ＤＩ
Ｐは、Ｃ信号のなかのＣＯ８信号でありそのアドレスは
ＡＤ８である。補正は、ＣＣＤのアドレス（ＡＤ２）が
選択されると実際はＣＯ２信号レベルしかないが、この
ＣＣＤの５ＰＩＫＥの情報（このビデオ信号レベルに対
応した５ＰＩＫＥレベルとの差レベル）をＣ０２（８号
レベルに加算した信号（Ｃ０２″信号）を量子化処理を
行うビデオ処理部へ転送する。またアドレスＡＤ８が選
択されると実際はＣ０８信号レベルであるが、このＣＯ
ＤのＤＩＰの情報（このビデオ信号レベルに対応したＤ
ＩＰレベルとの差レベル）をＣＯ８信号レベルから減算
した信号（ＣＯ８’信号）をビデオ処理部へ転送する。
以上のような繰り返しを行うことにより実際にはＣＯ２
信号およびＣＯ８信号のような５ＰＩＫＥおよびＤＩＰ
があるにもかかわらず、ビデオ処理部にはＣＯ２”信号
およびＣ０８１信号が転送される。
信号およびＣＯ８信号のような５ＰＩＫＥおよびＤＩＰ
があるにもかかわらず、ビデオ処理部にはＣＯ２”信号
およびＣ０８１信号が転送される。
したがってビデオ処理部においてＤＩＰ、５ＰＩＫＥの
ない安定したビデオ信号を量子化することができ、良品
のＣ’ＣＤを使用したのと同じ動作を行う。以上の補正
方式を第６図に示す。
ない安定したビデオ信号を量子化することができ、良品
のＣ’ＣＤを使用したのと同じ動作を行う。以上の補正
方式を第６図に示す。
第２図は上記ＣＣＤＤＩＰ−ＳＰＩＫＥ補正部の詳細図
である。信号Ｃはレベル変換回路５１と演算回路５３に
人力し、レベル変換回路５１の出力ｆとアドレス信号ｇ
とはプログラマブルな記憶素子５２を介して信号ｈ−，
ｉで演算回路５３に入力する。演算回路５３の出力は信
号ｄである。信号Ｃは第１図のビデオ信号Ａ／Ｄ変換部
３の出力信号であり、ＣＣＤＣｌＯ２ＩＰおよび５ＰＩ
ＫＥを含むディジタルビデオ信号である。信号ｇはこの
ＣＯＤの１ビット単位のアドレス信号である。信号ｆは
信号Ｃを数レベルにわけた信号であり、本実施例では、
４レベルにわけた信号である。プログラマブル記憶素子
５２はこのＣＣＤのＤＩＰおよび５ＰＩＫＥの情報（こ
のビデオ信号レベルに対応したＤＩＰＳＳＰＩＫＥとの
差レベル）を入力したプログラマブルな記憶素子であり
、このプログラマブルな記憶素子のアドレス部に信号ｆ
と信号ｇが入力され、それに対応するＤＩＰあるいはＳ
Ｐ １． ＫＥかを表す信号（信号ｈ）を出力し、ま
たこのビデオ信号レベルに対応したＤＩＰ、ＳＰＩＭＥ
との差レベル信号（信号ｉ）を出力する。演算回路５３
は、信号Ｃと信号りと信号ｉを人力とするプログラマブ
ルな記憶素子（あるいはランダムロジ・ツク回路）５２
において、このビデオ信号ＣのＤＩＰおよび５ＰＩＫＥ
を信号りのＤＩＰ時は信号Ｃから信号ｉを減算し、信号
りの５ＰＩＫＢ時は信号Ｃから信号ｉを加算し、ビデオ
処理部４−転送する（信号ｄ）。
である。信号Ｃはレベル変換回路５１と演算回路５３に
人力し、レベル変換回路５１の出力ｆとアドレス信号ｇ
とはプログラマブルな記憶素子５２を介して信号ｈ−，
ｉで演算回路５３に入力する。演算回路５３の出力は信
号ｄである。信号Ｃは第１図のビデオ信号Ａ／Ｄ変換部
３の出力信号であり、ＣＣＤＣｌＯ２ＩＰおよび５ＰＩ
ＫＥを含むディジタルビデオ信号である。信号ｇはこの
ＣＯＤの１ビット単位のアドレス信号である。信号ｆは
信号Ｃを数レベルにわけた信号であり、本実施例では、
４レベルにわけた信号である。プログラマブル記憶素子
５２はこのＣＣＤのＤＩＰおよび５ＰＩＫＥの情報（こ
のビデオ信号レベルに対応したＤＩＰＳＳＰＩＫＥとの
差レベル）を入力したプログラマブルな記憶素子であり
、このプログラマブルな記憶素子のアドレス部に信号ｆ
と信号ｇが入力され、それに対応するＤＩＰあるいはＳ
Ｐ １． ＫＥかを表す信号（信号ｈ）を出力し、ま
たこのビデオ信号レベルに対応したＤＩＰ、ＳＰＩＭＥ
との差レベル信号（信号ｉ）を出力する。演算回路５３
は、信号Ｃと信号りと信号ｉを人力とするプログラマブ
ルな記憶素子（あるいはランダムロジ・ツク回路）５２
において、このビデオ信号ＣのＤＩＰおよび５ＰＩＫＥ
を信号りのＤＩＰ時は信号Ｃから信号ｉを減算し、信号
りの５ＰＩＫＢ時は信号Ｃから信号ｉを加算し、ビデオ
処理部４−転送する（信号ｄ）。
以上のような回路構成により、ＤＩＰおよび５ＰＩＫＥ
のあるＣＣＤ （エレメント）を使用しても、ＤＩＰお
よび５ＰＩＫＥのないＣＣＤ （エレメント）と同様な
良好な動作を行う。
のあるＣＣＤ （エレメント）を使用しても、ＤＩＰお
よび５ＰＩＫＥのないＣＣＤ （エレメント）と同様な
良好な動作を行う。
本発明は、以上説明したように、ＣＣＤＤ Ｉ Ｐ・５
ＰＩＫＢ補正方式を用いることにより、ＤＩＰ−３ＰＩ
ＫＢのあるＣＣＤを使用することができることになり、
従来以上に安定したビデオ信号を得ることができ、ＣＯ
Ｄのコストにおいても低下できる効果がある。
ＰＩＫＢ補正方式を用いることにより、ＤＩＰ−３ＰＩ
ＫＢのあるＣＣＤを使用することができることになり、
従来以上に安定したビデオ信号を得ることができ、ＣＯ
Ｄのコストにおいても低下できる効果がある。
第１図は本発明実施例装置のブロック構成図。
第２図は第１図のＣＣＤ’Ｄ ＩＰ −ＳＰ ＥＸＥ補
正部のブロック構成詳細図。 第３図は第１図のアンプ部出力のアナログビデオ信号図
。 第４図は第１図のアンプ部出力のアナログビデオ信号図
。 第５図は第４図信号の一部分の拡大詳細図。 第６図は第５図信号の補正後の詳細図。 第７図は従来例装置のブロック構成図。 １・・・ＣＣＤ部、２・・・アンプ部、３・・・Ａ／Ｄ
変換部、４・・・ビデオ処理部、５・・・ＣＣＤＤＩＰ
−ＳＰＩＫＥ補正部、５１・・・レヘル変換回路、５２
・・・プログラマブル記憶素子、５３・・・演算回路、
ａ、ｂ、ｃ、ｄ、ｅ、ｆ、ｇ、ｈ、 ｉ・−信号、Ａ
Ｄ ・・・アドレス。
正部のブロック構成詳細図。 第３図は第１図のアンプ部出力のアナログビデオ信号図
。 第４図は第１図のアンプ部出力のアナログビデオ信号図
。 第５図は第４図信号の一部分の拡大詳細図。 第６図は第５図信号の補正後の詳細図。 第７図は従来例装置のブロック構成図。 １・・・ＣＣＤ部、２・・・アンプ部、３・・・Ａ／Ｄ
変換部、４・・・ビデオ処理部、５・・・ＣＣＤＤＩＰ
−ＳＰＩＫＥ補正部、５１・・・レヘル変換回路、５２
・・・プログラマブル記憶素子、５３・・・演算回路、
ａ、ｂ、ｃ、ｄ、ｅ、ｆ、ｇ、ｈ、 ｉ・−信号、Ａ
Ｄ ・・・アドレス。
Claims (1)
- （１）ビデオ信号を一時蓄積する電荷結合デバイス（Ｃ
ＣＤ）による蓄積手段と、 この蓄積手段の出力信号をディジタル信号に変換するア
ナログディジタル変換手段と を備えたビデオ信号処理装置において、 上記アナログディジタル変換手段の出力に上記電荷結合
デバイスの欠落による情報の誤りを補正する補正手段を
備え、 この補正手段は、 上記電荷結合デバイスの試験結果に基づきあらかじめそ
の欠落がある位置の情報が記録されたプログラマブル記
憶素子と、 上記アナログディジタル変換手段の出力信号をこの記憶
素子の読出し情報により補正する演算回路と を備えたことを特徴とするビデオ信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17392884A JPS6151670A (ja) | 1984-08-21 | 1984-08-21 | ビデオ信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17392884A JPS6151670A (ja) | 1984-08-21 | 1984-08-21 | ビデオ信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6151670A true JPS6151670A (ja) | 1986-03-14 |
Family
ID=15969668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17392884A Pending JPS6151670A (ja) | 1984-08-21 | 1984-08-21 | ビデオ信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6151670A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5028938A (ja) * | 1973-07-16 | 1975-03-24 | ||
| JPS5965472A (ja) * | 1982-10-07 | 1984-04-13 | Toshiba Corp | 固体イメ−ジセンサ |
| JPS5972163A (ja) * | 1982-10-15 | 1984-04-24 | Fujitsu Ltd | イメ−ジセンサの感度差補正方式 |
-
1984
- 1984-08-21 JP JP17392884A patent/JPS6151670A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5028938A (ja) * | 1973-07-16 | 1975-03-24 | ||
| JPS5965472A (ja) * | 1982-10-07 | 1984-04-13 | Toshiba Corp | 固体イメ−ジセンサ |
| JPS5972163A (ja) * | 1982-10-15 | 1984-04-24 | Fujitsu Ltd | イメ−ジセンサの感度差補正方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0247914B2 (ja) | ||
| US4355337A (en) | Method of restoring pictures with high density | |
| JPH0877340A (ja) | 走査システムのためのオフセット及び利得補正を決定する方法 | |
| GB2244407A (en) | Color image reading apparatus | |
| US5565916A (en) | Automatic channel gain and offset balance for video cameras employing multi-channel sensors | |
| JPS6151670A (ja) | ビデオ信号処理装置 | |
| US4858023A (en) | Image read apparatus | |
| JPS6135751B2 (ja) | ||
| JPS6129275A (ja) | 中間調画像の補正方法 | |
| JP2685545B2 (ja) | 歪補正回路 | |
| JP3197909B2 (ja) | 電子スチルカメラの階調改善回路 | |
| JPS5820063A (ja) | 画像処理装置 | |
| JPH03155279A (ja) | 画像入力装置 | |
| JPS63301373A (ja) | 画像処理における濃度変換方式 | |
| JPS60102063A (ja) | 画像信号補正装置 | |
| JPS5827279A (ja) | 映像信号処理装置 | |
| JPH05227432A (ja) | 画像処理装置 | |
| JPH04184576A (ja) | 画像処理装置 | |
| JPS6378668A (ja) | 画像読取装置 | |
| JPH02216973A (ja) | 画像信号補正装置 | |
| JPS59196662A (ja) | 画像処理方式 | |
| JPS61175879A (ja) | 画像入力装置 | |
| JPS63270150A (ja) | カラー画像処理装置 | |
| JP2000101838A (ja) | 画像読取装置 | |
| JPH04144482A (ja) | 原稿読取装置 |