JPS61500521A - 高抵抗及び低抵抗領域を有する３−５族化合物半導体デバイスの製作 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 高抵抗及び低抵抗領域全有するｍ　−Ｖ族化合物半導体デバイスの製作 本発明の背景 本発明は高低抵及び低抵抗領域を有するｍ−ｖ族化合物半導体デバイス、特にそ のような構造を用いて埋込み相互接続が実現される集積回路の製作に係る。

集積回路は典型的な場合、単一の半導体ウェハ中て形成された複数のデバイス（ たとえば、部品又は回路）を含む。デバイスはたとえばｐｎ接合分離、エッチさ れた溝による分離又は酸化物分離のような、各種の技術により、相互に電気的に 分離することができる。ウェハ表面上の金属パターンは、選択されたデバイスの アドレス指定を【７たり、あるいはそれらを相互に接続するために用いられる。

しかし、一般にデバイスの相互接続又はアドレス指定には、これらの機能を達成 するために、埋込み半導体チャネルは含まれない。そのような埋込みチャネルを 用いることは、そのようなデバイスの設計に著しい柔軟性がつけ加わるために望 せしい。

本発明の要約 本発明に従うど、■−Ｖ族化合物材料の特性が、有利に利用される。すなわち、 それらはイオン注入をした時、高抵抗となるが、子の後ｍｌｌ　Ｎされた熱処理 を行うと、アニーリング温度、材料組成及びそれらに導入されたドーパントに基 本的に依存して、低抵抗に変ったり、あるいは高抵抗のままである。これらの特 性のため、ドーピングの異った■−ｖ族化合物層を交互にし、イオン注入と制御 された熱処理を用い、選択された層を低抵抗（又は導電性）にし、他の層を高抵 抗のままにすることにして集積回路に組立てることにより、埋込み半導体相互接 続及び埋込み半導体バスバーを、実現することが可能になる。高抵抗層はデバイ スを相互に電気的に分離するか、埋込み相互接続又はバスバーとして用いられる 低抵抗（又は高導電性）層の境界を規定するために使用できる。

図面の簡単な説明 第１図は本質的に同一の組成を有するがドーパントは異る■−Ｖ族化合物試料の 場合の抵抗率対アニーリング温度のグラフを示す概略図、 第２図は図中に示された温度における陽子照射及びアニーリング後の試料抵抗率 の、照射前のそれに対する比を表で示す図、 第３図はアニーリング後、イオン打込多層構造でいかに選択されたｎ形層が導電 性となり、選択されたｐ形層が高抵抗のままとなるような結果を生じるかを示す 概略図、 第４図は本発明の一実施例に従い、ｎ形層ｆ埋込み相互接続どして用いる集積回 路の概略図、第５図は本発明の別の実施例に従い、ｎ形層を埋込みバスバーとし て用いた集積口ｉδの概略金示す図、第６−８図（位本発明の更に別の実施９１ Ｊに従い、いかに異方：る高さにふ・け、テ、埋込み導電路が半導体構造に組立 １パられＺ、かを示す概略図である。。

詳細な記述 ＃ｘＱＡｌｘＡｓ（０＜ｘ＜　ｔ　）及ヒＩｎＰノ文５；＆ＩＩＩ−Ｖ族化合物 に、陽子、亀陽子又はヘリウムイ１゛ンのようなイ巧ンを照射し、九時、半導体 は損Ｓを受ける。イオンド・−・ズ量、伝導形及び態別組成のような多数のパラ メー・夕に依存１．゛Ｃ１損傷を受けた半導体は高抵抗（たとえば１０’−１０ ’Ω−、Ｉｎ　）にｌる。

一般に、陽子照射材料の抵抗は著しく安定である。しか１，２、ここで示すよう に、その後の熱処理にＬす、抵抗率は照射しない材料めそれ（又はそれに近いも の）に低下する。加えて、抵抗率が回復する程度は、材料中に導入されたドーパ ントに依存し、アニーリング条件、特にアニーリング温度に依存する。第１図は この特性を概略的に示す。二つの本質的に同一の材料に、異なるドーピングをす る。すなわち、一方のドーパントはＡで、他方のドーパントはＢ′７′あるが、 両方が同程度のキャリヤ濃度レベルになるようにする。イオン照射の結果、材料 の抵抗率はＲ１からＲ２に増す。制御された熱処理（たとえば適当な一組の温度 ／時間条件及び分解を防ぐ適当な雰囲気）を受けた時、材料の抵抗率は広い温度 範囲（たとえば０−４００℃）で比較的一定（実線部分Ｉ）であるが、ある閾値 温度が近づくとともに、増加する。（破線部分■）。しかし、重要なことは、ド ーパントＡを有１′る材料の抵抗率は、閾値温度′ｌ′Ａ　又（づ−４−のｆ・ ｊ近ご急激に減少するが、一方；ｆ−バント９ｆ有７−る材料の抵抗率は、Ｊり 高いＶ巳値已度Ｔ７？　”）アＡ又はその付近で、急、檄に減少ずＺ）ことであ る。従つ−Ｃ，木発明１・７″従う、ｊｌ、単−構造（７気とλも・ナデバイス 、Ｉ　ｃ　）　ｉ／ｃ　；：、ｉＨりた二ｐの４４１ノ照射材料を、温度ＴＡ（ Ｔ、４　（’ｒａ　（Ｔｎ　）　”？：’同時にア：ｉ’−）Ｌすると、Ａ　ｆ ：ドープしフ？−月＊４は低抵抗状態にｉζノ）が、βをドープした材料は、高 抵抗のままである。

ＡｔＧａＡｓ材料系においで、ｐ形ドーパントのグループＺｎ、Ｍｙ、Ｇｅは、 ’ｒＺｎ　＜、　Ｔｕｇ　＜、　Ｔ　Ｇｏの関係にある閾値アニ・−リング温度 を有することを見出した。この結論を支持するちる種の結果が第２図に示され− Ｃおり、表はアニーリング前後での抵抗率比が、アニーリング温度でどのように 変化するかを示しでいる。試料に３　Ｘ　１０　”ｌａｄのドーズで、３００　 ｋａＶの陽子を照射した。開管、０る出棺、拡散型炉中、フォーミングガス雰囲 気内においで、３０分間（最大温度において見積られる時間は１５分）４５０℃ ないし７ＱＱ’ｔ：の範囲で、加熱を行った。具体的な温度に依存して、より短 い時間又はより長い時間の７二−リングも・効果的である。この表において、試 料１．４及び５はＡｌ４．４０　Ｇ　ａ　Ｏ，６０Ａ　ｓ　で、試料２，３．７ 及び９はＧＩＬＡＳ　、試料６はＡｌ、ｙ）　Ｇａ、ｇ　Ａｓ、試料８はＧａＡ ｓ、ｏ。

Ｓｂ、ａｔ　であった、。要約するとＧＩＬＡ３：２１１はＴｚ１１≦５７０’ でその最初の抵抗率に戻り、ＧａＡｓ　：　Ｇｅ及びＡｔＧａＡｓ　：Ｇｅ　は ７００℃もの高温ですら、それらの最初の導電率の５分の１より良くなるまで回 復はせず（従って、ＴＧｅ≧７００℃）　、＃ＧａＡｓ　：　ＭｌはＴ、４＜５ ７０℃で回復し７たが、ＧａＡｓ　：　ＭｌはＧｅの場合のように振舞った。

この現象が埋込み抵抗領域を有する構造を製作するために、いかに利用できるか を示す例として、以下の層を（１００）方向ｎ　−ＧａＡｓ　：　Ｓｉ基板上に 以下の順で成長させるために、液相エピタキシーを用いた。３−４μｍ厚のｎ− ＧａＡｓ　：　Ｔｅバッファ層：０．２μｍ厚のｐ　−Ａ／、ｏｇｃｍ、、、　 Ａｓ　：　％層；０．６μｍ厚のｐ−Ａ／、、。ＧＬ、６１１　Ａｓ：　Ｇｅ　 ｉｉ　：０．６μｍ厚のｐ　−，４７，４０Ｇｍ、６０Ａｓ　：　Ｍｉ　、ｉｉ 及び０．１５μｍ厚の高ドープｐ　−ＧａＡｓ　：　Ｇｅ層である。陽子照射ワ イヤマスクを、最上部表面の右側３分の１上で用い、その表面を３Ｘ１０’／ｉ のドーズで３００　ｋｅＶの陽子に露出したところ、約２．８μｍの深さに、損 傷が生じた。すなわち、損傷及び高抵抗率は、照射された表面から、バッファ層 まで延びた。次に、Ｔａ＝５７０℃で１５分間、構造を７ニールした。構造をへ き関し、ステイニングしたところ、非照射部分（構造のマスクされた部分］は暗 く、高導電性を有した。それに対し、構造の照射部分は交互に暗部と明部を示し た。すなわち、明部はＴａ　＜　ＴＧａ　＞７００℃であるため高抵抗を保った Ｇｅ−ドープルＧＩＬＡｓ層で、一方暗部はＡＩ　ＧａＡｓの場合、Ｔａ　＞　 Ｔ吟’（、５７０℃であるため高導電性に戻った均ドープ層であった。この。

構造のＳＥＭ顕微鏡は、暗色の高導電性材料中に埋込まれた０、　６μｍ厚のＡ ｌ４０Ｇｊ１．ｅｏ　Ａｓ　：　Ｇｅ　層の明るい照射部分を、あざやかに示し た。

同様な現象は、ケイ・ステイニング（Ｋ　、　５ｔｅｅｐｌｅｓ）らが、ＩＥＥ Ｅ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅ　Ｌｅｔｔｅｒｓ　（アイ・イーイーイー ・エレクトロン・デバイス・レターズ）第ＥＤＬ−１巻、第５号、７２頁（１９ ８０）で述べているように、重陽子照射ｎ形ＧａＡｓ　でも存在する。彼らのデ ータでは、最初の抵抗率に完全（回復することは示されていないか、我々の実験 によると、そのようなことが起るはずであることが示される。その論文の第３図 は、ＧａＡｓ中のＴｅ、、　Ｓｅ　、　ＳＬ、Ｇｅ、Ｓｎ及びＳの場合について 、７二一リング温度に伴う抵抗率の変化を示している。３０分のアニールの場合 、＆の閾値温度は約３００−３５０℃で、Ｔｅ及びｓｅのそれは約３５０−４０ ０℃、Ｓのそれは約５ｓＯ−６００℃、Ｇｏ及びＳＩＩ＋のそれは約４５０−５ ００℃であることに注意されたい。更に、この現象はＩｎＰ　／　ＩｎＧａＡａ Ｐのような他のｍ−■族化合物でも存在することが期待され、それらについては 、前述の文献中でも参照されている本件と同時に申請されたＦ　、　Ｃａｐａｓ ｓＯ（エフ・キャパツソ）らによる出願ｃケースｌ　１−３−２−４１）に述べ られているように、ヘリウムイオン又は重陽子照射により、高抵抗にすることが できる。

その結果、異なるドーパントとドープした層を含む多層構造において、アニーリ ング温度を適当に選択することによシ、選択された照射層を高抵抗に保ち、一方 他の照射層は低抵抗又は高導電性に戻すことができる。更に、選択性は陽子のエ ネルギーを適当に選ぶことにより、得られる。

従って、本発明に従うと、第３図に示された型の構造は、ｎ形及びｐ形ＧａＡｓ 　の交互の層１１を含み、層が高抵抗くなるようなエネルギー及びドーズでイオ ン照射される。ｐ形ドーパントはｃｅでよく、ＴＧ、　＞　７００　℃となり、 ｎ形ドーパントはＴｅでよく、ＴＴｅ、、〜３５０−４００℃テアル。この構造 をＴａ　〜５ｏｏ℃で７ニールした時、ｎ形ＧａＡｓ　：　Ｔｅ層は低抵抗（又 は高導電性）となるが、一方ｐ形ＧａＡｓ　：　Ｇｅ層は、高抵抗のままである 。

更に、高導電性ｎ形層に集積化されて接続されたｐ−ｎ接合１７を含むデバイス チャネル１５を形成するために、パターン形成されたマスク１３を用いてもよい 。この方式の場合、−形ＧａＡｓ　：　Ｔｅ層は集積回路の別々のデバイスを接 続する埋込み半導体相互接続又は埋込み半導体バスバーとして用いてもよい。逆 に、ｐ形層はＴ埼≦５７０℃であるようにＡｌＧａＡｓ　：　Ｍｇ　でもよく、 ｎ形層はＴＴｅ＝”Ｓｅ　〜３５０−４００℃であるように、ＧａＡｓ　：Ｔｅ 又はＳｅであってもよい。やはりＴａ−５ｏｏ℃におけるアニーリングにより、 ｎ形層のみが、それらの最初の抵抗率に戻る。この方式において、第３図と同様 であるが４ＧｍＡｓ　／　ＧａＡｓ　ｐ　−ｎ　へテロ接合を有する構造が、実 現できる。

埋込み半導体相互接続を用いた本発明の一実施例が、第４図に概略的に示されて いる。この集積回路は、その上に高抵抗ｐ　−ＧａＡｓ　層１２が形成される基 板１ｏを含む。当業者には周知の適当な製作技術によシ、層１２上に一組のデバ イスＤｉ、Ｄ２及びＤ３が形成される。デバイスは相互に同一（たとえばトラン ジスタメモリセノりでもよく、相互に異ってもよい（たとえば、光集積回路中の レーザ及びＦＥＴドライバ）。デバイスＤ１及びＤ３は高抵抗ｐ−形層１９によ り、相互に電気的に分離されており、一方Ｄ１及びυ２は高導電性ｎ　−ＧａＡ ｓ層１４を通して、相互に電気的接続がされている。高抵抗ｐ　−ＧａＡｓ　層 １６が層１４の最上部に形成され、構造全体の最上表面を平坦（Ｃする厚さまで 成長させるのが好ましい。従って、デバイスＤ１、Ｄ２及びＤ３は、層１２゜１ ４．１６及び１９により形成される半導体基体中に、部分的に埋込まれる。もち ろん、これらのデバイスは、具体的な用途に依存して、完全に埋込むこともでき る。

ｐ　−ＧａＡｓ　Ｉｉ！　１２及び１６の高抵抗率は、高導電層１４により作ら れる導電路を除いて、デバイスＤ１及びＤ２を相互に電気的に分離する効果があ る。電気信号は埋込み相互接続として働く層１４を通して、デバイスＤ１及びＤ ２間で伝達される。デバイスＤＩ及びＤ２の最上部表面上の各電極１８及び２０ は、それぞれ外界への相互接続を可能にする。しかし、三次元の集積化も可能で 、電極１８及び２，０を構造の側面又は他の位置に配置することも可能である。

Ｄｌ及びＤ２を有する第４図の構造の部分は、プロセス工程の以下の例に従い、 製作してもよい。周知のエピタキシャル成長技術（たとえばＬＰＥ％ＭＢｇ又は ＣＶＤ）を用いてｐ−ＧａＡｓ　：　Ｇｅ１ｎ−ＧａＡｓ　：　Ｔｅ及びｐ　− ＧａＡｓ　：　Ｇｅの三つのエピタキシャル層１２．１４及び１６を、単結晶基 板１０上に成長させる。あるいは、これらの層を局部的なイオン注入及び拡散の 一方又は両方により、形成してもよい。次に、三層に約１０１ｓ／ｉのドーズで １ないし複数回の陽子照射を行い、それにより、層を高抵抗（たとえば１０’− １０”Ω−ｃｒｎ）にする。層１２．１４及び１６の厚さに依存して、異なる深 さにある層（たとえば１２及び１６）を、高抵抗とするために、異なるエネルギ ーでの多数回の陽子照射を用いることも望ましい。更に、デバイスが非常に厚く 、注入機で得られる最高エネルギーにおける陽子でも、層１２に到達しない場合 は、層１４及び１６の成長前に、層１２を照射することも可能である。しかし、 このプロセスは、好ましくない。なぜならば、それはプロセス工程を複雑にし、 かつ層１２の照射表面上へのエピタキシャル成長は難しくなる可能性があるから である。三つの層を陽子照射し、層の全てが高抵抗になった後、それらに制御さ れた熱処理を施し、それにより、ｎ　−ｌＣａＡｓ　：　Ｔｅ層１４を、低抵抗 （又は高導電性）にし、一方ｐ−ＧａＡｓ　：　Ｇｅ層１２及び１６は、高抵抗 のままとする。適当な熱処理には、フォーミングガス雰囲気中でＴａ−５００℃ において１５分間構造をアニールすることが含まれる。次に、デバイスＤ１及び Ｄ２が形成される。これらデバイスの製作は、チャネル通過層１４及び１６のエ ツチングと、各デバイスを構成する層（図示されていない）のエピタキシャル再 成長といった積重的なプロセス技術に限ってもよい。たとえば、そのようなチャ ネル中に成長させる層は、具体的なデバイス設計に依存して、適当なｐ−ｎ接合 を形成することもある。あるいは、デバイスＤ１及びＤ２は、陽子照射からデバ イス領域を適当にマスクし、その後その中にドーパントを拡散又は注入すること により、層１４及び１６中に形成してもよい。

もちろん、これら技術の組合せを用いてもよい。デバイスＤ１及びＤ２のそれぞ れは長方形の領域を占めるように概略的に示されているが、精密な形状は用いる プロセス技術とデバイス設計の両方に依存する。従って、たとえばデバイスは当 業者には周知のように、ＩＩＩ−Ｖ族化合物半導体中にエツチングできるＶ溝中 に形成してもよい。

同様にして、デバイスＤ１及びＤ３を有する構造の一部分を製作してもよい。

本発明の別の実施例が第５図に描かれており、それは埋込み半導体パスバーが、 ７レイ（たとえば半導体メモリ）中のデバイスを相互接続す・るために、いかに 用いられるかを示す。高導電性ｎ　−ＧａＡｓ　層３２を単結晶基板３４上（た とえば半絶縁性ＣｒドープＧａＡＢ基板上）に、エピタキシャル成長させる。一 対のデバイスＤ１及びＤ２が層３２上に形成され、高抵抗陽子照射ｐ　−ＧａＡ ｓ層３６により、相互に分離される。従って、デバイスＤ１及びＤ２は層３２及 び３６によって形成される半導体基体中に、やはり少くとも一部分が埋込まれ、 デバイス及び層３６の厚さは、プレーナ構造を生ずるのに適したものである。半 導体メモリのように、バスバーとして働く層３２上の電極３８と、デバイスＤ１ の最上部にある電極４１間に適当な電気信号を印加することにより、°　デバイ スＤ１を選択的に動作させる。同様に、デバイスＤ２は電極３８と電極４３間に 信号を印加することにより、選択的に動作させる。

第５図の構造はプロセス工程の以下の例により、製作してもよい。層３２及び３ ６をＧａＡｓ　の半絶縁性単結晶基板３４上に、エピタキシャル成長させる。層 ３２はｎ　−ＧａＡ３　：　Ｔｅで、層３４はｐ　−ＧａＡｓ　：　Ｇｅである 。

ｎ　−ＧａＡＢ　層３６に約１０１ｓ／ｍのドーズで、１ないし複数回の陽子照 射を行い、それにより両方の層３１及び３６を高抵抗（たとえばｌ　Ｑ　Ｓ　− ｔ　ｏ　９Ω−ｃｒｎ）にする。

となるように選ぶ。

第４図に関連して述べた５ｏｏ℃の７二−リングを含む制御された熱処理により 、ｎ　−ＧＩＩＡｓ　：　Ｔｏ層３２を低抵抗（又は高導電性）とするが、ｐ　 −ＧａＡｓ　：　Ｇｅ層３６は高抵抗のままである。陽子照射工程が完了した後 、第３図に関連して述べた技術のいずれかにより、層３６中ニデバイスＤ１及び Ｄ２が形成される。

他の構造も考えられる。特に、第４図及び第５図の構造は、デバイスＤ１及びＤ ２を層１４の陽子照射前、又は第５図の層３２及び３６の陽子照射前に形成する というように、異なるプロセス工程を含んでもよい。そのような場合、陽子照射 がデバイスの特性又は動作に悪影響を及ぼす可能性があるならば、デバイスＤ１ 及びＤ２の最上表面を適当とマスクすることが望ましい。更に、これらの構造は ｎ形層のみ、ｐ形層のみ、又は二つの組合せの中の適当に選択されたドーパント を用いることによシ、実現できる。

加えて、半導体構造中の異なる高さにある埋込み導電路は、イオン打込及びドー パント依存選択アニーリングの組合せにより、製作できる。第６図を参照すると 、二つの異なるドープ層４０及び４２が、基板４４上に形成されている。これら の層はマスクされ、エネルギーＥ。

においてイオン照射し、マスク４８下の領域４６を除いて、両方の層（基板４４ 中まで延びてもよい）中に高抵抗が生じるようにする。層４０及び４２は照射で 導入された高抵抗を７二−ルアウトするための異る閾値温度を有するように、ド ープされる。特に、層４ｏの抵抗率はＴ、でアニールアウトされるが、層４２の 抵抗率はより高い温度Ｔ４□＞　Ｔ　４Ｇで７二−ルアウトされる。従って、第 ７図に示され、るように、Ｔ　ｕ　＜　’］ｈ　＜　Ｔ　ｕなる温度で構造を７ 二−リングすると、層４２は低抵抗（又は高導電）状態に戻り、一方層４０は導 電路４７を除いて、高抵抗のままである。次に、第８図に示されるように、構造 は異なる位置をマスクされ、より低いエネルギーＥ　ｒ　＜　Ｅｘを有するイオ ン又はより浅い浸透深さを有するより重いイオンを照射する。その結果、層４２ はマスク５ｏ下の領域を除いて、再び高抵抗になる。後者の領域は第２の導電路 ４９を形成し、それは導電路４７から垂直及び水平方向に、ずれている。これら の導電路は層に沿って（すなわちページ状に）延び、集積回路のデバイスを相互 接続する働きをする。更に、導電路は異なる面にあるから、それらは相互に厳密 に平行である必要はない。すなわち、それらは重なっており、直線に従う必要は ない。

アニーリング温度 イオン 国際ｔＡ査報告 ＋＋＋＋＋＋＋＋−ＰＣＴ／ＵＳ８４１０１６７５ｍイ、ユＡ−ｍ−ｗ＊、　Ｐ Ｃ？／ｌ；Ｓ　ａ４１０＋６７ｓＡ！ＤｒＥＸ　Ｔｏ　＝＝　ＺＮ’ｒＺＲ，Ｎ ＡＴ：ＯＮ入Ｌ　ＳジａＣＭ　ＲＥＰＯＲＴ　ＣＮＦｏｒ　Ｉ！Ｉｏｒｅ　ｄａ ｔａ＝ｉｓ　ａｂｏｕ：　＝ｈ＝ｍ　ａｒ、ｎａｘ　＋紳＠　０ｆｆｉｅｘ畠Ｌ 　Ｊｏｕｒｎａｌ　ｏｆ　ｔｈｅ　Ｅｖｒｏｐｅａｎ　ｉ’ａｔｅｎ：　０ｆｆ ｆｆｉｃｅ、Ｎｏ、１２／Ｅ１２

Claims (7)

【特許請求の範囲】
1. １．第１のドーパントを有する第１の層１４及び第２のドーパントを有する第２ の層１６を含む多層ＩＩＩ−Ｖ族化合物構造（第４図）を形成することを含むデ バイスの製作方法において、 前記層が高抵抗となるようなドーズ及びエネルギーで前記層をイオン照射し、前 記第１層の抵抗率は第１の温度に加熱された時は高く保たれ、その後比較的低抵 抗率に減少し、前記第２層の抵抗率は前記第１の温度とは異る第２の温度に加熱 された時高く保たれ、その後比較的低抵抗率に減少し、 前記層を前記第１及び第２の温度の間の温度に同時に加熱し、前記第１層は低抵 抗になるが前記第２層は高抵抗のままであるようにすることを特徴とする方法。
2. ２．請求の範囲第１項に記載された方法において、前記構造の表面上にパターン 形成されたマスクを形成することが含まれ、前記イオン照射は前記マスクの開口 を通して行われることを特徴とする方法。
3. ３．請求の範囲第１項に記載された方法において、前記層に陽子、重陽子及びへ リウムイオンから成るグループから選択されたイオンを照射することを含むこと を特徴とする方法。
4. ４．請求の範囲第１項に記載された方法において、前記第１のドーパントはドナ で、第２のドーパントはアクセプタであることを特徴とする方法。
5. ５．請求の範囲第１項に記載された方法において、前記第１及び第２のドーパン トはアクセプタであることを特徴とする方法。
6. ６．請求の範囲第１項に記載された方法において、前記第１及び第２のドーパン トはドナであることを特徴とする方法。
7. ７．請求の範囲第２項に記載された方法において、前記第２層は前記第１層上に 形成され、前記ドーパントは前記第２の温度を前記第１の温度より高くし、前記 層を最初高導電性にする効果をもつ構造を形成することが含まれ、 前記構造をイオンが前記層の両方を貫くようなあるエネルギーで照射し、かつイ オンが本質的に前記第２層のみを貫くような低エネルギーで、構造を照射するこ とが含まれることを特徴とする方法。