JPS6148972A - 半導体画像記憶装置 - Google Patents
半導体画像記憶装置Info
- Publication number
- JPS6148972A JPS6148972A JP59170919A JP17091984A JPS6148972A JP S6148972 A JPS6148972 A JP S6148972A JP 59170919 A JP59170919 A JP 59170919A JP 17091984 A JP17091984 A JP 17091984A JP S6148972 A JPS6148972 A JP S6148972A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor image
- type
- storage device
- image storage
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 230000015654 memory Effects 0.000 claims abstract description 31
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 16
- 238000003860 storage Methods 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 2
- 230000003287 optical effect Effects 0.000 abstract description 9
- 230000002035 prolonged effect Effects 0.000 abstract 2
- 230000001419 dependent effect Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 229910000473 manganese(VI) oxide Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- -1 phosphorous ions Chemical class 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、半導体画像記憶装置に関する。
従来の半導体画像記憶装置すなわち、メモリを内蔵する
固体撮像素子の代表的なものとして、電荷結合素子ＣＯ
Ｄがある。一般に、撮像素子では高い感度を得るために
、入射する光信号を素子内で一定期間蓄える積分動作を
行ない、広義の画像メモリを内蔵している。しかし、こ
のような画像メモリは揮発性で、一時的な記憶しかでき
ない。
固体撮像素子の代表的なものとして、電荷結合素子ＣＯ
Ｄがある。一般に、撮像素子では高い感度を得るために
、入射する光信号を素子内で一定期間蓄える積分動作を
行ない、広義の画像メモリを内蔵している。しかし、こ
のような画像メモリは揮発性で、一時的な記憶しかでき
ない。
そこで、ＣＣＤ型撮像累子０出力信号を入力シフトレジ
スタを介してもとの画素位置に戻し、内蔵するメモリを
より積極的に画像メモリとして使用する試みがあるが、
リサイクル回数がますと、暗電流成分が加算されて、記
憶情報は劣化するという問題点がある。
スタを介してもとの画素位置に戻し、内蔵するメモリを
より積極的に画像メモリとして使用する試みがあるが、
リサイクル回数がますと、暗電流成分が加算されて、記
憶情報は劣化するという問題点がある。
本発明は、この様な問題点を解決するもので。
その目的とするところは、撮像素子の各画素部にＭＮＯ
３型アナログメモリを設けて、該ＭＮＯＳ型アナログメ
モリのソースを光導電素子を介して接地することにより
、光導電素子で感受した光情報ヲ不揮発性ＭＮＯ８型ア
ナログメモリに長期間にわたり記憶して撮像面上で画像
処理を行なえる半導体画像記憶装置を提供することにあ
る。
３型アナログメモリを設けて、該ＭＮＯＳ型アナログメ
モリのソースを光導電素子を介して接地することにより
、光導電素子で感受した光情報ヲ不揮発性ＭＮＯ８型ア
ナログメモリに長期間にわたり記憶して撮像面上で画像
処理を行なえる半導体画像記憶装置を提供することにあ
る。
本発明の半導体画像記憶装置は、Ｘ−Ｙマトリックス型
撮像素子の各画素部ＫＭ Ｎ ＯＳ型アナログメモリを
設けて、刻ＭＮＯ８型アナログメモリの′ソースを光導
電素子を介して接地することにより、該光導電素子【照
射される光強度に応じた書き込み電圧が、ゲート、ソー
ス間に供給され、光情報を刻ＭＮＯ８型アナログメモリ
に長期間にわたり記憶することを特徴とする。
撮像素子の各画素部ＫＭ Ｎ ＯＳ型アナログメモリを
設けて、刻ＭＮＯ８型アナログメモリの′ソースを光導
電素子を介して接地することにより、該光導電素子【照
射される光強度に応じた書き込み電圧が、ゲート、ソー
ス間に供給され、光情報を刻ＭＮＯ８型アナログメモリ
に長期間にわたり記憶することを特徴とする。
以下、本発明について実施例に基づき詳細に説明する。
第１図は、半導体画像記憶装置の構成の一実施例を示す
、１は、Ｘデコーダ回路、２はＸデコーダ回路であり、
Ｄ１＋ Ｄ２はデータ像＃ ”１１ ”２はワード線を
介して、マトリックス状に配置された任意の画素を選択
する。画素部のＭ１１’ｉ＋Ｍ１２はＭＮＯ８型アナロ
グメモリであり、それぞれのソースにＲ１１、Ｒ１２の
光導電素子が接続されている。
、１は、Ｘデコーダ回路、２はＸデコーダ回路であり、
Ｄ１＋ Ｄ２はデータ像＃ ”１１ ”２はワード線を
介して、マトリックス状に配置された任意の画素を選択
する。画素部のＭ１１’ｉ＋Ｍ１２はＭＮＯ８型アナロ
グメモリであり、それぞれのソースにＲ１１、Ｒ１２の
光導電素子が接続されている。
ここで、光導電素子として、非晶質シリコンを用いてい
る。この非晶質シリコンは、光強度に応じて一般に導電
率が３〜４ケタ変化するので、光強度【より変化する可
変抵抗素子として用いている。
る。この非晶質シリコンは、光強度に応じて一般に導電
率が３〜４ケタ変化するので、光強度【より変化する可
変抵抗素子として用いている。
まず第１に、上記実施例の光情報書き込みの場合につい
て説明する。ここで、例えばＭＮＯ８型アナログメモリ
Ｍ １１が選択されたとする。この時、ワード線に３０
’７が印加され、ＭＮＯ８型アナログメモリＭ８□の
ゲート電極に３０７がかかる。また、データ線Ｄ１が選
択され、スイッチＳ １１がオンして、データ線に例え
ば１５ｖが印加される。従って、光導電素子Ｒ１１の一
端子は、ＭＮＯ８型アナログメモＵＭｕのソースにつな
がり、他の一端子は、スイッチＴ１がオンして、接地さ
れているため、光導電素子に入射する光の強度だよって
、ＭＮＯ３型アナログメモ！ｊＭｕのソースの電位が１
５Ｖ〜Ｏｖに変化し、ゲート、ソース間電位が１５７−
加Ｖに変化する。光強度に応じたＭＮＯ８型アナログス
イッチのし幸い値の変化を図２に示す。これにより、光
強度に応じた電子が、薄い酸化膜をトンネルしてＭＮＯ
８型アナログメモリＭ １１の窒化膜中に捕獲され、光
情報を長期間記憶保持する。
て説明する。ここで、例えばＭＮＯ８型アナログメモリ
Ｍ １１が選択されたとする。この時、ワード線に３０
’７が印加され、ＭＮＯ８型アナログメモリＭ８□の
ゲート電極に３０７がかかる。また、データ線Ｄ１が選
択され、スイッチＳ １１がオンして、データ線に例え
ば１５ｖが印加される。従って、光導電素子Ｒ１１の一
端子は、ＭＮＯ８型アナログメモＵＭｕのソースにつな
がり、他の一端子は、スイッチＴ１がオンして、接地さ
れているため、光導電素子に入射する光の強度だよって
、ＭＮＯ３型アナログメモ！ｊＭｕのソースの電位が１
５Ｖ〜Ｏｖに変化し、ゲート、ソース間電位が１５７−
加Ｖに変化する。光強度に応じたＭＮＯ８型アナログス
イッチのし幸い値の変化を図２に示す。これにより、光
強度に応じた電子が、薄い酸化膜をトンネルしてＭＮＯ
８型アナログメモリＭ １１の窒化膜中に捕獲され、光
情報を長期間記憶保持する。
第２に、読み出し状態を示す。例えば、ＭＮＯ８型アナ
ログメモ！ＪＭｕが選択されたとする。読み出しスイッ
チＳ２ｒ”３がオンし、ＭＮＯ８型メモリのソースが、
光導電素子Ｒ１１を介せずに、直接接地される。ＭＮＯ
８型アナログスイッスイッチのゲート電極°には、５ｖ
が印加され、データ線り工に記憶情報が読み出される。
ログメモ！ＪＭｕが選択されたとする。読み出しスイッ
チＳ２ｒ”３がオンし、ＭＮＯ８型メモリのソースが、
光導電素子Ｒ１１を介せずに、直接接地される。ＭＮＯ
８型アナログスイッスイッチのゲート電極°には、５ｖ
が印加され、データ線り工に記憶情報が読み出される。
第３に、消去状態を示す。例えば、すべてのデータ線に
３０’７印加し、すべてのワード線にＯＶ印加すること
により、ソース、ゲート間に３Ｑ７がかかり、ｌｌＮＯ
３型アナログメモ９Ｍ１１ ＃ ” １２・・・の窒化
膜中に捕獲されている電子がソース側へトンネルして、
記憶されている情報を消去する。
３０’７印加し、すべてのワード線にＯＶ印加すること
により、ソース、ゲート間に３Ｑ７がかかり、ｌｌＮＯ
３型アナログメモ９Ｍ１１ ＃ ” １２・・・の窒化
膜中に捕獲されている電子がソース側へトンネルして、
記憶されている情報を消去する。
次に、本発明の製造工程を第８図に示す、まず基板とし
て、Ｐ型シリコン基板３ｔ−用い、その基板８の上に、
非晶質酸化硅素膜４を１０〜６０Ａ、水素原子ｔ−０，
１ａｔ％以上含まない非晶質窒化硅素膜５を１００〜８
００ Ａを化学気相成長法（ＣＶＤ）Ｉｃより積属する
。これは、ＭＮＯ８型アナログメモリの電荷捕獲準位を
有するゲート絶縁膜になる。
て、Ｐ型シリコン基板３ｔ−用い、その基板８の上に、
非晶質酸化硅素膜４を１０〜６０Ａ、水素原子ｔ−０，
１ａｔ％以上含まない非晶質窒化硅素膜５を１００〜８
００ Ａを化学気相成長法（ＣＶＤ）Ｉｃより積属する
。これは、ＭＮＯ８型アナログメモリの電荷捕獲準位を
有するゲート絶縁膜になる。
ツレから、ＭＯＢ型スイスイツチングトランジスタ成す
るために、その部分の上記非晶質酸化硅素膜４と非晶質
窒化硅素膜５をエツチングした上に、熱酸化膜を形成す
る。そして、ポリシリコンを成膜し、エツチングを行な
いゲート電極７を形成する。この上からレジストマスク
を行なって、ソース、ドレイン部にリンのイオン打ち込
みを行ない、ｎ”もソース、ドレイン１０を形成する。
るために、その部分の上記非晶質酸化硅素膜４と非晶質
窒化硅素膜５をエツチングした上に、熱酸化膜を形成す
る。そして、ポリシリコンを成膜し、エツチングを行な
いゲート電極７を形成する。この上からレジストマスク
を行なって、ソース、ドレイン部にリンのイオン打ち込
みを行ない、ｎ”もソース、ドレイン１０を形成する。
次に、層間絶縁膜８を成膜してから、光導電素子である
非晶質シリコン９をプラズマＣＶＤ法により成膜、エツ
チングする。最後に、コンタクトホールをあけて、λ（
ＮＯ８ｆｉアナログメモリのソース７と光導電層９等を
アルミを用いて配線する。上記はｎチャンネルトランジ
スタを形成したものであるが、基板にＮ型シリコン基板
を用いてＰチャンネルトランジスタも同様に形成できる
。
非晶質シリコン９をプラズマＣＶＤ法により成膜、エツ
チングする。最後に、コンタクトホールをあけて、λ（
ＮＯ８ｆｉアナログメモリのソース７と光導電層９等を
アルミを用いて配線する。上記はｎチャンネルトランジ
スタを形成したものであるが、基板にＮ型シリコン基板
を用いてＰチャンネルトランジスタも同様に形成できる
。
以上、述べた様に本発明によれば、固体撮像素子の各画
素部にＭＮＯＳ型の不揮発性アナログメモリを設けて、
そのソースを光導電素子を介して接地したから、光強度
に応じたソース電位が決定され、光情報が長期間記憶保
持できる。特に、光導電素子として非晶質シリコンを用
いたから、光感度が非常に高く、均一な膜を広い面積に
わたって成膜できるという特徴を有する。また、ＭＮＯ
Ｓ型の不揮発性アナログメモリは電気的消去もできるの
で、磁気ディスク等に比べ１．高速アクセスができる。
素部にＭＮＯＳ型の不揮発性アナログメモリを設けて、
そのソースを光導電素子を介して接地したから、光強度
に応じたソース電位が決定され、光情報が長期間記憶保
持できる。特に、光導電素子として非晶質シリコンを用
いたから、光感度が非常に高く、均一な膜を広い面積に
わたって成膜できるという特徴を有する。また、ＭＮＯ
Ｓ型の不揮発性アナログメモリは電気的消去もできるの
で、磁気ディスク等に比べ１．高速アクセスができる。
このように、本発明の半導体画像記憶装置は、撮像面上
で画像処理が行なうことができるという効果を有する。
で画像処理が行なうことができるという効果を有する。
一方、ＣＣＤ型撮像素子は、信号がメモリ内を順次移動
しながら取り出されるため、任意の画素情報の読み出し
ができないが、本発明の半導体画像記憶情報は、Ｘ−Ｙ
レコーダによりマトリックス状に配置された任意の画素
情報の読み出しが可能であるので、画像処理を容易に行
なうことができるという効果も有する。
しながら取り出されるため、任意の画素情報の読み出し
ができないが、本発明の半導体画像記憶情報は、Ｘ−Ｙ
レコーダによりマトリックス状に配置された任意の画素
情報の読み出しが可能であるので、画像処理を容易に行
なうことができるという効果も有する。
第１図は、本発明２の半導体画像記憶装置の構成を示す
図、第２図は、光導電素子に入射する光量時間状に対す
るＭＮＯＩＢ型アナログメモリのしきい値の変化ΔＶＦ
Ｂを示す図、第３図は、本発明の半導体画像記憶装置の
製造工程を示す図。 １・・・Ｘ−デコーダ回路 ２・・・Ｙ−デコーダ回路 ３・・・Ｐ型シリコン基板 ４・・・非晶質酸化硅素膜 ５・・・非晶質酸化硅素膜 ６・・・熱酸化膜 ７・・・ゲート電極 ８・・・層間絶縁膜 ９・・・非晶質シリコン ｌＯ・・・ソース、ドレイン １１・・・アルミ配線 Ｄｌ ｓ Ｄｌ・・・データ線 Ｗｌ ａ Ｗｌ ・・・ワード線 Ｓｌ” Ｓ３ｉ ”１＊Ｔ２・・・スイッチングトラン
ジスタＭ１１ ＊ Ｍ１２・・・ＭＮＯ８型アナログメ
モリＲ１１ａ Ｒ１２・・・光導電素子 板 上
図、第２図は、光導電素子に入射する光量時間状に対す
るＭＮＯＩＢ型アナログメモリのしきい値の変化ΔＶＦ
Ｂを示す図、第３図は、本発明の半導体画像記憶装置の
製造工程を示す図。 １・・・Ｘ−デコーダ回路 ２・・・Ｙ−デコーダ回路 ３・・・Ｐ型シリコン基板 ４・・・非晶質酸化硅素膜 ５・・・非晶質酸化硅素膜 ６・・・熱酸化膜 ７・・・ゲート電極 ８・・・層間絶縁膜 ９・・・非晶質シリコン ｌＯ・・・ソース、ドレイン １１・・・アルミ配線 Ｄｌ ｓ Ｄｌ・・・データ線 Ｗｌ ａ Ｗｌ ・・・ワード線 Ｓｌ” Ｓ３ｉ ”１＊Ｔ２・・・スイッチングトラン
ジスタＭ１１ ＊ Ｍ１２・・・ＭＮＯ８型アナログメ
モリＲ１１ａ Ｒ１２・・・光導電素子 板 上
Claims (5)
- （１）固体撮像素子の各画素に不揮発性アナログメモリ
を有する半導体画像記憶装置に於いて、該不揮発性アナ
ログメモリは酸化膜と電荷捕獲準位を有する窒化膜から
成るゲート絶縁膜を用いたＭＮＯＳ型で、該不揮発性ア
ナログメモリのソースを光導電素子を介して接地するこ
とを特徴とする半導体画像記憶装置。 - （２）前記光導電素子が非晶質シリコンであることを特
徴とする特許請求の範囲第１項記載の半導体画像記憶装
置。 - （３）前記酸化膜の膜厚が１０〜６０Åである非晶質酸
化硅素膜であることを特徴とする特許請求の範囲第１項
記載の半導体画像記憶装置。 - （４）前記窒化膜の膜厚が１００〜８００Åである非晶
質窒化硅素膜であることを特徴とする特許請求の範囲第
１項記載の半導体画像記憶装置。 - （５）前記非晶質窒化硅素膜中に水素原子を０．１ａｔ
％以上含まないことを特徴とする特許請求の範囲第１項
記載の半導体画像記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59170919A JPS6148972A (ja) | 1984-08-16 | 1984-08-16 | 半導体画像記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59170919A JPS6148972A (ja) | 1984-08-16 | 1984-08-16 | 半導体画像記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6148972A true JPS6148972A (ja) | 1986-03-10 |
Family
ID=15913781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59170919A Pending JPS6148972A (ja) | 1984-08-16 | 1984-08-16 | 半導体画像記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6148972A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006336924A (ja) * | 2005-06-01 | 2006-12-14 | Michihisa Tsutahara | 真空乾燥装置 |
| US7196312B2 (en) | 2002-09-20 | 2007-03-27 | Fuji Photo Film Co., Ltd. | Non-volatile solid state image pickup device and its drive |
-
1984
- 1984-08-16 JP JP59170919A patent/JPS6148972A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7196312B2 (en) | 2002-09-20 | 2007-03-27 | Fuji Photo Film Co., Ltd. | Non-volatile solid state image pickup device and its drive |
| JP2006336924A (ja) * | 2005-06-01 | 2006-12-14 | Michihisa Tsutahara | 真空乾燥装置 |
| JP4598605B2 (ja) * | 2005-06-01 | 2010-12-15 | 道久 蔦原 | 真空乾燥装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4300212A (en) | Nonvolatile static random access memory devices | |
| US5465231A (en) | EEPROM and logic LSI chip including such EEPROM | |
| US6777282B2 (en) | Method of manufacturing a semiconductor memory device having a memory cell portion including MISFETs with a floating gate and a peripheral circuit portion with MISFETs | |
| US5426605A (en) | Semiconductor memory device | |
| DE69518693T2 (de) | Speichervorrichtung | |
| US5621683A (en) | Semiconductor memory with non-volatile memory transistor | |
| JP3505758B2 (ja) | 不揮発性半導体メモリ | |
| US4654828A (en) | Nonvolatile semiconductor memory | |
| US6069816A (en) | High-speed responding data storing device for maintaining stored data without power supply | |
| EP0238549B1 (en) | Nonvolatile memory cell | |
| WO2001069602A2 (en) | Ferroelectric memory and method of operating same | |
| US6952362B2 (en) | Ferroelectric write once read only memory for archival storage | |
| US6163482A (en) | One transistor EEPROM cell using ferro-electric spacer | |
| US5946224A (en) | Ferroelectric memory device, a method for read out stored data and a method for standing-by | |
| US3875567A (en) | Memory circuit using variable threshold level field-effect device | |
| JPH07106450A (ja) | 強誘電体ゲートトランジスタメモリ | |
| JPS6148972A (ja) | 半導体画像記憶装置 | |
| JP3176114B2 (ja) | 不揮発性記憶素子およびこれを利用した不揮発性記憶装置、ならびに不揮発性記憶装置の駆動方法 | |
| JPS5960797A (ja) | 不揮発性半導体メモリ装置 | |
| JPS6150372A (ja) | 半導体デバイスの製造方法 | |
| JP3143180B2 (ja) | 半導体不揮発性記憶装置とその書き込み方法 | |
| JPH04253375A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JPH05206411A (ja) | 不揮発性記憶素子およびこれを利用した不揮発性記憶装置、ならびに不揮発性記憶装置の駆動方法 | |
| JPH07161854A (ja) | 不揮発性メモリ | |
| JPS6129075B2 (ja) |