JPS6129075B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、半導体メモリ、特に絶縁ゲート型構
造を有する不揮発性半導体メモリに対する読み出
し電圧設定方式に関する。

最近絶縁ゲート型不揮発性メモリが開発され、
実用化されつつある。第１図はその代表的なフロ
ーテイングゲート型半導体メモリの要部の断面図
を示す。同図に於て、１は一導電型半導体基板、
例えばＮ型のシリコン基板で、Ｐ型のソース、ド
レイン領域２，３を有している。４は比較的膜厚
大なるフイールド酸化膜、５は200Å程度の厚み
を有するゲート酸化膜、６はこのゲート酸化膜５
上のフローテイングゲートで、モリブデン等の高
融点金属から成つている。７はこのフローテイン
グゲート６上に設けたゲート窒化膜で、約800Å
の厚みを有している。８はこの窒化膜７上に被着
したゲート電極、９，１０は夫々ソース、ドレイ
ン各領域２，３に連つたソース電極並びにドレイ
ン電極である。

斯る構造のメモリトランジスタに於て、ゲート
電極８に負電圧を印加して“０”の書き込みを、
またドレイン電極１０に負電圧を印加して“１”
書き込みを行うのが一般的とされている。尚、場
合に依つては“０”書き込み消去と云う場合もあ
る。

ここで“０”とか“１”とかの区別はその閾値
電圧Vtの違いに依つて行われるのであつて、通
常“０”又は“１”書き込み後の両閾値電圧の中
間電位を読み出し電圧としてゲート電極８に印加
し、その時にこのメモリトランジスタがONする
か否かに依つて情報の読み出しを行う。

一方“０”や“１”の書き込みを多数回繰り返
していると“０”に於ける閾値電圧や“１”に於
ける閾値電圧は第２図に示す如く変化する現象が
見られる。また“０”や“１”の書き込みを繰り
返さなくても、“０”又は“１”を書き込んだ状
態で長時間放置しても夫々の閾値電圧が第３図に
示す如く変化する事が見い出されている。

このように閾値電圧Vtが変化するのは、回数
面では10回や20回のオーダではなく、数千回のオ
ーダであり、また経時変化も雰囲気にも依るが年
単位である。

従つて第２図第３図の点線で示す如くその読み
出し電圧VRを一定とした状態では書き込み回数
の増加や長時間の経過があると正しい読み出しが
出来なくなる。

本発明はこのような不都合を解消する事を目的
として為されたものであつて、以下に詳述する。

第４図は本発明方式の動作原理を示す回路図で
あつて、Ｍは第１図に示したメモリトランジスタ
と同様の構造を有するモニタメモリで、メモリト
ランジスタアレイと同じ基板内に形成され、該ア
レイの形成と同時に設けられるのが好ましい。こ
のモニタメモリＭのソースは接地され、ドレイン
は負荷抵抗Ｒを介して負電源−Vcに連ると共
に。３接点の第１切り換えスイツチS₁の可動接点
に接続されている。またモニタメモリＭのゲート
は第１の切り換えスイツチS₁と連動する３接点の
第２切り換えスイツチS₂の可動接点に連つてい
る。上記第１の切り換えスイツチS₁の第１の固定
接点はOPEN、第２の固定接点はアース、第３の
接点は書き込み、消去に用いられる負電源−Ｅに
連つている。また第２の切り換えスイツチS₂の第
１の固定接点はモニタメモリＭのドレインに、第
２の接点は負電源−Ｅに、第３接点はアースに、
夫々連つている。尚、上記モニタメモリＭのドレ
インはメモリトランジスタに対する読み出し電圧
を与える読み出し電圧源VR′を構成している。

尚、この第４図で示した切り換えスイツチS₁，
S₂は説明の簡単の為に例示したもので、実際には
このような機械的なスイツチは存在せず、スイツ
チングトランジスタ等を用いた電子回路的に構成
されている事は云うまでもない事である。然し乍
ら以後の動作説明に於ても簡単の為に切り換えス
イツチS₁，S₂を用いた記述を行う。

而してメモリトランジスタに対して“０”書き
込みや“１”書き込みが行われると、第４図に示
したモニタメモリＭに対しても切り換えスイツチ
S₁，S₂がその第２、第３接点に接続されて“０”
書き込み“１”書き込みが同様に行われる。上述
した如くその“０”、“１”の書き込みの回数に応
答してメモリトランジスタの閾値電圧Vtが第２
図に示した如く変化するが、その変化に応答して
モニタメモリの閾値電圧も同様に変化する。その
状態でメモリトランジスタが読み出しモードに変
化すると切り換えスイツチS₁，S₂は第１接点に切
り換わり、モニタメモリＭのドレインからメモリ
トランジスタに対する読み出し電圧VR′が供給さ
れる。

今例えばモニタメモリＭに対する“１”書き込
み後を考えると、書き換え回数の増加に依り閾値
電圧がより負の方向に変化するので、モニタメモ
リＭを流れる電流は減少し、その結果この読み出
し電圧VR′は第５図の点線で示す如くより負に変
化する。このように書き換え回数の増加に依り、
閾値電圧Vtが負の方へ変化すると、読み出し電
圧VR′も負側へ自動的に変化して読み出し電圧
VR′と“１”、又は“０”の閾値電圧Vtとが交叉
する恐れは全くなくなる。

従つてモニタメモリＭのドレインから得られる
読み出し電圧VR′を用いる事に依つて、メモリト
ランジスタへ書き込んだ“０”若しくは“１”の
区別が常に可能となる。

また同様の事が一担“１”若しくは“０”を書
き込んだ状態で長時間放置した場合に就いても云
える。第６図に示す如く、時間の経過と共に閾値
電圧Vtが変化するが、その変化に伴つて読み出
し電圧VR′も変化するので、長時間経過後に於て
も“１”、“０”の区別は可能である。

本発明は以上の説明から明らかな如く、半導体
メモリトランジスタと同形状で同特性のモニタメ
モリを具備し、メモリトランジスタに対する書き
込み消去と同様にこのモニタメモリに対しても書
き込み消去を行い、そのモニタメモリのドレイン
から読み出し電圧を得ているので、メモリトラン
ジスタの閾値変化に応答して読み出し電圧も変化
し、その結果、メモリトランジスタからの読み出
しの際の“１”、“０”の区別は書き換え回数や経
時時間に拘らず常に確実に行われる。

【図面の簡単な説明】

第１図は半導体メモリの一例を示す要部の断面
図、第２図第３図はその閾値電圧と読み出し電圧
との関係を示す特性図、第４図は本発明方式に用
いる電圧設定回路の原理的電気回路図、第５図、
第６図は本発明方式に於ける閾値電圧と読み出し
電圧との関係を示す特性図であつて、Ｍはモニタ
メモリ、Vtは閾値電圧、VR，VR′は読み出し電
圧、を夫々示している。

Claims (1)

1. 【特許請求の範囲】 １ 絶縁ゲート型不揮発性半導体メモリのゲート
   に印加してその記憶内容の読み出しを行う読み出
   し電圧の設定を行うに際して、上記半導体メモリ
   と同形状で同特性のモニタメモリを具備し、該モ
   ニタメモリに対しても上記半導体メモリに対する
   情報の書き込み消去と同様に書き込み消去すると
   共に、このモニタメモリと負荷との直列回路を定
   電圧源に挿入してそのモニタメモリと負荷との接
   続点から上記半導体メモリの読み出し電圧を得る
   事を特徴とした半導体メモリに対する読み出し電
   圧設定方式。 ２ 上記絶縁ゲート型不揮発性半導体メモリは、
   書き込み、消去の回数に応じてその読み出し電圧
   たる閾値電圧が変化する構成である事を特徴とす
   る特許請求の範囲第１項記載の半導体メモリに対
   する読み出し電圧設定方式。 ３ 上記絶縁ゲート型不揮発性半導体メモリは、
   書き込み（消去）後の時間の経過と共にその読み
   出し電圧たる閾値電圧が変化する構成である事を
   特徴とする特許請求の範囲第１項記載の半導体メ
   モリに対する読み出し電圧設定方式。