JPS6148954A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6148954A
JPS6148954A JP17076384A JP17076384A JPS6148954A JP S6148954 A JPS6148954 A JP S6148954A JP 17076384 A JP17076384 A JP 17076384A JP 17076384 A JP17076384 A JP 17076384A JP S6148954 A JPS6148954 A JP S6148954A
Authority
JP
Japan
Prior art keywords
tie bar
resin material
bar part
semiconductor device
pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17076384A
Other languages
English (en)
Inventor
Fumio Nakagawa
中川 文男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP17076384A priority Critical patent/JPS6148954A/ja
Publication of JPS6148954A publication Critical patent/JPS6148954A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 63− の1 \ 本発明は、電子機器等の被取付体にペレットマウント部
としての放熱板を絶縁して取付けるため放熱板の裏面ま
で外装樹脂材を被覆した完全樹脂封止型半導体装置のよ
うに、樹脂封止成形後、外装樹脂材からリードフレーム
のタイバー部が突出している半導体装置の該タイバー部
を樹脂封止成形後に切断する方法に関するものである。
従来色技玉 樹脂封止型半導体装置は一般にペレ7)マウント部とし
ての放熱板の非ペレット固着側裏面を露出させて樹脂外
装している。そしてその放熱板の裏面をシャーシベース
や放熱器等の外部取付機器の平坦な面に密着させてアー
スした状態で実装しているが、近年は例えば、コレクタ
絶縁タイプのトランジスタのように、放熱板の裏面を外
部取付機器に絶縁し、かつ熱的には接続させて取付ける
絶縁タイプのものが普及しつつある。この絶縁タイプの
樹脂封止型半導体装置の実装は、従来のものが放熱板の
露出した裏面にシリコングリスを塗着した薄いマイカ板
を敷設したり等して放熱板を外部取付機器から絶縁して
いた技術に代るものである。つまり、この従来品の実装
は、マイカ坂を敷設したりシリコングリスを塗布する作
業が難かしい等の問題があるため、この問題を解決した
ものとして、放熱板を裏面も含めて全面的に樹脂封止し
たものが提案され実用化されている。
この完全4Af Ri封止型半導体装貨の構造例を第4
図及び第5図に示すと、(1)ばペレットマウント部と
しての放熱板、(2)(2)−は放熱板(1)から外方
に延びる例えば3本のリードで、中央の1本の先端は放
熱F!(1)と一体化され、両側の2本の先端は放熱板
(1)の近傍に位置する。(3)は放熱板(1)上にマ
ウントされた半導体ペレット、(,1)(4)は半導体
ベレット(3)の表面電極とリード(2)(2)の先端
部とを電気的に接続する金泥1jII線、(5)は放熱
板(1)とリード先端部を含む要部を封止して成形され
たエポキシ樹脂等の外装4Aj脂材である。
放熱板(1)の裏面に被着された外装樹脂材(5)の一
部は、放熱性を損なわない程度の薄い絶縁用樹脂膜(6
)として形成される。しかもこの膜の厚さが不均一の場
合、放熱板(1)からの熱放散性も不均一となって一部
に熱が集まり熱的破壊が起きることがあるため、絶縁用
樹脂膜(6)の厚さは均一にする必要がある。
そこで、上記完全84脂封止型半導体装置は、第6図に
示すように複数の半導体装置のり一部(2)と放熱板(
1)をタイバー(7)(8)で一体化したリードフレー
ム(9)を使い、タイバー(8)とリード(2)により
放熱板(1)を上下金型で両端支持して位置決めし、放
熱板(1)の裏面の絶縁用樹脂膜(6)を金型のキャビ
ティ (図示せず)内で均一厚さにすべく形成する。そ
して、樹脂封止後、タイバー(8)とリード(2)を切
断して個々の半導体装置に分割する。
この分割は、例えば第7図に示すようにタイバー部(8
)の支持部(10)を上下刃(11)(12)で挟み、
上刃(11)をそのまま打ち降ろして支持部(10)を
切断することにより行われところで、完全樹脂封止型半
導体装置の放熱板(1)を接続するタイバー部(8)を
切断する際、上述した従来のように上下刃(11)  
(12)を用いてタイバー部(8)の支持部(10)を
切り碇した場合、第8図に示すように切断後に支持部(
10)の断片(10’)が残る。しかも、このi’f+
片(10”)は先端部が上刃(11)の移動方向(下方
)にダした状恕になって残る。ところが、このように切
断後の支持部(10)の断片(10″)の先端がダして
くると、築9図に示すように被取付面に半導体装置を取
付けた場合、被取付面(アース面)と断片(10’)の
先端との間の距離(7りが短くなり、しかも断片(10
’)の先端は尖鋭になっているため放電し易(半導体装
置の絶縁耐圧が低下する危険性がある。
皿ユ点吏肱沃土玉太盗り主役 本発明はタイバー部により整列方向に連結された各ペレ
ットマウント部に半導体ベレットを固着すると共にペレ
ットマウント部近傍に位置するリード部と半導体ベレッ
トとを電気的に接続し、各半導体ベレットを含む主要部
を外装樹脂材にて樹脂封止成形した半導体装置における
上記タイバー部を切断する方法において、外装樹脂材内
に封止される上記タイバー部の一部に予め溝を設け、樹
脂封止成形後に外装樹脂材から突出しているタイバー部
を引っ張ることにより上記溝の部分からタイバー部を切
断するようにしたものである。
尖i但 本発明の一実施例を第1図及び第2図を参照しながら以
下説明する。第1図は本発明に用いられるリードフレー
ム(13)を示すもので、(14)はペレットマウント
部としての放熱板、(15)はリード部、そして(16
)は支持部(17)を介して放熱板(14)を整列する
方向に連結するタイバー部であり、支持部(17)には
切れ目の溝(17’)が形成されている。この溝(17
°)は放熱板(14)の樹脂封止後、外装樹脂材の内部
にあるように支持部(17)の所定位置に形成される。
即ち、リードフレーム(13〉を用いると、放j、さ板
(14)と半導体ペレットを含む主要部の樹脂封止成形
時、金型(図示せず)にてタイバー部(1G)  (支
持部(17)を含む)とリード部(15)とでリードフ
レーム(13)を両翰支持することによりリードフレー
ム(13)の上下位置を規制し、放熱板り14)の裏面
の樹脂膜(6)の厚さを均一に形成することができる。
(第2図(a)参照)次に、樹脂対土成形済のリードフ
レーム(13)を金型から取り出し、第2図(b)に示
すように外装樹脂材(5)から突出している支持部(1
7)をタイバー部(16)と共にクランプA (1B)
で旧持し、かつ、外装樹脂材(5ンをクランプB (1
9)でクランプA (1B)の引っ張り方向に係止され
るように把持する。
この状態で第2図(C)に示すようにクランプA (1
8)を矢印方向に引っ張れば、タイバー部(16)は支
持部(17)の一部と共に溝(17’)より引きちぎら
れるように切断される。
この時、溝(17°)は外装樹脂材(5)の内部にある
ため、支持部(17)の破断面も第3図に示すように外
装樹脂材(5)の内部にある。
そこで、上記破断面と半導体装面の金属製被取付面(2
0)との間に放電が発生しなくなり半導体装置の絶縁耐
圧が向上する。
企ユ立肱来 本発明によれば、完全樹脂封止型半導体装置のように、
ペレットマウント部を含む主要部の樹脂封止成形時に、
ペレットマウント部を連結するタイバー部とリード部と
でリードフレームを両端支持しなければならない半導体
装置において、外装樹脂材内に封止される上記タイバー
部の一部に予め溝を設け、樹脂封止成形後に外装樹脂材
から突出しているタイバー部を引っ張る之とにより溝の
部分からタイバー部を切断するようにしたから、タイバ
ー部の破断面が外装樹脂材の内部にあって、この破断面
と半導体装置の被取付面との間に放電が発生しなくなり
半導体装置の絶縁耐圧が向上する。
【図面の簡単な説明】
第1図は本発明の一実施例に含まれるリードフレームの
斜視図、第2図は本発明に係る半導体装置の製造方法の
一実施例による製造工程の説明図、第3図は本発明の一
実施「すにより製造された半導体装置の側面図、第4図
は完全樹脂封止型半導体装置の部分断面平面図で、第5
図はその側断面図、第6図は第・1図半導体装置のリー
ドフレームの部分平面図、第7図は2’i’N 5図リ
ードフレームのペレットマウント部部を連結するタイバ
ー部を切断する工程の説明図、第8図は第7図の工程に
より製造された半導体装置の斜視図で、第9図はその側
面図である。 (3)−・半導体ペレット、(5) −・外装樹脂材、
1:14) −ペレットマウント部、(15) −リー
ド部、(16)・・−タイバー部、(17) −タイバ
ー会−3の一部、(17“)・−ン葭。 序8図 層4図 帛5EJ

Claims (1)

    【特許請求の範囲】
  1. (1)タイバー部により整列方向に連結された各ペレッ
    トマウント部に半導体ペレットを固着すると共にペレッ
    トマウント部近傍に位置するリード部と半導体ペレット
    とを電気的に接続し、各半導体ペレットを含む主要部を
    外装樹脂材にて樹脂封止成形した半導体装置における上
    記タイバー部を切断する方法において、外装樹脂材内に
    封止される上記タイバー部の一部に溝を予め設け、樹脂
    封止成形後に外装樹脂材から突出しているタイバー部を
    引っ張ることにより上記溝の部分からタイバー部を切断
    することを特徴とする半導体装置の製造方法。
JP17076384A 1984-08-15 1984-08-15 半導体装置の製造方法 Pending JPS6148954A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17076384A JPS6148954A (ja) 1984-08-15 1984-08-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17076384A JPS6148954A (ja) 1984-08-15 1984-08-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6148954A true JPS6148954A (ja) 1986-03-10

Family

ID=15910922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17076384A Pending JPS6148954A (ja) 1984-08-15 1984-08-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6148954A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4312250A1 (en) * 2022-07-28 2024-01-31 STMicroelectronics S.r.l. Method of manufacturing semiconductor devices, corresponding substrate and semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6156420A (ja) * 1984-07-31 1986-03-22 Sanken Electric Co Ltd 樹脂封止形半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6156420A (ja) * 1984-07-31 1986-03-22 Sanken Electric Co Ltd 樹脂封止形半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4312250A1 (en) * 2022-07-28 2024-01-31 STMicroelectronics S.r.l. Method of manufacturing semiconductor devices, corresponding substrate and semiconductor device

Similar Documents

Publication Publication Date Title
US4451973A (en) Method for manufacturing a plastic encapsulated semiconductor device and a lead frame therefor
US4637130A (en) Method for manufacturing a plastic encapsulated semiconductor device and a lead frame therefor
ITMI972001A1 (it) Contenitore per semiconduttori ad alta potenza a montaggio superficiale perfezionato,e metodo per la sua fabbricazione
EP0069390B1 (en) Lead frame for plastic encapsulated semiconductor device
JPH0117259B2 (ja)
JPH0815165B2 (ja) 樹脂絶縁型半導体装置の製造方法
JPS6148954A (ja) 半導体装置の製造方法
JPH06151657A (ja) 半導体装置及びその製造方法
JP2755440B2 (ja) 樹脂モールド型半導体装置及び樹脂モールド装置
JPH01158756A (ja) 樹脂封止型半導体装置の製造方法
JPS62131525A (ja) 半導体装置の製造方法
JPS61176145A (ja) リ−ドフレ−ム
JPS58143538A (ja) 樹脂封止形半導体装置の製造方法
JPS6147658A (ja) 半導体装置の製造方法
JPS6147654A (ja) 半導体装置の製造装置
JPS63211638A (ja) 樹脂封止型半導体装置の製造方法
JPS61194755A (ja) 半導体装置
JPS62219642A (ja) レジンパツケ−ジ型電子部品
JPH05109942A (ja) 高放熱半導体装置の製造方法
JP3233990B2 (ja) 半導体装置及びその製造方法
JPS60110145A (ja) 樹脂封止型半導体装置
CA1213678A (en) Lead frame for plastic encapsulated semiconductor device
JPS6314466Y2 (ja)
JPH02197140A (ja) 樹脂密封型半導体装置の製造方法
JPH02277259A (ja) 半導体装置