JPS6148047A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPS6148047A JPS6148047A JP59169718A JP16971884A JPS6148047A JP S6148047 A JPS6148047 A JP S6148047A JP 59169718 A JP59169718 A JP 59169718A JP 16971884 A JP16971884 A JP 16971884A JP S6148047 A JPS6148047 A JP S6148047A
- Authority
- JP
- Japan
- Prior art keywords
- shift
- register
- flip
- microprogram
- control means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は診断のためのスキャンバスを備えたマイクロプ
ログラム制御装置疋関し、特に七のシフト演算方式に関
する。
ログラム制御装置疋関し、特に七のシフト演算方式に関
する。
（従来の技術）
演算装置においてデータのシフト動作を行う場合には、
専用のシフト回路を備える必要があった。
専用のシフト回路を備える必要があった。
その際においても、シフト動作が可能なレジスタ資源は
シフト回路の入力となっているレジスタに限られている
ため、レジスフ間のデータ伝送が必要であり、プログラ
ムステップ数の増加の一因となっていた。また、シフト
回路自体もハードウェア量を押し上げていた。
シフト回路の入力となっているレジスタに限られている
ため、レジスフ間のデータ伝送が必要であり、プログラ
ムステップ数の増加の一因となっていた。また、シフト
回路自体もハードウェア量を押し上げていた。
（発明が解決しようとする問題点）
上記構成のため、小形であって安価な装置を得′ る
ことができる設計が要求され、シフト回路を削減する必
要のあるような装置では、右方向のシフト動作が極めて
困難となシ、プログラムステップ数の大幅な増加を招く
という欠点があった。
ことができる設計が要求され、シフト回路を削減する必
要のあるような装置では、右方向のシフト動作が極めて
困難となシ、プログラムステップ数の大幅な増加を招く
という欠点があった。
本発明の目的は、非診断モードにおいては使用されない
スキャンバスを使用することによって上記問題点を除去
し、スキャンバスに組込まれている任意のレジスタ、あ
るいはフリップフロップに対するシフト動作をマイクロ
プロセサによって可能化したマイクロプログラム制御装
置を提供することにある。
スキャンバスを使用することによって上記問題点を除去
し、スキャンバスに組込まれている任意のレジスタ、あ
るいはフリップフロップに対するシフト動作をマイクロ
プロセサによって可能化したマイクロプログラム制御装
置を提供することにある。
（問題点を解決するだめの手段〕
本発明によるマイクロプログラム制御装置は、スキャン
バスと、シフトアドレスレジスタ手段と。
バスと、シフトアドレスレジスタ手段と。
シフト制御手段と、シフトビットカウント記憶制御手段
、マイクロプログラム制御手段と、マイクロ命令レジス
タとを具備して構成したものでおる。
、マイクロプログラム制御手段と、マイクロ命令レジス
タとを具備して構成したものでおる。
スキャンバスは共通のシフトモード信号で制御され、連
続した複数のフリップフロップを成分とする複数のフリ
ップフロップグループより成り、診断を行うためのもの
である。
続した複数のフリップフロップを成分とする複数のフリ
ップフロップグループより成り、診断を行うためのもの
である。
シフトアドレスレジスタ手段は、フリップフロッググル
ープを識別するアドレス情報を記憶するためのものであ
る。
ープを識別するアドレス情報を記憶するためのものであ
る。
シフト制御手段は、シフトアドレスレジスタ手段の内容
に従ってシフトモード信号をフリップフロッググループ
ごとに制御するためのものである。
に従ってシフトモード信号をフリップフロッググループ
ごとに制御するためのものである。
シフトビットカウント記憶制御手段は、シフトすべきビ
ット数を記憶して制御するためのものである。
ット数を記憶して制御するためのものである。
マイクロプログラム制御手段は、マイクロプログラムの
制御のもとにシフトビットカウント記憶制御手段の内容
に従ってスキャングロックを歩進することにより、スキ
ャンバスに組込まれた任意のフリップフロップグループ
のシフト動作を行うためのものである。
制御のもとにシフトビットカウント記憶制御手段の内容
に従ってスキャングロックを歩進することにより、スキ
ャンバスに組込まれた任意のフリップフロップグループ
のシフト動作を行うためのものである。
マイクロ命令レジスタは、マイクロプログラムを逐次、
マイクロプログラム制御手段に与える入めのものである
。
マイクロプログラム制御手段に与える入めのものである
。
（実施例）
次に、本発明について図面を参照して詳細に説明する。
第１図において、１はマイクロ命令を格納するタメのマ
イクロ命令レジスタ、２はマイクロ命令の解読／制御を
行うための制御部、ろはデータバス、４−１は本発明を
特徴づけているシフトカウントレジスタ、４−２は減算
回路、５はシフトカウントレジスタ４−１の内容が％０
〃であることを検出するためのゼロ検出回路、６−１は
フットバス用のグループを指定するためのシフトアドレ
スレジスタ、６−２はシフト動作を規定するためのシフ
ト制御レジスタ、６−３はシフトアドレスのデコード回
路、７−１はＡＮＤゲーと、８−１はＯＲゲーと、１０
−１〜１０−ｍ、 １１−１〜１１−ｎはそれぞれ２つ
のグループに分割されているシフトパスを形成するため
の複数のフリップフロップ、１２はシフトインデータ選
択回路でおる。各グループ内のフリップフロック１０−
１〜１０−ｍ、１１−１〜１１−ｎは共通のシフトモー
ド信号１０−ａ、１１−ａによって制御されている。
イクロ命令レジスタ、２はマイクロ命令の解読／制御を
行うための制御部、ろはデータバス、４−１は本発明を
特徴づけているシフトカウントレジスタ、４−２は減算
回路、５はシフトカウントレジスタ４−１の内容が％０
〃であることを検出するためのゼロ検出回路、６−１は
フットバス用のグループを指定するためのシフトアドレ
スレジスタ、６−２はシフト動作を規定するためのシフ
ト制御レジスタ、６−３はシフトアドレスのデコード回
路、７−１はＡＮＤゲーと、８−１はＯＲゲーと、１０
−１〜１０−ｍ、 １１−１〜１１−ｎはそれぞれ２つ
のグループに分割されているシフトパスを形成するため
の複数のフリップフロップ、１２はシフトインデータ選
択回路でおる。各グループ内のフリップフロック１０−
１〜１０−ｍ、１１−１〜１１−ｎは共通のシフトモー
ド信号１０−ａ、１１−ａによって制御されている。
次に、ｍ１図を参照して本実施列の動作について説明す
る。いま、フリップフロップ１０−１〜１０−ｍは機能
別にひとまとめに構成した一連のレジスタＡであるとす
る。例えば、アキュームレータ、汎用カウンタなどはこ
のレジスタに属する。
る。いま、フリップフロップ１０−１〜１０−ｍは機能
別にひとまとめに構成した一連のレジスタＡであるとす
る。例えば、アキュームレータ、汎用カウンタなどはこ
のレジスタに属する。
上記レジスタＡのシフト動作を行う場合には、マイクロ
プログラムはデータバス６を介してシフトカウントをシ
フトカウントレジスタ４−１にロードし、レジスタＡを
指示するためのアドレス情報をシフトアドレスレジスタ
６−１ヘロードシ、シフト制御情報をシフト制御レジヌ
タ６−２ヘロードする。シフトアドレスレジスタ６−１
の内容はデコード回路６−３によって解読され、ＡＮＤ
ゲート７−１と、ＯＲゲート８−１とを介してシフトモ
ード信号がフリップフロップ１ｏ−１〜１゜−ｍへ供給
される。このとき、フリップフロップ１１−１〜１１−
ｍにはシフトモード信号は供給されない。シフト制御し
゛ジスタロー２は、シフトインすべきデータを決定する
。すなわち、シフト制御レジスタ６−２はＮＯ＃または
％ １１をシフトインすべきか、あるいはシフトアウト
されたデータを再びサイクリックにシフトインすべきか
を選択して決定するものであり、さらに診断モードにお
いては２つのグループを直列に結ぶ１本のスキャンバス
を形成する。シフトカウントレジスタ４−１は１ピツト
のシフトを行うごとに１だけ内容が減分される。
プログラムはデータバス６を介してシフトカウントをシ
フトカウントレジスタ４−１にロードし、レジスタＡを
指示するためのアドレス情報をシフトアドレスレジスタ
６−１ヘロードシ、シフト制御情報をシフト制御レジヌ
タ６−２ヘロードする。シフトアドレスレジスタ６−１
の内容はデコード回路６−３によって解読され、ＡＮＤ
ゲート７−１と、ＯＲゲート８−１とを介してシフトモ
ード信号がフリップフロップ１ｏ−１〜１゜−ｍへ供給
される。このとき、フリップフロップ１１−１〜１１−
ｍにはシフトモード信号は供給されない。シフト制御し
゛ジスタロー２は、シフトインすべきデータを決定する
。すなわち、シフト制御レジスタ６−２はＮＯ＃または
％ １１をシフトインすべきか、あるいはシフトアウト
されたデータを再びサイクリックにシフトインすべきか
を選択して決定するものであり、さらに診断モードにお
いては２つのグループを直列に結ぶ１本のスキャンバス
を形成する。シフトカウントレジスタ４−１は１ピツト
のシフトを行うごとに１だけ内容が減分される。
マイクロプログラムを生成するには、シフトカウントレ
ジスタ４−１．シフトアドレスレジスタ６−１．ならび
にシフト制御レジスタ６−２へデータをロードした後、
シフトカウントレジスタ４−１の内容が％Ｏｌとなるま
でセルフループ（自己分岐）を繰返してシフトクロック
を供給すればよい。一方、別の方式によれば、マイクロ
命令のステップを数ステップ進めた後にシフトカウント
レジスタ４−１の内容をチェックして、シフトカウント
レジスタ４−１の内容が％Ｏｌであるか、あるいは％１
１であるかによシレジスタＡのシフト動作が完了したか
否かをチェックする。上記シフト動作が未完了であるな
らば、シフトカウントの内容が−ＯＮになるまで、さら
にシフトクロックを供給すればよい。シフト動作は１ビ
ツトづつ行われ、それに伴ってシフトカウントも１づつ
減分されてゆく。シフトカウントが％Ｏｌになると、検
出回路５は制御信号線５−１を介してシフトモード信号
を％ＯＮにすると共に制御信号線５−１によってマイク
ロ命令制御部（図示していない）へシフト動作の完了を
通知する。マイクロプログラムは上記の完了通知によっ
てセルフループから抜は出し、次の処理へ移ることが可
能となる。以上によシシフト動作は完了する。
ジスタ４−１．シフトアドレスレジスタ６−１．ならび
にシフト制御レジスタ６−２へデータをロードした後、
シフトカウントレジスタ４−１の内容が％Ｏｌとなるま
でセルフループ（自己分岐）を繰返してシフトクロック
を供給すればよい。一方、別の方式によれば、マイクロ
命令のステップを数ステップ進めた後にシフトカウント
レジスタ４−１の内容をチェックして、シフトカウント
レジスタ４−１の内容が％Ｏｌであるか、あるいは％１
１であるかによシレジスタＡのシフト動作が完了したか
否かをチェックする。上記シフト動作が未完了であるな
らば、シフトカウントの内容が−ＯＮになるまで、さら
にシフトクロックを供給すればよい。シフト動作は１ビ
ツトづつ行われ、それに伴ってシフトカウントも１づつ
減分されてゆく。シフトカウントが％Ｏｌになると、検
出回路５は制御信号線５−１を介してシフトモード信号
を％ＯＮにすると共に制御信号線５−１によってマイク
ロ命令制御部（図示していない）へシフト動作の完了を
通知する。マイクロプログラムは上記の完了通知によっ
てセルフループから抜は出し、次の処理へ移ることが可
能となる。以上によシシフト動作は完了する。
本実施例においてはシフトパスを２つのグループに分割
した場合のみ説明したが、３つ以上のグループに分割し
た場合も容易に実現可能であり、シフト対象レジスタが
複数のカードにまたがっている場合においても上記動作
は可能である。また、フットアドレスならびにフット制
御用のレジスタとしてそれぞれ独立なし′ジスタを設け
たが、アドレスおよび制御情報としてマイクロ命令レジ
スタの一部を使用することも可能である。同様に、シフ
トカウントレジスタ４−１も専用のレジスタとする必要
性はなく、汎用カウンタを使用する方がむしろ一般的で
あり、ハードウェアの増加を招かない。
した場合のみ説明したが、３つ以上のグループに分割し
た場合も容易に実現可能であり、シフト対象レジスタが
複数のカードにまたがっている場合においても上記動作
は可能である。また、フットアドレスならびにフット制
御用のレジスタとしてそれぞれ独立なし′ジスタを設け
たが、アドレスおよび制御情報としてマイクロ命令レジ
スタの一部を使用することも可能である。同様に、シフ
トカウントレジスタ４−１も専用のレジスタとする必要
性はなく、汎用カウンタを使用する方がむしろ一般的で
あり、ハードウェアの増加を招かない。
本発明によれば、スキャンバスに含まれたレジスタの各
ビットを昇順、または降順に接続することにより任意の
レジスタの右シフと、および左シフトが可能となる。特
に、右シフトはシフト回路を有さない装置においては極
めて有用である。
ビットを昇順、または降順に接続することにより任意の
レジスタの右シフと、および左シフトが可能となる。特
に、右シフトはシフト回路を有さない装置においては極
めて有用である。
（発明の効果）
以上説明したように本発明によれば、少量のハードウェ
アの追加によシ装置内のスキャンバスに組込まれている
任意のレジスタ、もしくはフリップフロップの左または
右シフト動作がマイクロプログラムにより可能となるた
め、専用シフト回路を備えていない処理装置においても
マイクロプログラムステップ数の削減と処理の高速化と
が可能となるという効果がある。
アの追加によシ装置内のスキャンバスに組込まれている
任意のレジスタ、もしくはフリップフロップの左または
右シフト動作がマイクロプログラムにより可能となるた
め、専用シフト回路を備えていない処理装置においても
マイクロプログラムステップ数の削減と処理の高速化と
が可能となるという効果がある。
第１図は、本発明によるマイクロプログラム制御装置の
一実施例を示すブロック図である。 １・・・マイクロ命令レジスタ ２・・・制御部 ６・・φデータバス ４−１・・・−シフトカウントレジスタ４−２・・・減
算回路 ５・・・ゼロ検出回路 ６−１＠−・シフトアドレスレジスタ ６−２・・・シフト制御レジスタ ６−３・・・デコード回路 １０−１〜１０−ｍ、１１−１〜１１−ｎ・・・ｌｌ−
７リツプフロツプ
一実施例を示すブロック図である。 １・・・マイクロ命令レジスタ ２・・・制御部 ６・・φデータバス ４−１・・・−シフトカウントレジスタ４−２・・・減
算回路 ５・・・ゼロ検出回路 ６−１＠−・シフトアドレスレジスタ ６−２・・・シフト制御レジスタ ６−３・・・デコード回路 １０−１〜１０−ｍ、１１−１〜１１−ｎ・・・ｌｌ−
７リツプフロツプ
Claims (1)
- 共通のシフトモード信号で制御され、連続した複数のフ
リップフロップを成分とする複数のフリップフロップグ
ループより成り、診断を行うためのスキャンバスと、前
記フリップフロップグループを識別するアドレス情報を
記憶するためのシフトアドレスレジスタ手段と、前記シ
フトアドレスレジスタ手段の内容に従つてシフトモード
信号を前記フリップフロップグループごとに制御するた
めのシフト制御手段と、シフトすべきビット数を記憶し
て制御するためのシフトビットカウント記憶制御手段と
、マイクロプログラムの制御のもとに前記シフトビット
カウント記憶制御手段の内容に従つてスキャンクロック
を歩進することにより前記スキャンバスに組込まれた任
意のフリップフロップグループのシフト動作を行うため
のマイクロプログラム制御手段と、前記マイクロプログ
ラムを逐次、前記マイクロプログラム制御手段に与える
ためのマイクロ命令レジスタとを具備して構成したこと
を特徴とするマイクロプログラム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59169718A JPS6148047A (ja) | 1984-08-14 | 1984-08-14 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59169718A JPS6148047A (ja) | 1984-08-14 | 1984-08-14 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6148047A true JPS6148047A (ja) | 1986-03-08 |
Family
ID=15891572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59169718A Pending JPS6148047A (ja) | 1984-08-14 | 1984-08-14 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6148047A (ja) |
-
1984
- 1984-08-14 JP JP59169718A patent/JPS6148047A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2502960B2 (ja) | マイクロコンピュ−タ、ならびにマイクロコンピユ−タおよびマイクロコンピユ−タ・ネットワ−クを動作させる方法 | |
| EP0149213B1 (en) | Vector processor | |
| US4228498A (en) | Multibus processor for increasing execution speed using a pipeline effect | |
| US4631663A (en) | Macroinstruction execution in a microprogram-controlled processor | |
| NL8900608A (nl) | Programmeerbare verwerkingsinrichting voor integratie op grote schaal. | |
| JPH0235523A (ja) | フレキシブルａｓｉｃマイクロコンピュータ | |
| US4310880A (en) | High-speed synchronous computer using pipelined registers and a two-level fixed priority circuit | |
| JPS6311697B2 (ja) | ||
| US4443848A (en) | Two-level priority circuit | |
| JPH031699B2 (ja) | ||
| EP0377976B1 (en) | Microcode control apparatus utilizing programmable logic array circuits | |
| US4837688A (en) | Multi-channel shared resource processor | |
| JPS6112288B2 (ja) | ||
| EP0164418B1 (en) | Microprogram control system | |
| JPS6148047A (ja) | マイクロプログラム制御装置 | |
| JPS638971A (ja) | 多項式ベクトル演算実行制御装置 | |
| JPH0642206B2 (ja) | コンカレント処理命令を有するマイクロプロセツサ | |
| JP2793357B2 (ja) | 並列演算装置 | |
| EP0114194B1 (en) | Microword generation mechanism utilizing a separate branch decision programmable logic array | |
| JPS62164138A (ja) | コンカレントル−プを有するマイクロプロセツサ | |
| EP0335502A2 (en) | Microcontroller and associated method | |
| JP2760808B2 (ja) | データ処理装置 | |
| JP2982129B2 (ja) | マイクロプログラム制御装置 | |
| JPS6015969B2 (ja) | マイクロ命令アドレス生成方式 | |
| JP2503983B2 (ja) | 情報処理装置 |