JPS6144469A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPS6144469A
JPS6144469A JP16708784A JP16708784A JPS6144469A JP S6144469 A JPS6144469 A JP S6144469A JP 16708784 A JP16708784 A JP 16708784A JP 16708784 A JP16708784 A JP 16708784A JP S6144469 A JPS6144469 A JP S6144469A
Authority
JP
Japan
Prior art keywords
gate
layer
film
metal layer
selectively
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16708784A
Other languages
English (en)
Inventor
Hiroki Saito
斎藤 弘樹
Daizo Ando
安藤 大蔵
Kiyohiro Kawasaki
川崎 清広
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP16708784A priority Critical patent/JPS6144469A/ja
Publication of JPS6144469A publication Critical patent/JPS6144469A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置、とシわけ非晶質シリコンを半導体
材料とするMIS(絶縁ゲート型)トランジスタに関す
るものである。
従来例の構成とその問題点 非晶質シリコンは低温形成が可能なことや大面積化が容
易なことを理由に低コストの太陽電池を得るための有力
な手段に考えられている。しかしながら非晶質/リコン
薄膜中の不対結合手を水素原子で埋めなければ膜質の向
上は望めず、また水素原子で埋めても欠陥準位密度はバ
ンドギャップ中央で10 〜10  /cm@ev、バ
ンド端テ102t3/c’rdsevと単結晶シリコン
よりはるかに大きい。このためキャリアはトラップに捕
獲される確率が高く、自由電子の移動度は0.1〜1 
cId//V * li e Cと単結晶シリコンの値
に比べると3〜4桁小さく、一般的には集積回路化する
必然性が見い出せない。
しかしながら高速動作や電流を必要としない、例えば液
晶と組み合わせることによって画像表示装置を構成可能
なMIS)ランジスタなどはむしろ先述したような理由
で非晶質シリコンを集積化することが望まれる。たとえ
ばAppIiedPhysics、 24巻、357〜
362ページ、1981年発行にはこの目的を達成する
だめの一手法が示されており、第1図の平面図および第
2図の断面図で非晶質シリコンMIS)ランジスタの製
造工程を説明する。
まず絶縁性基板例えばガラス板1上にゲートとなる第1
の金属層2を選択的に被着形成する。その材質には上記
文献ではクロム(Cr)を用いているがモリブデン(M
O)を用いても支障ない。
つぎに全面にゲート絶縁層3となる例えば窒化シリコン
層を被着し、ひき続き不純物をほとんど含まない非晶質
シリコン層を被着し、ゲート金属層2上に島状の非晶質
シリコン層4を選択的に形成する。その後ゲート金属層
2に接続を与えるために窒化シリコン層3に開口部5を
形成してゲート金属層2の一部を露出する。最後にオフ
セットゲートにならぬようゲート金属層2と一部重なり
合うように非晶質シリコン層4上に一対のソース・ドレ
イン電極8.7と開口部6を含んでゲート配線8をアル
ミニウム(At)で選択的に被着形成して非晶質シリコ
ンMIS)ランジスタが完成する。MIS)ランジスタ
の動作電圧を下げるためKはソース・ドレイン電極ら、
7と不純物をほとんど含まない非晶質シリコン層4との
間に不純物を含む非晶質シリコン層9を介在させると好
ましい結果が得られる。なお第1図のA −A’および
B−B’、C−C’線上の断面図がそれぞれ第2図(a
)。
(b) 、 (C)K対応している。第2図(b)はマ
トリクス構成の集積回路には必須のゲート金属層2とソ
ース・ドレイン配線1oとが交差する多層配線パターン
であり、第2図(c)はゲート2とゲート配線とのコン
タクトパターンである。
以上の説明からも明らかなように非晶質シリコンMIS
)?ンジスタではチャネルとソース・ドレインが同一面
内には存在しない。このためMISトランジスタの相互
コンダクタンスを大きくするためにゲート絶縁層3を薄
くするとゲート金属層2へのカバレージが問題となる。
ゲート金属層2が薄ければカバレージは問題とはならな
いが、ゲート金属層2も余り薄すぎると抵抗値が高くな
り、また膜質か多孔質的になってガラス基板1およびゲ
ート配線8との密着性が悪くなるので、おのずと制約を
受ける。ゲート金属層2の厚みは少なくとも1000人
好ましくは2000Å以上が望ましい。
基板1にガラス板などを用いる関係上600℃以上の基
板加熱や堆積後の熱処理が行なえないためにゲート絶縁
層3のカバレージを良くすることはできず、事実前記文
献ではゲート絶縁層3としては4000〜5000Aの
窒化シリコン膜を用いている。このことは移動度の小さ
な非晶質シリコンでは致命的な制約となり、またカバレ
ージの悪さは膜厚を厚くしても改善の度合は芳しくなく
、ゲート2とドレイン6または7との耐圧は20〜3゜
V程度しか得られない欠点があった。
加えてSiHガスとNH3ガスを主ガスとするグロー放
電分解によって生成される窒化シリコン膜は段差部にお
ける化学的な結合力が弱く、平坦部の食刻液あるいはガ
スに対する食刻速度の10〜100倍という異常な速さ
で食刻されることも稀ではない。このため第3図に示す
ように、ソース・ドレイン配線を形成する前工程の弗酸
希釈液によるシリコン層4および開口部5より露出して
いるゲート配線20表面洗浄、言わゆるディップ洗滌に
よってゲート金属層2エツジ上の窒化シリコン膜11が
異常食刻されて消失しゲート金属層2が露出してしまう
。このような状態では多層配線の交差部においてAt配
線10とゲート金属層2は容易に短絡して著しく歩留シ
を下げる。
先行例ではこのような不都合を下げるために、多層配線
の交差部に第4図および第5図に示すように不純物を含
まない島状の非晶質シリコン層12を窒化シリコン膜3
とA/、配線10との間に形成し窒化シリコン膜のエツ
ジ11が弗酸希釈液による食刻を受けないように配慮し
た対策が示されている。しかしながら、この場合にはシ
リコン層12の厚みとカバレージも問題となり、ある程
度以上の厚み(最低2000人)がないと著しい効果は
得られない。余りシリコン層12の厚みを増してもAt
配線10の段切れを増す恐れがあり、また余分なパター
ンであるために高密度化の障げとなるのは明らかであシ
、必らずしも万全な対策とは言えないのが現状である。
発明の目的 本発明は上記した問題点に鑑みなされたもので、ゲート
金属層のエツジにおけるゲート絶縁層のカバレージ特性
の向上を目的とする。
発明の構成 本発明の要点はゲート金属層エツジにおけるゲート絶縁
層のカバレージが改善されるべく、ゲートと下地の絶縁
基板との段差を減少せしめるためにゲートの周囲を絶縁
層で埋めた点にあり、以下第6図および第7図とともに
本発明の実施例について説明する。
実施例の説明 まず、第6図(、)に示したように透光性絶縁基板例え
ばガラス基板1の一主面上に第1の金属層例えばクロム
よりなるゲート2を2000人の厚みで選択的に被着形
成する。つぎに全面にゲート金属層2とほぼ同じ膜厚の
透光性の第1の絶縁層例えば酸化シリコン層13を被着
し、さらに酸化シリコン層13上にネガ型の感光性樹脂
14を塗布する。そしてガラス基板1の他の主面上より
紫外線15を照射して現像すると第6図(b)に示した
ようにゲート金属層2の反転である開口部16を有する
感光性樹脂パターン14′が得られる。開口部16は金
属層2よりもやや小さめKなるように、すなわち紫外線
16の照射量は多めに選ぶ必要がある。つぎは感光性樹
脂パターン14′をマスクとしてゲート金属層2が露出
するまで酸化シリコン層13を食刻するわけであるが、
このとき食刻を多少長くすることによりゲート金属層2
エツジ上の酸化ソリコン層の突起17を低くかつ滑らか
にすることができることに留意されたい。
ゲート金属層2を露出し、感光性樹脂14′を除去した
後は従来例と同じ製法と工程で、ゲート絶縁層3を全面
に被着し、島状の非晶質シリコン層4をゲート金属層2
上に選択的に被着形成し、ゲート金属層2上のゲート絶
縁層3に開口部を形成した後にソース・ドレイン配線6
,7およびゲート配線8を選択的く形成して第6図(C
)に示すように本発明によるMIS)う/ジスタが完成
する。
第7図は第2図(b)に対応した断面図である。
発明の効果 第6図(C)と第2図(a)との対比からも明らかなよ
うに本発明においては第1の絶縁層13にゲート金属層
2が埋め込まれてほぼ平坦な表面上に島状の非晶質シリ
コン層4が被着形成されるため、チャネル面に接したゲ
ート絶縁膜3はカバレージ特性に関係なく一定の膜厚で
ある。したがって従来のようにゲート金属層2のエツジ
でゲート絶縁膜3が薄くなってゲート・ドレイン間の耐
圧が低くなる現象は回避される。換言すればゲート絶縁
膜3固有の破壊電界強度が加わるまで耐圧を大きくでき
るわけで、従来と同じ動作電圧ならばゲート絶縁膜3を
1000人にまで薄くできた。このことはチャネル長を
L1チャネル幅をWとし、Lを一定とするとWが従来の
に−にで同等のon電流が得られたことと等価で、トラ
ンジスタサイズが小さくなる分だけ透明電極を大きくで
きるので透過型液晶画像表示装置の明るさが増すという
優れた効果が得られた。あるいは従来と同じトランジス
タサイズであれば必要なon電流を得るのに必要なゲー
ト電圧が2〜3v程低くてよいので駆動のための回路方
式およびその集積回路化が容易となる。
さらに第2図(b)と第7図との対比でも明らかにゲー
ト金属層2とソース・ドレイン配線10などとの交差部
における層間耐圧も上記した理由で向上し、マトリクス
構成の液晶画像表示装置において走査線と信号線が短絡
して十字状の線欠陥を呈示する現象は皆無となった。
本発明の実施例ではMISトランジスタを構成する半導
体材料として非晶質シリコンを取り上げたが、微結晶化
したシリコンや多結晶シリコンでも同様の効果が期待さ
れ、シリコン以外の半導体材料でも本発明は有効である
また基板材料もガラスに限られることはなく、裏面から
の紫外線照射による感光性樹脂の露光が可能な石英やサ
ファイアなどの透光性絶縁基板であればよいが、ゲート
材は当然のごとく金属材料やカーボンなどの不透明物質
に限定される。
【図面の簡単な説明】
第1図は非晶質シリコンMIS)ランジスタの要部平面
図、第2図(a) 、 (b) 、 (C)は第1図の
A −A’。 B −B’ 、 C−C’線上の断面図、第3図は多層
配線の交差部(第1図のB −B’線部分)における絶
縁層の異常食刻状態の断面図、第4図は第6図のB −
B’線上の断面図、第5図は異常食刻を防止する一対策
を施したM工Sトランジスタの要部平面図、第6図(a
) 、 (b)は本発明の一実施例にかかるMIS)ラ
ンジスタのゲート形成の工程断面図、第6図(C)、第
7図は同トランジスタの要部断面図である。 1・・・・・・透光性絶縁基板、2・・・・・・ゲート
金属層、3・・・・・・ゲート絶縁層、6,7・・・・
・・ソース・ドレイン配線、12・・・・・・半導体層
、13・・・・・・透光性絶縁層、14 、14’・・
・・・・感光性樹脂。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第 2 図            (0)(Cン 第3図 第4図 第5図 第6図 (a−ン 第6図 (す

Claims (3)

    【特許請求の範囲】
  1. (1)透光性絶縁基板上に形成された透光性の第1の絶
    縁層に選択的に埋め込まれた第1の金属層をゲートとし
    、全面に形成された第2の絶縁層を介して前記第1の金
    属層上に選択的に形成された島状の非単結晶半導体層上
    で前記第1の金属層と一部重なるように選択的に形成さ
    れた一対の第2の金属層をソース・ドレインとすること
    を特徴とする半導体装置。
  2. (2)非単結晶半導体層と第2の金属層との間に不純物
    層が形成されていることを特徴とする特許請求の範囲第
    1項に記載の半導体装置。
  3. (3)透光性絶縁基板の一主面上にゲートとなる第1の
    金属層を選択的に形成する工程と、前記第1の金属層と
    ほぼ同じ膜厚の透光性の第1の絶縁層を全面に形成する
    工程と、前記第1の絶縁層上にネガ型の感光性樹脂を塗
    布する工程と、前記透光性絶縁基板の他の主面上より紫
    外線を照射する工程と、現像によって選択的に形成され
    た前記感光性樹脂のパターンを用いて前記第1の絶縁層
    を選択的に食刻して前記第1の金属層を露出する工程と
    、前記感光性樹脂の除去後全面に第2の絶縁層を被着す
    る工程と、前記第1の金属層上に島状の非単結晶半導体
    層を選択的に形成する工程と、前記島状の非単結晶半導
    体層上で前記第1の金属層と一部重なるように一対の第
    2の金属層よりなるソース・ドレインを選択的に形成す
    る工程とからなる半導体装置の製造方法。
JP16708784A 1984-08-09 1984-08-09 半導体装置およびその製造方法 Pending JPS6144469A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16708784A JPS6144469A (ja) 1984-08-09 1984-08-09 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16708784A JPS6144469A (ja) 1984-08-09 1984-08-09 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPS6144469A true JPS6144469A (ja) 1986-03-04

Family

ID=15843172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16708784A Pending JPS6144469A (ja) 1984-08-09 1984-08-09 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS6144469A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03259536A (ja) * 1990-03-09 1991-11-19 Sanyo Electric Co Ltd 半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58201364A (ja) * 1982-05-20 1983-11-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPS60103677A (ja) * 1983-11-11 1985-06-07 Seiko Instr & Electronics Ltd 薄膜トランジスタの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58201364A (ja) * 1982-05-20 1983-11-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPS60103677A (ja) * 1983-11-11 1985-06-07 Seiko Instr & Electronics Ltd 薄膜トランジスタの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03259536A (ja) * 1990-03-09 1991-11-19 Sanyo Electric Co Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US4700458A (en) Method of manufacture thin film transistor
JP3409542B2 (ja) 半導体装置の製造方法
TW508830B (en) Thin film transistor structure having four procedures of mask processing and the manufacturing method
JPS59208783A (ja) 薄膜トランジスタ
CN106876327A (zh) 一种阵列基板及其制备方法、显示装置
JPS62124775A (ja) 傾斜エツチングによる薄膜トランジスタの製造方法および薄膜トランジスタ
JPH0555570A (ja) 薄膜半導体装置及びその製造方法
JPS61225869A (ja) 薄膜トランジスタ装置とその製造方法
JPS599941A (ja) 薄膜半導体装置の製造方法
JPS58201364A (ja) 半導体装置およびその製造方法
JPH023308B2 (ja)
JPS6159873A (ja) 薄膜電界効果トランジスタおよびその製造方法
JPS6144469A (ja) 半導体装置およびその製造方法
JPH04349637A (ja) アモルファスシリコン薄膜トランジスタアレイ基板の製造方法
JPH0685258A (ja) 薄膜トランジスタとその製造方法
JPS6144468A (ja) 半導体装置およびその製造方法
JPH0352228B2 (ja)
JPH07312426A (ja) 薄膜トランジスタおよびその製造方法
JPH06101478B2 (ja) 薄膜トランジスタとその製造方法
JPS60142566A (ja) 絶縁ゲ−ト薄膜トランジスタ及びその製造方法
JP2862737B2 (ja) 薄膜トランジスタ及びその製造方法
JPH04326769A (ja) 薄膜トランジスタ及びその製造方法
JPS58102560A (ja) 薄膜トランジスタの製造方法
JPH0323429A (ja) 薄膜トランジスタ
JP3312490B2 (ja) 薄膜トランジスタの製造方法