JPS6143047A - デ−タ伝送のビジ−監視方式 - Google Patents
デ−タ伝送のビジ−監視方式Info
- Publication number
- JPS6143047A JPS6143047A JP59163983A JP16398384A JPS6143047A JP S6143047 A JPS6143047 A JP S6143047A JP 59163983 A JP59163983 A JP 59163983A JP 16398384 A JP16398384 A JP 16398384A JP S6143047 A JPS6143047 A JP S6143047A
- Authority
- JP
- Japan
- Prior art keywords
- data
- reception
- register
- busy
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分計
本発明はデータウェイシステムにおけるテータ伝送万式
、特にデータ受信側のビジー監視方式に関する。
、特にデータ受信側のビジー監視方式に関する。
従来の技術
データウェイシステムは、例えばリング状データウエイ
ジ・ステムを第３図に示すように、各データステーショ
ン１１〜１４°間が伝送路２１〜２゜でリング状に結合
さｎ、各データステーションには計算機を含む１つ又は
複数の端末装置３．〜舶が結合され、端末装置間のデー
タ授受がデータステーション！、〜１４と伝送路２１〜
２４１ｉ−弁じて行なわれる。
ジ・ステムを第３図に示すように、各データステーショ
ン１１〜１４°間が伝送路２１〜２゜でリング状に結合
さｎ、各データステーションには計算機を含む１つ又は
複数の端末装置３．〜舶が結合され、端末装置間のデー
タ授受がデータステーション！、〜１４と伝送路２１〜
２４１ｉ−弁じて行なわれる。
データウェイシステムのデータ伝送において、送信側は
データ送信のタイミング會自弁で制御できるため、送信
バッファの管理は容易である。一方、受信側は任意のタ
イミングで送信側からデータが送らｎてくるため、受信
バッファの管理が問題となる。
データ送信のタイミング會自弁で制御できるため、送信
バッファの管理は容易である。一方、受信側は任意のタ
イミングで送信側からデータが送らｎてくるため、受信
バッファの管理が問題となる。
従来の受信バッファ管理は、以下の３つの方式１１１
Ｎ数の受信バッファを持って受信バッファを切換えて
データ取込みを行なう方式。
Ｎ数の受信バッファを持って受信バッファを切換えて
データ取込みを行なう方式。
（２） 送信側が受信バッフχの空きｔ［ｇＬでデー
タ送信する方式。
タ送信する方式。
（３）受信側が受信データ処理できるに十分な時間間隔
を持って送信側がデータ送信をする方式。
を持って送信側がデータ送信をする方式。
発明が解決しようとする問題点
従来の１１１の方式では、受信バッファ容量以上のデー
タが連続して送られてくるとデータ受信不能になる。ま
九、受信バッファ数は適用さｎるシステムに応じて１局
に集中するデータ量から決定さｎｂｉＥｓ システム構
成全てについての検討から適切なバッファ数を決定する
のが蛯しく、当然に余裕［１大きくしたバッファ数にな
ってコストアップにつながる。
タが連続して送られてくるとデータ受信不能になる。ま
九、受信バッファ数は適用さｎるシステムに応じて１局
に集中するデータ量から決定さｎｂｉＥｓ システム構
成全てについての検討から適切なバッファ数を決定する
のが蛯しく、当然に余裕［１大きくしたバッファ数にな
ってコストアップにつながる。
従来の１２１の方式では、受信バッファ数が１個で済む
が、伝送制御子ＪＩＩ（プロトコル）が複雑になってシ
ステム立上りｔ悪くする。また、データ伝送前に受信バ
ッファの状態（空、ビジー）ｔ−確認する伝送手順にな
ることからデータ伝送のオーバヘッドが大きくな９、伝
送動車の低下を招く。
が、伝送制御子ＪＩＩ（プロトコル）が複雑になってシ
ステム立上りｔ悪くする。また、データ伝送前に受信バ
ッファの状態（空、ビジー）ｔ−確認する伝送手順にな
ることからデータ伝送のオーバヘッドが大きくな９、伝
送動車の低下を招く。
従来の（３）の方式では、複数のデータステーションか
ら１局のデータステーションにデータが集中する場合の
各送信データのタイミング制御するのが困難となり、送
信インターバルを必要以上に大きくせざる會得ない。ま
た、送信側にインターバルを確保するのは伝送？ステ、
五を構成する上で適用システムに大きな制約（負担）を
与える。
ら１局のデータステーションにデータが集中する場合の
各送信データのタイミング制御するのが困難となり、送
信インターバルを必要以上に大きくせざる會得ない。ま
た、送信側にインターバルを確保するのは伝送？ステ、
五を構成する上で適用システムに大きな制約（負担）を
与える。
問題点を解決するための手段と作用
本発明はデータステーションに設ける通信制御部には端
末装置インターフェース部の受信バッファへのデータ転
送に該受信バッファが空き状態かビジー状態かを示す受
１δバッファステータスレジスタを設け、受信データの
転送中には該レジスタの書換えを禁止しておき、受信デ
ータのエンドサイクルで該レジスタの状態から受信バッ
ファが空き状態にあったかビジー状態にあったかを検出
することを特徴とする。
末装置インターフェース部の受信バッファへのデータ転
送に該受信バッファが空き状態かビジー状態かを示す受
１δバッファステータスレジスタを設け、受信データの
転送中には該レジスタの書換えを禁止しておき、受信デ
ータのエンドサイクルで該レジスタの状態から受信バッ
ファが空き状態にあったかビジー状態にあったかを検出
することを特徴とする。
実施例
第１図囚は本発明の一実施例を示すデータステーション
ブロック図であり、第３図におけるステーション１１を
代表させて示す。第１図囚において、１台のデータステ
ーション１１に２台の端末装置３．、ａ、が接続され、
リング状伝逼路２１によって他局との間で′データ伝送
さｔＬｔ。データステーションＩＩと伝送路２１間で授
受する伝送データのフレームフォーマットは情報フィー
ルドのほかに送信先データステーションアドレス、送信
先ターミナルアドレス、コントロールフィールド、送信
先データステ゛−ジョンアドレス、送信元ターミナルア
ドレス等の交換用°情報さらにはデ−タチェック用やフ
レーム同期用データが付属される。
ブロック図であり、第３図におけるステーション１１を
代表させて示す。第１図囚において、１台のデータステ
ーション１１に２台の端末装置３．、ａ、が接続され、
リング状伝逼路２１によって他局との間で′データ伝送
さｔＬｔ。データステーションＩＩと伝送路２１間で授
受する伝送データのフレームフォーマットは情報フィー
ルドのほかに送信先データステーションアドレス、送信
先ターミナルアドレス、コントロールフィールド、送信
先データステ゛−ジョンアドレス、送信元ターミナルア
ドレス等の交換用°情報さらにはデ−タチェック用やフ
レーム同期用データが付属される。
データステーション１．は、伝送路２１上の信号とステ
ーション内の電気信号ｔａ互賢換するトランシーバ部１
１と、トランシーバ部１１の直列入出力信号と内部バス
１２上の並列信号とを相互変換しターミナルアドレスデ
ータによって端末装置の選択によシそのインターフェー
ス部に受信データを高速伝送する通信制御部１３と、端
末装置８１ｍ３１ との情報交換及び伝送手順を実行す
るためのプロトコル処理等を行なう伝送制御部１４と、
データ送受信用のバッファを持ち伝送速度によって規定
さｎるデータ転送速度と端末装置のデータ転送速度の差
を吸収する機能を持つターミナ） ルインターフェ
ース部１５，１１５．とｔ具え、通信制御部１３と伝送
制御部１４とインターフェース部１５１．１５．はター
ミｔルデータバスを含む内部バス１２で結合さｎて七の
間の情報交換がなさｎる。
ーション内の電気信号ｔａ互賢換するトランシーバ部１
１と、トランシーバ部１１の直列入出力信号と内部バス
１２上の並列信号とを相互変換しターミナルアドレスデ
ータによって端末装置の選択によシそのインターフェー
ス部に受信データを高速伝送する通信制御部１３と、端
末装置８１ｍ３１ との情報交換及び伝送手順を実行す
るためのプロトコル処理等を行なう伝送制御部１４と、
データ送受信用のバッファを持ち伝送速度によって規定
さｎるデータ転送速度と端末装置のデータ転送速度の差
を吸収する機能を持つターミナ） ルインターフェ
ース部１５，１１５．とｔ具え、通信制御部１３と伝送
制御部１４とインターフェース部１５１．１５．はター
ミｔルデータバスを含む内部バス１２で結合さｎて七の
間の情報交換がなさｎる。
ここで、インターフェース部１５．．１５．には夫々１
つの受信バッファＩＪｊ１６１’を具える。この受信バ
ッファ１６．．１６．の状ＷＡ（空かビジＳ＝”）は伝
送制御部１４が監視し、空きの場分には通信制御部１３
からの受信データが格納さｎｌこのとき伝送制御部１４
はインターフェース部１５．又は１５、ｔ−介して端末
装置ａｌ又は３１に受信完了の通知を出す。受信バッフ
ァＩＪｓ１６＊はデータ格納でビジー状態にな９、次の
データを受信できない。この受信バッファが空きになる
のは端末Ｗ＆置が受信バッファのデータを端末装置内部
メモリに転送し、インターフェース部１５．．１５．’
ｉｉ介して伝、送制御部１４に受信バラフナの空き状ａ
ｔ−通知゛したときである。受信バッファ１６． 、
ｉ’ｇ、はビジー状態のときに端末装置３． 、３．の
方向に向き、端末装置からのアクセスを可能とするが通
信制御部１ｇ＠からの書込みが禁止される。逆に、空き
状態のときはバス１２の方向に向き端末装置３重。
つの受信バッファＩＪｊ１６１’を具える。この受信バ
ッファ１６．．１６．の状ＷＡ（空かビジＳ＝”）は伝
送制御部１４が監視し、空きの場分には通信制御部１３
からの受信データが格納さｎｌこのとき伝送制御部１４
はインターフェース部１５．又は１５、ｔ−介して端末
装置ａｌ又は３１に受信完了の通知を出す。受信バッフ
ァＩＪｓ１６＊はデータ格納でビジー状態にな９、次の
データを受信できない。この受信バッファが空きになる
のは端末Ｗ＆置が受信バッファのデータを端末装置内部
メモリに転送し、インターフェース部１５．．１５．’
ｉｉ介して伝、送制御部１４に受信バラフナの空き状ａ
ｔ−通知゛したときである。受信バッファ１６． 、
ｉ’ｇ、はビジー状態のときに端末装置３． 、３．の
方向に向き、端末装置からのアクセスを可能とするが通
信制御部１ｇ＠からの書込みが禁止される。逆に、空き
状態のときはバス１２の方向に向き端末装置３重。
３、＠からのアクセスが禁止され、通信制御部１３゜伝
送制御部１４側からのアクセスを可能とする。
送制御部１４側からのアクセスを可能とする。
端末装置３．．３．は受信バッファ１６１．１・６．の
状態（空き、ビジー）１認識しており、その状態を通信
制御部１３の受信バッファステータスレジスタ（ＲＢ８
Ｒ）に格納し、各受信バッファ１６．。
状態（空き、ビジー）１認識しており、その状態を通信
制御部１３の受信バッファステータスレジスタ（ＲＢ８
Ｒ）に格納し、各受信バッファ１６．。
１６、の状態が変るたびに該レジスタ（−ＲＢ８Ｒ）の
内容を更新する。通信制御部１３は、自局宛の受信デー
タを取込むのに、＠速制御部１４に対してバス１２６使
用権を要求し、伝送制御部１４からの内部バス゛使用許
可があ・ると内部バス１２を占有して受信データｔ−Ｄ
ＭＡ’ｊ送によジインターフエース部の受信バッファに
高速転送する。
内容を更新する。通信制御部１３は、自局宛の受信デー
タを取込むのに、＠速制御部１４に対してバス１２６使
用権を要求し、伝送制御部１４からの内部バス゛使用許
可があ・ると内部バス１２を占有して受信データｔ−Ｄ
ＭＡ’ｊ送によジインターフエース部の受信バッファに
高速転送する。
受信バッファ１６．．１６．”ｓのデータ格納は、相手
局（送信元）からのデータ受信と端末装置３１゜３１か
らの空き通知が非同期で行なわれることから、データ受
信中にビジーがら空き状態になるときには受信バッファ
に受信データの途中から格納さｎる。そこで、伝送制御
部１４では通信制御部１３が自局宛の受信データを所望
の受信バッファへ転送したときにＪ該バッファがビジー
の状態か空き状態にあったかを検出する。
局（送信元）からのデータ受信と端末装置３１゜３１か
らの空き通知が非同期で行なわれることから、データ受
信中にビジーがら空き状態になるときには受信バッファ
に受信データの途中から格納さｎる。そこで、伝送制御
部１４では通信制御部１３が自局宛の受信データを所望
の受信バッファへ転送したときにＪ該バッファがビジー
の状態か空き状態にあったかを検出する。
この検出は１８２図に示すタイムチャートで説明される
。自局宛の受信データがあると１通信制御部１３は伝送
制御部１４へ内部パス使用権の要求信号ＨＬＤＲｔ″出
す。この要求に対して伝送制御部１４はバス使用権許可
信号ＨＬＤＡｉ出す。このとき、内部パス１２が通信制
御部１３に占有されることから伝送制御部１４は内部ノ
（スを使用することができない。また、信号ＨＬＤＡが
出ている期間ＴＨＡ には受信バッファへの受信デー
タ転送が受信データＤＭＡ転送要求信号ＲＤＲＱとメモ
リライトＭＷＲによって行なわｎるが、この間伝送制御
部１４は内部パス全使用できないため通信制御部１３内
の受信バッファステータスレジスタＲＢ８Ｈの内容を書
換えることはない。
。自局宛の受信データがあると１通信制御部１３は伝送
制御部１４へ内部パス使用権の要求信号ＨＬＤＲｔ″出
す。この要求に対して伝送制御部１４はバス使用権許可
信号ＨＬＤＡｉ出す。このとき、内部パス１２が通信制
御部１３に占有されることから伝送制御部１４は内部ノ
（スを使用することができない。また、信号ＨＬＤＡが
出ている期間ＴＨＡ には受信バッファへの受信デー
タ転送が受信データＤＭＡ転送要求信号ＲＤＲＱとメモ
リライトＭＷＲによって行なわｎるが、この間伝送制御
部１４は内部パス全使用できないため通信制御部１３内
の受信バッファステータスレジスタＲＢ８Ｈの内容を書
換えることはない。
こうした状態での受信データのＤ Ｍ’Ａ転送のエンド
サイクル（時刻ｔ１）で通信制御部１３はハス使用ｍ要
求信号ＨＬＤＲを解除する。このとき、伝送制御部１４
はバス使用権許可信号ＨＬＤＡの解除に売文って当該受
信バッファの受信バツ７アステータヌレジスタＲＢ８Ｈ
の対応したビットをサンプルし、受信完了した受信バッ
ファの状態全判別する。こｎは受信中にＤＭＡ転送され
ている受信バッファの状態が端末装置からの空き信号に
よりビジー状態から空き状態に変化しても１通信制御部
１３内のレジスタＲＢ８Ｈの内容が変らないため受信デ
ータのエンドサイクルではビジー状態であったか否かを
知ることができることによる。
サイクル（時刻ｔ１）で通信制御部１３はハス使用ｍ要
求信号ＨＬＤＲを解除する。このとき、伝送制御部１４
はバス使用権許可信号ＨＬＤＡの解除に売文って当該受
信バッファの受信バツ７アステータヌレジスタＲＢ８Ｈ
の対応したビットをサンプルし、受信完了した受信バッ
ファの状態全判別する。こｎは受信中にＤＭＡ転送され
ている受信バッファの状態が端末装置からの空き信号に
よりビジー状態から空き状態に変化しても１通信制御部
１３内のレジスタＲＢ８Ｈの内容が変らないため受信デ
ータのエンドサイクルではビジー状態であったか否かを
知ることができることによる。
伝送制御部１４は信号ＨＬＤＡの解除と同時に通信制御
ｓ１３からの受信児了割込みとインターフェース１Ｂ１
５，１１５．からのターミナルインターフェース割込み
（増末装置からの空き指令により発生する）が発生する
が、受信完了割込みの方の優先度を高くしておくことで
伝送制御部１４は受信完了したデータ転送先がビジー状
ｓ＋＋”あつ危か空き状態であったかをサンプルした受
信バッファの状態で知ることができる。
ｓ１３からの受信児了割込みとインターフェース１Ｂ１
５，１１５．からのターミナルインターフェース割込み
（増末装置からの空き指令により発生する）が発生する
が、受信完了割込みの方の優先度を高くしておくことで
伝送制御部１４は受信完了したデータ転送先がビジー状
ｓ＋＋”あつ危か空き状態であったかをサンプルした受
信バッファの状態で知ることができる。
通信制御部１３における受信バッファの状態記憶回路は
＄１図ＩＢＩに示す。図中、子１は受信バッファステー
タスレジスタ（ＲＢＳＲ）であり、この内容とターミナ
ルアドレスレジスタ（ＴＡＲ）２２の内容からマルチプ
レクサ２３が当該受信バッファの状態を取出し、この状
態信号は自局宛受信イネーブル信号Ｅｎａｂｌｅとの論
理積をアンド回路２４に得て受信バッファ状態メモリと
しての７リツプフロツプ２５ｔ−セットし、このスリッ
プ７０ツブ２５ｆｔ受信データエンドサイクル信号１ｉ
ｎｄでリセットする。
＄１図ＩＢＩに示す。図中、子１は受信バッファステー
タスレジスタ（ＲＢＳＲ）であり、この内容とターミナ
ルアドレスレジスタ（ＴＡＲ）２２の内容からマルチプ
レクサ２３が当該受信バッファの状態を取出し、この状
態信号は自局宛受信イネーブル信号Ｅｎａｂｌｅとの論
理積をアンド回路２４に得て受信バッファ状態メモリと
しての７リツプフロツプ２５ｔ−セットし、このスリッ
プ７０ツブ２５ｆｔ受信データエンドサイクル信号１ｉ
ｎｄでリセットする。
なお、受信完了時点における受信バッファの状ｍｌ（空
き又はビジー）によって伝送制御部１４の処理内容が替
るがこの処理については省略する。
き又はビジー）によって伝送制御部１４の処理内容が替
るがこの処理については省略する。
発明の効果
本発明によｎば、データステーションに結合さｎる端末
装置に対応づけて１つの受信バッファを用意し、受信バ
ッファが空きかビジーかを示すレジスタを設け、自局宛
の受信データ會該′受信バッファに転送中に該レジスタ
の薔き換えｔ禁止し、受信データのエンドサイクルで該
レジスタの対応するビットをサンプルすることにより受
信完了したデータの転送先受信バッファが空きかビジー
であったかを検出するため、受信バッファｔ−１つにし
ながらデータ、送信側が受信バッフ７の空きｔ確認する
プロトコルを取る必要がないし、送信インターバルを取
る必要もなく、バッファ容量少なく伝送効Ｓｔ高くしな
がら管理を容易にする。
装置に対応づけて１つの受信バッファを用意し、受信バ
ッファが空きかビジーかを示すレジスタを設け、自局宛
の受信データ會該′受信バッファに転送中に該レジスタ
の薔き換えｔ禁止し、受信データのエンドサイクルで該
レジスタの対応するビットをサンプルすることにより受
信完了したデータの転送先受信バッファが空きかビジー
であったかを検出するため、受信バッファｔ−１つにし
ながらデータ、送信側が受信バッフ７の空きｔ確認する
プロトコルを取る必要がないし、送信インターバルを取
る必要もなく、バッファ容量少なく伝送効Ｓｔ高くしな
がら管理を容易にする。
８ｇ１図ＬＡＩは本発明の一実施例を示すデータステー
ション構成図、第１図ＩＢＩは第１図（Ａｌにおける通
信制御部１３の受信バッファ状態検出回路図、第２図は
本発明における受信状態検出タイムチャート、第３図は
ループ状データウェイシステムの概略構成図である。 １、、、．１．・・・データステー、ジョン、２．．２
゜・・・伝送路、Ｊ ｍ３．＋ ３Ｊ）・・・端末装置
、１１・−・・トランシーバ部、１２・・・内部パス、
１３・・・通信制御） 部、１４°°°伝送制御部
、１５ｍ、１５．・・・インターフェース部、ｌｂ、、
１６．・・・受（１バツフア、２１・・・受信バッファ
ステータスレジスタ、２２・・・ターミナルアドレスレ
ジスタ、２３・・・マルチプレクサ。 第２図 ３５３ｎ−１
ション構成図、第１図ＩＢＩは第１図（Ａｌにおける通
信制御部１３の受信バッファ状態検出回路図、第２図は
本発明における受信状態検出タイムチャート、第３図は
ループ状データウェイシステムの概略構成図である。 １、、、．１．・・・データステー、ジョン、２．．２
゜・・・伝送路、Ｊ ｍ３．＋ ３Ｊ）・・・端末装置
、１１・−・・トランシーバ部、１２・・・内部パス、
１３・・・通信制御） 部、１４°°°伝送制御部
、１５ｍ、１５．・・・インターフェース部、ｌｂ、、
１６．・・・受（１バツフア、２１・・・受信バッファ
ステータスレジスタ、２２・・・ターミナルアドレスレ
ジスタ、２３・・・マルチプレクサ。 第２図 ３５３ｎ−１
Claims (1)
- 各データステーション間を伝送路で結合し、各データス
テーションに接続する端末装置間でデータ伝送するデー
タウェイシステムにおいて、データステーションには受
信データを並列データに変換して端末装置インターフェ
ースに持つ受信バッファに転送する通信制御部を有し、
該通信制御部は前記受信バッファが空き状態かビジー状
態かを示す受信バッファステータスレジスタを設け、受
信データの転送中には該レジスタの書き換えを禁止して
おき、受信データのエンドサイクルで該レジスタの状態
から前記受信バッファが空き状態にあったかビジー状態
にあったかを検出することを特徴とするデータ伝送のビ
ジー監視方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59163983A JPS6143047A (ja) | 1984-08-04 | 1984-08-04 | デ−タ伝送のビジ−監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59163983A JPS6143047A (ja) | 1984-08-04 | 1984-08-04 | デ−タ伝送のビジ−監視方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6143047A true JPS6143047A (ja) | 1986-03-01 |
| JPH0525215B2 JPH0525215B2 (ja) | 1993-04-12 |
Family
ID=15784522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59163983A Granted JPS6143047A (ja) | 1984-08-04 | 1984-08-04 | デ−タ伝送のビジ−監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6143047A (ja) |
-
1984
- 1984-08-04 JP JP59163983A patent/JPS6143047A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0525215B2 (ja) | 1993-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4441162A (en) | Local network interface with control processor & DMA controller for coupling data processing stations to common serial communications medium | |
| EP0192795B1 (en) | Communication system comprising overlayed multiple-access transmission networks | |
| CA2247341C (en) | Asynchronous data pipe for automatically managing asynchronous data transfers between an application and a bus structure | |
| CA1229879A (en) | Data link extension for data communication networks | |
| US4642630A (en) | Method and apparatus for bus contention resolution | |
| US5067075A (en) | Method of direct memory access control | |
| KR0174702B1 (ko) | 시스템 버스 콘트롤러를 이용하는 모듈간 통신 장치 및 방법 | |
| JPH0254980B2 (ja) | ||
| JPS6143047A (ja) | デ−タ伝送のビジ−監視方式 | |
| JPS5824061B2 (ja) | デ−タ通信制御方式 | |
| JPS5822893B2 (ja) | デ−タハイウエイシステムの回線制御方式 | |
| JPS59158155A (ja) | 同報通信におけるデ−タ転送方式 | |
| JPS61196349A (ja) | 共通バス制御方法 | |
| JPS62221238A (ja) | パケツト転送処理装置 | |
| JPS589619B2 (ja) | デ−タ通信システム | |
| JPH0115100B2 (ja) | ||
| CA1180075A (en) | Local area contention network data communication system | |
| JPS5846097B2 (ja) | ル−プ式デ−タ伝送方式 | |
| JPH0521377B2 (ja) | ||
| JPH0461388B2 (ja) | ||
| JPS6261146A (ja) | 記憶域管理方式 | |
| JPH01174049A (ja) | 通信制御装置 | |
| JPS62163436A (ja) | デ−タ伝送システム | |
| JPS60106251A (ja) | ビツト送受信回路 | |
| JPH0716197B2 (ja) | パケットバスの外部折返し試験方式およびパケット転送装置 |